JP3028621B2 - レーザダイオード駆動回路 - Google Patents
レーザダイオード駆動回路Info
- Publication number
- JP3028621B2 JP3028621B2 JP3048856A JP4885691A JP3028621B2 JP 3028621 B2 JP3028621 B2 JP 3028621B2 JP 3048856 A JP3048856 A JP 3048856A JP 4885691 A JP4885691 A JP 4885691A JP 3028621 B2 JP3028621 B2 JP 3028621B2
- Authority
- JP
- Japan
- Prior art keywords
- laser diode
- time
- drive circuit
- fet
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、光通信等に用いられる
レーザダイオードの駆動回路に関するものである。
レーザダイオードの駆動回路に関するものである。
【０００２】
【従来の技術】光通信等、光パルスを用いる信号形式に
おいては、パルス繰り返し速度を高速化して通信容量
等、単位時間当たりの情報量を増大することが図られて
いる。パルス周波数を高くするためには、短いパルス出
力を得ることが必要であり、レーザダイオードの発振パ
ルスの立ち上がり、立ち下がり時間を、短くすることが
不可欠である。
おいては、パルス繰り返し速度を高速化して通信容量
等、単位時間当たりの情報量を増大することが図られて
いる。パルス周波数を高くするためには、短いパルス出
力を得ることが必要であり、レーザダイオードの発振パ
ルスの立ち上がり、立ち下がり時間を、短くすることが
不可欠である。
【０００３】図２は、このような高速パルス発振に適用
される、レーザダイオード駆動回路の従来例の等価回路
図である。図中、１は差動増幅回路、２ａ，２ｂは入力
端子、３ａ，３ｂは出力端子、４ａ，４ｂはＦＥＴ、５
はレーザダイオード、６は定電流回路、７は電源、９
ａ，９ｂは寄生容量である。「＋ＩＮ」「−ＩＮ」は入
力パルス、「＋ＯＵＴ」「−ＯＵＴ」は出力パルスであ
り、逆位相の信号として表すために、それぞれ「＋」お
よび「−」を付加した。
される、レーザダイオード駆動回路の従来例の等価回路
図である。図中、１は差動増幅回路、２ａ，２ｂは入力
端子、３ａ，３ｂは出力端子、４ａ，４ｂはＦＥＴ、５
はレーザダイオード、６は定電流回路、７は電源、９
ａ，９ｂは寄生容量である。「＋ＩＮ」「−ＩＮ」は入
力パルス、「＋ＯＵＴ」「−ＯＵＴ」は出力パルスであ
り、逆位相の信号として表すために、それぞれ「＋」お
よび「−」を付加した。
【０００４】差動増幅回路１の出力端子３ａ，３ｂは、
駆動部を構成する、例えば、ＦＥＴにより構成される増
幅素子ＦＥＴ４ａ，４ｂのゲートに接続され、ＦＥＴ４
ａのドレインは、レーザダイオード５を介して、また、
ＦＥＴ４ｂのドレインは、直接に基準電位（接地）に接
続されている。ＦＥＴ４ａ，４ｂのソースは、定電流回
路６を介して電源７に接続されている。
駆動部を構成する、例えば、ＦＥＴにより構成される増
幅素子ＦＥＴ４ａ，４ｂのゲートに接続され、ＦＥＴ４
ａのドレインは、レーザダイオード５を介して、また、
ＦＥＴ４ｂのドレインは、直接に基準電位（接地）に接
続されている。ＦＥＴ４ａ，４ｂのソースは、定電流回
路６を介して電源７に接続されている。
【０００５】差動増幅回路１は、入力端子２ａ，２ｂ
に、相互に逆位相で同一波形の入力パルス＋ＩＮ，−Ｉ
Ｎを入力すると、出力端子３ａ，３ｂから、入力の位相
と反転した位相で、かつ、相互に逆位相関係にあって、
同一波形の出力パルス−ＯＵＴ，＋ＯＵＴを出力する。
この出力パルスでＦＥＴ４ａ，４ｂを駆動し、ＦＥＴ４
ａがオンする位相にある場合には、レーザダイオード５
はパルス励起され、パルス発振し、光パルスを出力す
る。このとき、ＦＥＴ４ｂはオフの関係にあるから、Ｆ
ＥＴ４ｂの電流は減少し、定電流回路６の電流の大部分
は、レーザダイオード５に流れることになる。
に、相互に逆位相で同一波形の入力パルス＋ＩＮ，−Ｉ
Ｎを入力すると、出力端子３ａ，３ｂから、入力の位相
と反転した位相で、かつ、相互に逆位相関係にあって、
同一波形の出力パルス−ＯＵＴ，＋ＯＵＴを出力する。
この出力パルスでＦＥＴ４ａ，４ｂを駆動し、ＦＥＴ４
ａがオンする位相にある場合には、レーザダイオード５
はパルス励起され、パルス発振し、光パルスを出力す
る。このとき、ＦＥＴ４ｂはオフの関係にあるから、Ｆ
ＥＴ４ｂの電流は減少し、定電流回路６の電流の大部分
は、レーザダイオード５に流れることになる。
【０００６】次に、入力パルス＋ＩＮ，−ＩＮの位相が
逆転すると、ＦＥＴ４ａはほぼオフとなり、レーザダイ
オード５の発振は停止し、定電流回路６の電流の大部分
は、ＦＥＴ４ｂに流れ、以下これを繰り返す。
逆転すると、ＦＥＴ４ａはほぼオフとなり、レーザダイ
オード５の発振は停止し、定電流回路６の電流の大部分
は、ＦＥＴ４ｂに流れ、以下これを繰り返す。
【０００７】以上のように、レーザダイオード５は、出
力パルス−ＯＵＴによりパルス駆動されるが、寄生容量
９ａ，９ｂ等により、駆動電流は、立ち上がり時間Ｔｒ
で増加し、立ち下がり時間Ｔｆで減少する。この寄生容
量は、回路の配線などによる浮遊容量である。
力パルス−ＯＵＴによりパルス駆動されるが、寄生容量
９ａ，９ｂ等により、駆動電流は、立ち上がり時間Ｔｒ
で増加し、立ち下がり時間Ｔｆで減少する。この寄生容
量は、回路の配線などによる浮遊容量である。
【０００８】図３（Ａ）は、駆動電流の波形図であり、
寄生容量等により立ち上がり時間Ｔｒ、立ち下がり時間
Ｔｆの遅れがある。この遅れ時間Ｔｒ，Ｔｆは、回路全
体の時定数により決まる。
寄生容量等により立ち上がり時間Ｔｒ、立ち下がり時間
Ｔｆの遅れがある。この遅れ時間Ｔｒ，Ｔｆは、回路全
体の時定数により決まる。
【０００９】パルス幅を短くするためには、立ち上がり
時間Ｔｒおよび立ち下がり時間Ｔｆも短くする必要があ
る。しかしながら、この時間を過度に短くすると、図３
（Ｂ）に示すように、緩和振動と呼ばれる現象を生じ、
光出力が不安定となる問題が発生する。
時間Ｔｒおよび立ち下がり時間Ｔｆも短くする必要があ
る。しかしながら、この時間を過度に短くすると、図３
（Ｂ）に示すように、緩和振動と呼ばれる現象を生じ、
光出力が不安定となる問題が発生する。
【００１０】従来のレーザダイオード駆動回路では、構
造上、Ｔｒ＝Ｔｆとなってしまい、高速性を高めなが
ら、かつ、緩和振動を抑制することは困難であった。
造上、Ｔｒ＝Ｔｆとなってしまい、高速性を高めなが
ら、かつ、緩和振動を抑制することは困難であった。
【００１１】
【発明が解決しようとする課題】本発明は、上述の問題
点を解決するためになされたもので、時定数を適当な値
として緩和振動を抑制するとともに、高速駆動が可能な
レーザダイオード駆動回路を提供することを目的とする
ものである。
点を解決するためになされたもので、時定数を適当な値
として緩和振動を抑制するとともに、高速駆動が可能な
レーザダイオード駆動回路を提供することを目的とする
ものである。
【００１２】
【課題を解決するための手段】本発明は、２つのＦＥＴ
のソース端子を共通接続し、ドレイン端子にはそれぞれ
負荷抵抗を接続した差動増幅回路を有するレーザダイオ
ード駆動回路において、前記２つのＦＥＴの負荷抵抗の
値を異ならせることにより、前記差動増幅回路の立ち上
がり時間Ｔｒを、立ち下がり時間Ｔｆより大きくしたこ
とを特徴とするものである。
のソース端子を共通接続し、ドレイン端子にはそれぞれ
負荷抵抗を接続した差動増幅回路を有するレーザダイオ
ード駆動回路において、前記２つのＦＥＴの負荷抵抗の
値を異ならせることにより、前記差動増幅回路の立ち上
がり時間Ｔｒを、立ち下がり時間Ｔｆより大きくしたこ
とを特徴とするものである。
【００１３】
【作用】差動増幅回路の負荷抵抗の値を異ならせて時定
数を非対称とすることによって、図４の−ＯＵＴに示す
ような、立ち上がり時間Ｔｒが、立ち下がり時間Ｔｆよ
り大きい駆動信号を得ることができる。立ち上がり時間
Ｔｒは、緩和振動が問題とならない値に選ばれる。立ち
下がり時間Ｔｆは、可能な限り短い時間となるよう設計
することができる。したがって、立ち上がりにおいて、
緩和振動は生じない。立ち下がりにおいては、光出力が
生じないところであるから、緩和振動は光出力に影響を
与えることはない。
数を非対称とすることによって、図４の−ＯＵＴに示す
ような、立ち上がり時間Ｔｒが、立ち下がり時間Ｔｆよ
り大きい駆動信号を得ることができる。立ち上がり時間
Ｔｒは、緩和振動が問題とならない値に選ばれる。立ち
下がり時間Ｔｆは、可能な限り短い時間となるよう設計
することができる。したがって、立ち上がりにおいて、
緩和振動は生じない。立ち下がりにおいては、光出力が
生じないところであるから、緩和振動は光出力に影響を
与えることはない。
【００１４】
【実施例】図１は、本発明のレーザダイオード駆動回路
の一実施例の等価回路図である。図中、図２と同様な部
分には同じ符号を付して説明を省略する。なお、差動増
幅回路部は、１段の差動増幅回路として等価的に図示し
た。１０ａ，１０ｂ，１３はＦＥＴ、１１ａ，１１ｂは
負荷抵抗、１２はダイオードである。
の一実施例の等価回路図である。図中、図２と同様な部
分には同じ符号を付して説明を省略する。なお、差動増
幅回路部は、１段の差動増幅回路として等価的に図示し
た。１０ａ，１０ｂ，１３はＦＥＴ、１１ａ，１１ｂは
負荷抵抗、１２はダイオードである。
【００１５】ＦＥＴ１０ａ，１０ｂのソース端子は共通
接続され、ドレイン端子にはそれぞれ負荷抵抗１１ａ，
１１ｂが接続されて、２つのＦＥＴ１０ａ，１０ｂが差
動接続されている。ダイオード１２およびダイオード接
続されたＦＥＴ１３は定電流回路を構成している。
接続され、ドレイン端子にはそれぞれ負荷抵抗１１ａ，
１１ｂが接続されて、２つのＦＥＴ１０ａ，１０ｂが差
動接続されている。ダイオード１２およびダイオード接
続されたＦＥＴ１３は定電流回路を構成している。
【００１６】図４の波形図を参照して図１の各部の動作
を説明する。入力端子２ａ，２ｂにそれぞれ＋ＩＮ，−
ＩＮに示すような入力信号が入力されると、出力端子３
ａ，３ｂには−ＯＵＴ，＋ＯＵＴに示すような出力信号
が出力され、ＦＥＴ４ａ，４ｂを駆動する。
を説明する。入力端子２ａ，２ｂにそれぞれ＋ＩＮ，−
ＩＮに示すような入力信号が入力されると、出力端子３
ａ，３ｂには−ＯＵＴ，＋ＯＵＴに示すような出力信号
が出力され、ＦＥＴ４ａ，４ｂを駆動する。
【００１７】差動増幅回路の出力端子３ａ，３ｂには、
ＦＥＴの出力容量、回路等による浮遊容量等の寄生容量
９ａ，９ｂが存在するため、差動増幅回路の出力信号−
ＯＵＴおよび＋ＯＵＴの、立ち上がり，立ち下がり時に
は、この寄生容量９ａ，９ｂが充放電される。すなわ
ち、寄生容量９ａについては、ＦＥＴ１０ａのオフ時
に、負荷抵抗１１ａを介して充電され、オン時に、ＦＥ
Ｔ１０ａ，ＦＥＴ１３を介して放電される。寄生容量９
ｂについては、ＦＥＴ１０ｂのオフ時に、負荷抵抗１１
ｂを介して充電され、オン時に、ＦＥＴ１０ｂ，ＦＥＴ
１３を介して放電される。この充放電のために、ＦＥＴ
１０ａに図４に示す＋ＩＮの信号が印加されると、その
立ち下がりにおいて、寄生容量９ａの充電が開始され
る。充電は、負荷抵抗１１ａの抵抗値Ｒａと寄生容量９
ａの容量Ｃａとの積（Ｒａ×Ｃａ）の電気的時定数によ
り行なわれるから、図４の−ＯＵＴに示すように、Ｔｒ
の立ち上がり時間となる。＋ＩＮの立ち上がりにおいて
は、ＦＥＴ１０ａがＦＥＴ１０ｂと差動接続されている
から、寄生容量９ｂの充電が進むまでは、ＦＥＴ１０ａ
はオンとなることができず、したがって、−ＯＵＴにお
ける立ち下がりは、負荷抵抗１１ｂの抵抗値Ｒｂと寄生
容量９ｂの容量Ｃｂとの積（Ｒｂ×Ｃｂ）の電気的時定
数によって、Ｔｆの立ち下がり時間となる。
ＦＥＴの出力容量、回路等による浮遊容量等の寄生容量
９ａ，９ｂが存在するため、差動増幅回路の出力信号−
ＯＵＴおよび＋ＯＵＴの、立ち上がり，立ち下がり時に
は、この寄生容量９ａ，９ｂが充放電される。すなわ
ち、寄生容量９ａについては、ＦＥＴ１０ａのオフ時
に、負荷抵抗１１ａを介して充電され、オン時に、ＦＥ
Ｔ１０ａ，ＦＥＴ１３を介して放電される。寄生容量９
ｂについては、ＦＥＴ１０ｂのオフ時に、負荷抵抗１１
ｂを介して充電され、オン時に、ＦＥＴ１０ｂ，ＦＥＴ
１３を介して放電される。この充放電のために、ＦＥＴ
１０ａに図４に示す＋ＩＮの信号が印加されると、その
立ち下がりにおいて、寄生容量９ａの充電が開始され
る。充電は、負荷抵抗１１ａの抵抗値Ｒａと寄生容量９
ａの容量Ｃａとの積（Ｒａ×Ｃａ）の電気的時定数によ
り行なわれるから、図４の−ＯＵＴに示すように、Ｔｒ
の立ち上がり時間となる。＋ＩＮの立ち上がりにおいて
は、ＦＥＴ１０ａがＦＥＴ１０ｂと差動接続されている
から、寄生容量９ｂの充電が進むまでは、ＦＥＴ１０ａ
はオンとなることができず、したがって、−ＯＵＴにお
ける立ち下がりは、負荷抵抗１１ｂの抵抗値Ｒｂと寄生
容量９ｂの容量Ｃｂとの積（Ｒｂ×Ｃｂ）の電気的時定
数によって、Ｔｆの立ち下がり時間となる。
【００１８】従来は、３ａ，３ｂ両端子について、（Ｒ
ａ×Ｃａ），（Ｒｂ×Ｃｂ）は、ほぼ同じ値となってい
るので、立ち上がり遅れ時間Ｔｒと立ち下がり遅れ時間
Ｔｆはいずれも同じになっていた。
ａ×Ｃａ），（Ｒｂ×Ｃｂ）は、ほぼ同じ値となってい
るので、立ち上がり遅れ時間Ｔｒと立ち下がり遅れ時間
Ｔｆはいずれも同じになっていた。
【００１９】この実施例では、負荷抵抗１１ａの抵抗値
Ｒａを、負荷抵抗１１ｂの抵抗値Ｒｂより大きくした。
寄生容量９ａの容量Ｃａと、寄生容量９ｂの容量Ｃｂと
はほぼ等しいから、ＦＥＴ１０ａの負荷側の時定数は、
ＦＥＴ１０ｂの負荷側の時定数より大きくなる。ここ
で、負荷抵抗１１ａの抵抗値ＲａをＦＥＴ緩和振動を生
じない程度の立ち上がり遅れ時間になるように容量Ｃａ
を勘案して定め、一方、負荷抵抗１１ｂの抵抗値Ｒｂ
は、増幅部としての所要性能を満たす最小の抵抗値を定
めるようにする。その結果、出力信号は、図４の−ＯＵ
Ｔに示すように、立ち上がり時間Ｔｆは、立ち下がり時
間Ｔｒより大きくなり、出力信号の立ち上がり時間Ｔｒ
と、立ち下がり時間Ｔｆを含むパルス幅は、最小に抑え
られ、レーザダイオード５を駆動することにより、短い
パルス幅のレーザ光出力パルスを得ることができる。
Ｒａを、負荷抵抗１１ｂの抵抗値Ｒｂより大きくした。
寄生容量９ａの容量Ｃａと、寄生容量９ｂの容量Ｃｂと
はほぼ等しいから、ＦＥＴ１０ａの負荷側の時定数は、
ＦＥＴ１０ｂの負荷側の時定数より大きくなる。ここ
で、負荷抵抗１１ａの抵抗値ＲａをＦＥＴ緩和振動を生
じない程度の立ち上がり遅れ時間になるように容量Ｃａ
を勘案して定め、一方、負荷抵抗１１ｂの抵抗値Ｒｂ
は、増幅部としての所要性能を満たす最小の抵抗値を定
めるようにする。その結果、出力信号は、図４の−ＯＵ
Ｔに示すように、立ち上がり時間Ｔｆは、立ち下がり時
間Ｔｒより大きくなり、出力信号の立ち上がり時間Ｔｒ
と、立ち下がり時間Ｔｆを含むパルス幅は、最小に抑え
られ、レーザダイオード５を駆動することにより、短い
パルス幅のレーザ光出力パルスを得ることができる。
【００２０】
【００２１】
【発明の効果】以上の説明から明らかなように、本発明
によれば、２つのＦＥＴのソース端子を共通接続し、ド
レイン端子にはそれぞれ負荷抵抗を接続した差動増幅回
路を有するレーザダイオード駆動回路において、前記２
つのＦＥＴの負荷抵抗の値を異ならせることにより、前
記差動増幅回路の立ち上がり時間Ｔｒを、立ち下がり時
間Ｔｆより大きくしただけで、特に付加する部品もな
く、緩和振動を抑制しながら、高速にレーザダイオード
をパルス駆動することができるレーザダイオード駆動回
路が実現でき、小型レーザダイオードモジュール部等が
実現できる効果がある。
によれば、２つのＦＥＴのソース端子を共通接続し、ド
レイン端子にはそれぞれ負荷抵抗を接続した差動増幅回
路を有するレーザダイオード駆動回路において、前記２
つのＦＥＴの負荷抵抗の値を異ならせることにより、前
記差動増幅回路の立ち上がり時間Ｔｒを、立ち下がり時
間Ｔｆより大きくしただけで、特に付加する部品もな
く、緩和振動を抑制しながら、高速にレーザダイオード
をパルス駆動することができるレーザダイオード駆動回
路が実現でき、小型レーザダイオードモジュール部等が
実現できる効果がある。
【図１】本発明のレーザダイオード駆動回路の一実施例
の等価回路図である。
の等価回路図である。
【図２】従来のレーザダイオード駆動回路の等価回路図
である。
である。
【図３】図２のレーザダイオード駆動回路の動作の説明
図である。
図である。
【図４】図１のレーザダイオード駆動回路の動作の説明
図である。
図である。
２ａ，２ｂ 入力端子 ３ａ，３ｂ 出力端子 ４ａ，４ｂ ＦＥＴ ５ レーザダイオード ６ 定電流回路 ７ 電源 ９ａ，９ｂ 寄生容量 １０ａ，１０ｂ，１３ ＦＥＴ １１ａ，１１ｂ 負荷抵抗 １２ ダイオード
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/00 - 5/50
Claims (1)
- 【請求項１】 ２つのＦＥＴのソース端子を共通接続
し、ドレイン端子にはそれぞれ負荷抵抗を接続した差動
増幅回路を有するレーザダイオード駆動回路において、
前記２つのＦＥＴの負荷抵抗の値を異ならせることによ
り、前記差動増幅回路の立ち上がり時間Ｔｒを、立ち下
がり時間Ｔｆより大きくしたことを特徴とするレーザダ
イオード駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3048856A JP3028621B2 (ja) | 1991-02-21 | 1991-02-21 | レーザダイオード駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3048856A JP3028621B2 (ja) | 1991-02-21 | 1991-02-21 | レーザダイオード駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04267384A JPH04267384A (ja) | 1992-09-22 |
| JP3028621B2 true JP3028621B2 (ja) | 2000-04-04 |
Family
ID=12814915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3048856A Expired - Fee Related JP3028621B2 (ja) | 1991-02-21 | 1991-02-21 | レーザダイオード駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3028621B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014125146A1 (es) | 2013-02-13 | 2014-08-21 | Ffuuss 2013, S. L. | Secamanos |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2785728B2 (ja) * | 1994-12-14 | 1998-08-13 | 日本電気株式会社 | 光増幅器集積型半導体レーザの駆動方法 |
| JP4790306B2 (ja) * | 2005-05-09 | 2011-10-12 | 三菱電機株式会社 | レーザダイオード駆動回路 |
| JP2016096221A (ja) * | 2014-11-13 | 2016-05-26 | 住友電気工業株式会社 | 駆動回路 |
-
1991
- 1991-02-21 JP JP3048856A patent/JP3028621B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014125146A1 (es) | 2013-02-13 | 2014-08-21 | Ffuuss 2013, S. L. | Secamanos |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04267384A (ja) | 1992-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6646469B2 (en) | High voltage level shifter via capacitors | |
| JP3846293B2 (ja) | 帰還型増幅回路及び駆動回路 | |
| JP3251019B2 (ja) | 低インピーダンスｃｍｏｓ出力段および方法 | |
| US20030189540A1 (en) | Amplifier circuit and liquid-crystal display unit using the same | |
| EP1955437B1 (en) | Small signal amplifier with large signal output boost stage | |
| JP2885151B2 (ja) | 演算増幅器 | |
| US4701720A (en) | Capacitive feedback to boost amplifier slew rate | |
| JP3270880B2 (ja) | 水晶発振回路 | |
| JP3028621B2 (ja) | レーザダイオード駆動回路 | |
| JPS59186407A (ja) | 帰還増幅器 | |
| JP3407928B2 (ja) | スイッチング可能な電流源回路 | |
| US5030848A (en) | Precision voltage divider | |
| JPH04115622A (ja) | カレントミラー型増幅回路及びその駆動方法 | |
| JP2001244800A (ja) | Ｈブリッジドライバ | |
| US6897716B2 (en) | Voltage generating apparatus including rapid amplifier and slow amplifier | |
| JPH0677804A (ja) | 出力回路 | |
| JPH0585084B2 (ja) | ||
| JP4083914B2 (ja) | 終端回路 | |
| JPH05175579A (ja) | 半導体レーザ駆動回路 | |
| JP3146467B2 (ja) | 半導体レーザ駆動回路 | |
| JP4790306B2 (ja) | レーザダイオード駆動回路 | |
| JP2800380B2 (ja) | 出力バツフア回路 | |
| JP2001177380A (ja) | 比較回路及びこれを用いた発振回路 | |
| JPH0116051B2 (ja) | ||
| JPS6252486B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |