JP3017741B2 - Ｓｉ抵抗体の形成方法 - Google Patents
Ｓｉ抵抗体の形成方法Info
- Publication number
- JP3017741B2 JP3017741B2 JP63209287A JP20928788A JP3017741B2 JP 3017741 B2 JP3017741 B2 JP 3017741B2 JP 63209287 A JP63209287 A JP 63209287A JP 20928788 A JP20928788 A JP 20928788A JP 3017741 B2 JP3017741 B2 JP 3017741B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- amorphous
- thin film
- heat treatment
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 5
- 239000010409 thin film Substances 0.000 description 18
- 238000010438 heat treatment Methods 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 238000002425 crystallisation Methods 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000000280 densification Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、Siから成る抵抗体の形成方法に関するもの
である。
である。
本発明は、上記の様なSi抵抗体の形成方法において、
ＣまたはCOを非晶質Siへイオン注入することによって、
抵抗値の温度依存性が小さいSi抵抗体や、抵抗値の制御
性が良く且つ抵抗値が安定でしかも高いSi抵抗体を形成
することができる様にしたものである。
ＣまたはCOを非晶質Siへイオン注入することによって、
抵抗値の温度依存性が小さいSi抵抗体や、抵抗値の制御
性が良く且つ抵抗値が安定でしかも高いSi抵抗体を形成
することができる様にしたものである。
抵抗負荷型のMOS−SRAM等では薄膜状のSi抵抗体が用
いられており、このSi抵抗体としては多結晶Si抵抗体が
一般的に用いられている（例えば、特公昭55−13426号
公報）。
いられており、このSi抵抗体としては多結晶Si抵抗体が
一般的に用いられている（例えば、特公昭55−13426号
公報）。
ところが多結晶Siでは、活性化エネルギが大きいの
で、抵抗値の温度依存性が大きい（例えば、JJAP Lett
vol.24,No.6（1985）L434（pL435,Fig.3））。
で、抵抗値の温度依存性が大きい（例えば、JJAP Lett
vol.24,No.6（1985）L434（pL435,Fig.3））。
これに対して非晶質Siでは、活性化エネルギが0.2eV
程度と小さいので、抵抗値の温度依存性が小さい（例え
ば、JECS vol.134,No.7（1987）p1772（Fig.3））。
程度と小さいので、抵抗値の温度依存性が小さい（例え
ば、JECS vol.134,No.7（1987）p1772（Fig.3））。
このため、減圧CVD等で形成した多結晶Si膜へ、電気
的に中性な、即ち多結晶Si膜に導電型を与えないSi+等
をイオン注入して、多結晶Si膜を非晶質化することが考
えられている。
的に中性な、即ち多結晶Si膜に導電型を与えないSi+等
をイオン注入して、多結晶Si膜を非晶質化することが考
えられている。
しかし、この様に一旦非晶質化しても、その後に例え
ば600℃で15時間以上の熱処理を行ったり、またはもっ
と時間が短くても更に高い温度で熱処理を行うと、再び
多結晶化して、抵抗値の温度依存性が大きくなる。
ば600℃で15時間以上の熱処理を行ったり、またはもっ
と時間が短くても更に高い温度で熱処理を行うと、再び
多結晶化して、抵抗値の温度依存性が大きくなる。
また、この様な熱処理による結晶化では、結晶化の核
がランダムに発生するので結晶粒径の制御性が良くな
く、従って抵抗値の制御性も良くない。
がランダムに発生するので結晶粒径の制御性が良くな
く、従って抵抗値の制御性も良くない。
これらのために、上述の従来の多結晶Si抵抗体は、抵
抗負荷型のMOS−SRAMへの適用に好適とはいえない。
抗負荷型のMOS−SRAMへの適用に好適とはいえない。
本発明によるSi抵抗体の形成方法は、ＣまたはCOを非
晶質Siへイオン注入する工程を有している。
晶質Siへイオン注入する工程を有している。
本発明によるSi抵抗体の形成方法では、注入するイオ
ンの量によって、熱処理を行っても非晶質状態が保持さ
れる様にすることができ、また熱処理で結晶化を行う様
にしても結晶粒径の制御性が良く且つフェルミ準位が禁
制帯の略中間に位置する。
ンの量によって、熱処理を行っても非晶質状態が保持さ
れる様にすることができ、また熱処理で結晶化を行う様
にしても結晶粒径の制御性が良く且つフェルミ準位が禁
制帯の略中間に位置する。
以下、本発明の一実施例を図面を参照しながら説明す
る。
る。
本実施例では、610℃程度の減圧CVDによって、まず、
厚さ800Å程度の多結晶Si薄膜を形成する。
厚さ800Å程度の多結晶Si薄膜を形成する。
次に、Si+を２×1015cm-2程度のドーズ量となる様に4
0keVの加速エネルギで、上記の多結晶Si薄膜へイオン注
入する。すると、このイオン注入によって、上記の多結
晶Si薄膜は非晶質Si薄膜となる。
0keVの加速エネルギで、上記の多結晶Si薄膜へイオン注
入する。すると、このイオン注入によって、上記の多結
晶Si薄膜は非晶質Si薄膜となる。
そして、Si+のイオン注入と同時に、CO+を１×1016cm
-2程度のドーズ量となる様に40keVの加速エネルギで、
上記の多結晶Si薄膜へイオン注入する。
-2程度のドーズ量となる様に40keVの加速エネルギで、
上記の多結晶Si薄膜へイオン注入する。
なお、減圧CVDを550℃程度の温度で行って最初から非
晶質Si薄膜を形成する様にすれば、Si+のイオン注入は
不要である。
晶質Si薄膜を形成する様にすれば、Si+のイオン注入は
不要である。
以上の様にしてCO+をイオン注入した非晶質Si薄膜で
は、600℃程度で140時間程度の熱処理を行っても、デン
シファイはされるが、結晶化されずに非晶質のままであ
る。これに対して、Si+のみをイオン注入してCO+をイオ
ン注入しなければ、非晶質Si薄膜は30時間程度の熱処理
で多結晶化する。
は、600℃程度で140時間程度の熱処理を行っても、デン
シファイはされるが、結晶化されずに非晶質のままであ
る。これに対して、Si+のみをイオン注入してCO+をイオ
ン注入しなければ、非晶質Si薄膜は30時間程度の熱処理
で多結晶化する。
このため、上述の様にしてCO+をイオン注入した非晶
質Si薄膜で抵抗体を構成すれば、上述の様な程度の熱処
理をその後に行っても非晶質のままであるので、活性化
エネルギが小さく従って抵抗値の温度依存性が小さい抵
抗体を得ることができる。従ってこの抵抗体は、抵抗負
荷型のMOS−SRAMへの適用に好適である。
質Si薄膜で抵抗体を構成すれば、上述の様な程度の熱処
理をその後に行っても非晶質のままであるので、活性化
エネルギが小さく従って抵抗値の温度依存性が小さい抵
抗体を得ることができる。従ってこの抵抗体は、抵抗負
荷型のMOS−SRAMへの適用に好適である。
一方、上述の様にしてCO+をイオン注入した非晶質Si
薄膜に対して、1000℃程度で３時間程度の熱処理を行え
ば、結晶化はするがその結晶粒径はCO+のドーズ量に依
存し、且つフェルミ準位は禁制帯の略中間に位置する。
薄膜に対して、1000℃程度で３時間程度の熱処理を行え
ば、結晶化はするがその結晶粒径はCO+のドーズ量に依
存し、且つフェルミ準位は禁制帯の略中間に位置する。
このため、この様にして多結晶化したSi薄膜で抵抗体
を構成すれば、抵抗値の制御性が良く且つ抵抗値が安定
でしかも高い抵抗体を得ることができる。また、CO+の
ドーズ量を調整して結晶粒径を小さくすれば、微細な抵
抗体を得ることができる。従ってこの抵抗体も、抵抗負
荷型のMOS−SRAMへの適用に好適である。
を構成すれば、抵抗値の制御性が良く且つ抵抗値が安定
でしかも高い抵抗体を得ることができる。また、CO+の
ドーズ量を調整して結晶粒径を小さくすれば、微細な抵
抗体を得ることができる。従ってこの抵抗体も、抵抗負
荷型のMOS−SRAMへの適用に好適である。
図面は、減圧CVDで形成した多結晶Si薄膜へP+のみを
２×1015cm-2のドーズ量でイオン注入して形成した非晶
質Si薄膜と、P+の他にCO+を５×1014cm-2のドーズ量で
イオン注入して形成した非晶質Si薄膜との各々に対し
て、600℃で熱処理した場合の結晶化の度合を示してい
る。
２×1015cm-2のドーズ量でイオン注入して形成した非晶
質Si薄膜と、P+の他にCO+を５×1014cm-2のドーズ量で
イオン注入して形成した非晶質Si薄膜との各々に対し
て、600℃で熱処理した場合の結晶化の度合を示してい
る。
この図面から、CO+のイオン注入によって結晶化が抑
制されていることが分る。CO+のドーズ量が５×1015cm
-2以上であれば、140時間まで熱処理を行っても結晶化
しなかった。
制されていることが分る。CO+のドーズ量が５×1015cm
-2以上であれば、140時間まで熱処理を行っても結晶化
しなかった。
非晶質Si薄膜を非晶質のまま保持するか結晶化させる
かのCO+のドーズ量の境界は、おおむね１×1015cm-2程
度である。即ち、それより多ければ通常の熱処理を行っ
ても結晶化せず、それより少なければ通常の熱処理で結
晶化する。
かのCO+のドーズ量の境界は、おおむね１×1015cm-2程
度である。即ち、それより多ければ通常の熱処理を行っ
ても結晶化せず、それより少なければ通常の熱処理で結
晶化する。
なお、図面の結果は減圧CVDで形成した多結晶Si薄膜
を一旦非晶質Si薄膜とするためにP+をイオン注入した場
合のものであるが、P+の代わりにSi+をイオン注入した
場合でも同様の結果が得られる。
を一旦非晶質Si薄膜とするためにP+をイオン注入した場
合のものであるが、P+の代わりにSi+をイオン注入した
場合でも同様の結果が得られる。
本発明によるSi抵抗体の形成方法では、熱処理を行っ
ても非晶質状態が保持される様にすれば、抵抗値の温度
依存性が小さいSi抵抗体を形成することができる。
ても非晶質状態が保持される様にすれば、抵抗値の温度
依存性が小さいSi抵抗体を形成することができる。
また、熱処理で結晶化を行う様にしても結晶粒径の制
御性が良く且つフェルミ準位が禁制帯の略中間に位置す
るので、抵抗値の制御性が良く且つ抵抗値が安定でしか
も高いSi抵抗体を形成することができる。
御性が良く且つフェルミ準位が禁制帯の略中間に位置す
るので、抵抗値の制御性が良く且つ抵抗値が安定でしか
も高いSi抵抗体を形成することができる。
図面はSiに対する注入イオンの種類と結晶化との関係を
示すグラフである。
示すグラフである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西山 和夫 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 昭62−95860（ＪＰ，Ａ)
Claims (1)
- 【請求項１】ＣまたはCOを非晶質Siへイオン注入する工
程を有するSi抵抗体の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63209287A JP3017741B2 (ja) | 1988-08-23 | 1988-08-23 | Ｓｉ抵抗体の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63209287A JP3017741B2 (ja) | 1988-08-23 | 1988-08-23 | Ｓｉ抵抗体の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0258260A JPH0258260A (ja) | 1990-02-27 |
| JP3017741B2 true JP3017741B2 (ja) | 2000-03-13 |
Family
ID=16570448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63209287A Expired - Fee Related JP3017741B2 (ja) | 1988-08-23 | 1988-08-23 | Ｓｉ抵抗体の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3017741B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6295860A (ja) * | 1985-10-23 | 1987-05-02 | Hitachi Ltd | 半導体装置の製造方法 |
-
1988
- 1988-08-23 JP JP63209287A patent/JP3017741B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0258260A (ja) | 1990-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06177036A (ja) | 半導体薄膜結晶の成長方法 | |
| JP3017741B2 (ja) | Ｓｉ抵抗体の形成方法 | |
| JP2595525B2 (ja) | 半導体薄膜の形成方法 | |
| JP2746606B2 (ja) | 大粒子多結晶質膜の製造方法 | |
| JPS63217657A (ja) | 半導体基板の製造方法 | |
| JPH0572090B2 (ja) | ||
| JPS59155121A (ja) | 半導体薄膜の製造方法 | |
| JP3057253B2 (ja) | ホウ素含有半導体層の形成方法 | |
| JPH0464249A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH11238872A (ja) | 半導体装置 | |
| JPS6152975B2 (ja) | ||
| JPH05109638A (ja) | 多結晶シリコン膜の形成方法 | |
| JP3223748B2 (ja) | 多結晶シリコン薄膜のアモルファス化方法及びこのアモルファス化方法を用いた多結晶シリコン薄膜抵抗の製造方法 | |
| JP2536472B2 (ja) | 多結晶半導体膜の固相成長方法 | |
| JP2760449B2 (ja) | 半導体薄膜の製造方法 | |
| JPH01214139A (ja) | 導電性多結晶シリコン膜の形成方法 | |
| JPH0254538A (ja) | ｐチヤネル薄膜トランジスタの製造方法 | |
| JP3297781B2 (ja) | 半導体装置の製造方法 | |
| JPH0521461A (ja) | 半導体装置の製造方法 | |
| JPH05283355A (ja) | 半導体装置の製造方法 | |
| JPS62287614A (ja) | 多結晶シリコン膜の形成方法 | |
| JPH01260856A (ja) | 半導体装置の製造方法 | |
| JPH0516174B2 (ja) | ||
| JPS60213019A (ja) | 半導体装置の製造方法 | |
| JPS61248476A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |