JP3010913B2 - 画像編集装置 - Google Patents
画像編集装置Info
- Publication number
- JP3010913B2 JP3010913B2 JP18454192A JP18454192A JP3010913B2 JP 3010913 B2 JP3010913 B2 JP 3010913B2 JP 18454192 A JP18454192 A JP 18454192A JP 18454192 A JP18454192 A JP 18454192A JP 3010913 B2 JP3010913 B2 JP 3010913B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- image data
- address
- memory
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Or Creating Images (AREA)
- Image Processing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、画像メモリ上の一部の
領域の画像データと、他の一部の領域の画像データとを
合成して、新たな画像を作りだすための画像編集装置に
関するものである。
領域の画像データと、他の一部の領域の画像データとを
合成して、新たな画像を作りだすための画像編集装置に
関するものである。
【０００２】
【従来の技術】図３は、画像編集を説明する図であり、
６は画像メモリ、Ｘ，Ｙ，Ｚは画像メモリの上の一部領
域である。画像編集の１つの技術に、領域Ｘにある画像
データと、領域Ｙにある画像データとを合成して、領域
Ｚに書き込むものがある。合成とは、具体的には２つの
画像データのＯＲ（論理和）を取ったり、ＡＮＤ（論理
積）を取ったりといった論理処理をすることである。例
えば、編集画像として、２つの画像を重ね合わせた画像
を得たいという場合には、ＯＲを取ることが行われる。
６は画像メモリ、Ｘ，Ｙ，Ｚは画像メモリの上の一部領
域である。画像編集の１つの技術に、領域Ｘにある画像
データと、領域Ｙにある画像データとを合成して、領域
Ｚに書き込むものがある。合成とは、具体的には２つの
画像データのＯＲ（論理和）を取ったり、ＡＮＤ（論理
積）を取ったりといった論理処理をすることである。例
えば、編集画像として、２つの画像を重ね合わせた画像
を得たいという場合には、ＯＲを取ることが行われる。
【０００３】図２に、従来の画像編集装置のブロック構
成を示す。図２において、１はＣＰＵ（中央演算処理装
置）、２はアドレス起動信号線、３はアドレス線、４−
１，４−２はアドレス発生器、５はマルチプレクサ、６
は画像メモリ、７は画像入力部、８は画像出力部、９は
画像データバス、１０，１１はデータ線である。
成を示す。図２において、１はＣＰＵ（中央演算処理装
置）、２はアドレス起動信号線、３はアドレス線、４−
１，４−２はアドレス発生器、５はマルチプレクサ、６
は画像メモリ、７は画像入力部、８は画像出力部、９は
画像データバス、１０，１１はデータ線である。
【０００４】画像入力部７は、イメージスキャナー等の
画像読取装置からの画像データを受け入れる部分であ
り、画像出力部８は、プリンタ等の画像記録装置へ画像
データを出力する部分である。アドレス発生器４−１
は、画像入力部７から画像メモリ６へ画像データを書き
込む際、書き込み位置を指定するアドレスを発生する。
アドレス発生器４−２は、画像メモリ６から画像出力部
８へ画像データを読み出す際、読み出し位置を指定する
アドレスを発生する。
画像読取装置からの画像データを受け入れる部分であ
り、画像出力部８は、プリンタ等の画像記録装置へ画像
データを出力する部分である。アドレス発生器４−１
は、画像入力部７から画像メモリ６へ画像データを書き
込む際、書き込み位置を指定するアドレスを発生する。
アドレス発生器４−２は、画像メモリ６から画像出力部
８へ画像データを読み出す際、読み出し位置を指定する
アドレスを発生する。
【０００５】アドレス起動信号線２は、アドレス発生器
４−１，４−２に、アドレス発生を開始させるスタート
コマンドを与えたり、あるいは画像メモリ６上のどの領
域を指定するアドレスを発生するかを設定したりする信
号を伝える。例えば、画像入力部７から入力した画像デ
ータを、図３に示したような画像メモリ６上の領域Ｘに
書き込みたいという場合には、領域Ｘの先頭アドレス値
とか、主走査長（領域Ｘの横方向の長さ）とか、副走査
長（領域Ｘの縦方向の長さ）とかを設定する信号を、ア
ドレス発生器４−１に与える。
４−１，４−２に、アドレス発生を開始させるスタート
コマンドを与えたり、あるいは画像メモリ６上のどの領
域を指定するアドレスを発生するかを設定したりする信
号を伝える。例えば、画像入力部７から入力した画像デ
ータを、図３に示したような画像メモリ６上の領域Ｘに
書き込みたいという場合には、領域Ｘの先頭アドレス値
とか、主走査長（領域Ｘの横方向の長さ）とか、副走査
長（領域Ｘの縦方向の長さ）とかを設定する信号を、ア
ドレス発生器４−１に与える。
【０００６】マルチプレクサ５は、今行おうとしている
動作に応じて、画像メモリ６へ供給するアドレスを選択
するために設けられている。例えば、画像入力部７から
入力した画像データを、画像メモリ６に書き込む時に
は、アドレス発生器４−１からのアドレスが選択され
る。画像メモリ６から画像出力部８へ読み出す時には、
アドレス発生器４−２からのアドレスが選択される。Ｃ
ＰＵ１からアドレス線３を通って供給されるアドレスが
選択されるのは、合成した画像を領域Ｚに書き込む時で
ある。
動作に応じて、画像メモリ６へ供給するアドレスを選択
するために設けられている。例えば、画像入力部７から
入力した画像データを、画像メモリ６に書き込む時に
は、アドレス発生器４−１からのアドレスが選択され
る。画像メモリ６から画像出力部８へ読み出す時には、
アドレス発生器４−２からのアドレスが選択される。Ｃ
ＰＵ１からアドレス線３を通って供給されるアドレスが
選択されるのは、合成した画像を領域Ｚに書き込む時で
ある。
【０００７】従来の画像編集装置では、画像の合成は、
ＣＰＵ１において、次のように行われていた。即ち、ま
ず、画像メモリ６からデータ線１０を経て、合成する元
となる画像データ（図３で言えば、領域Ｘ，領域Ｙの画
像データ）を、ＣＰＵ１に取り寄せる。次に、ＣＰＵ１
内で、画像編集用のプログラムを働かせて、所要の論理
処理を施す。それによって得た合成画像データを、デー
タ線１１を経て画像メモリ６へ送り、合成画像を書き込
むべき領域（図３で言えば領域Ｚ）に書き込む。その書
き込みを行う時のアドレスとしては、ＣＰＵ１で発生さ
れ、アドレス線３を通って供給されるアドレスが用いら
れる。
ＣＰＵ１において、次のように行われていた。即ち、ま
ず、画像メモリ６からデータ線１０を経て、合成する元
となる画像データ（図３で言えば、領域Ｘ，領域Ｙの画
像データ）を、ＣＰＵ１に取り寄せる。次に、ＣＰＵ１
内で、画像編集用のプログラムを働かせて、所要の論理
処理を施す。それによって得た合成画像データを、デー
タ線１１を経て画像メモリ６へ送り、合成画像を書き込
むべき領域（図３で言えば領域Ｚ）に書き込む。その書
き込みを行う時のアドレスとしては、ＣＰＵ１で発生さ
れ、アドレス線３を通って供給されるアドレスが用いら
れる。
【０００８】なお、前記したような画像編集装置に関す
る従来の文献としては、例えば特開昭57−060455号公
報, 特開昭60−163167号公報がある。
る従来の文献としては、例えば特開昭57−060455号公
報, 特開昭60−163167号公報がある。
【０００９】
【発明が解決しようとする課題】しかしながら、前記し
た従来の画像編集装置では、ＣＰＵで画像編集用のプロ
グラムを働かせて、ソフト的に画像を合成していたの
で、編集処理に長い時間がかかるという問題点があっ
た。本発明は、このような問題点を解決することを課題
とするものである。
た従来の画像編集装置では、ＣＰＵで画像編集用のプロ
グラムを働かせて、ソフト的に画像を合成していたの
で、編集処理に長い時間がかかるという問題点があっ
た。本発明は、このような問題点を解決することを課題
とするものである。
【００１０】
【課題を解決するための手段】前記課題を解決するた
め、本発明では、画像メモリと、画像データバスによっ
て該画像メモリと結ばれた画像入力部および画像出力部
と、ＣＰＵからの指令に従い画像入力の際のアドレスを
発生する第１のアドレス発生器と、ＣＰＵからの指令に
従い画像出力の際のアドレスを発生する第２のアドレス
発生器と、アドレスを選択するマルチプレクサとを具え
た画像編集装置において、画像データバスによって前記
画像メモリと結ばれ、該画像メモリから読み出した複数
の画像データを合成して再び該画像メモリに書き込む画
像合成部と、合成した画像データを書き込む際のアドレ
スを発生する第３のアドレス発生器を設けることとし
た。
め、本発明では、画像メモリと、画像データバスによっ
て該画像メモリと結ばれた画像入力部および画像出力部
と、ＣＰＵからの指令に従い画像入力の際のアドレスを
発生する第１のアドレス発生器と、ＣＰＵからの指令に
従い画像出力の際のアドレスを発生する第２のアドレス
発生器と、アドレスを選択するマルチプレクサとを具え
た画像編集装置において、画像データバスによって前記
画像メモリと結ばれ、該画像メモリから読み出した複数
の画像データを合成して再び該画像メモリに書き込む画
像合成部と、合成した画像データを書き込む際のアドレ
スを発生する第３のアドレス発生器を設けることとし
た。
【００１１】なお、画像合成部は、画像データをラッチ
するラッチと論理回路とで構成することも出来る。ま
た、入力する複数の画像データの値を手掛かりにアクセ
スしたアドレスに、それら画像データの合成値が予め書
き込まれているというルックアップテーブルと成されて
いるメモリで構成することも出来る。
するラッチと論理回路とで構成することも出来る。ま
た、入力する複数の画像データの値を手掛かりにアクセ
スしたアドレスに、それら画像データの合成値が予め書
き込まれているというルックアップテーブルと成されて
いるメモリで構成することも出来る。
【００１２】
【作 用】画像編集装置に、画像合成を実行するハー
ドウェアである画像合成部を設けると共に、合成した画
像データを画像メモリに書き込む際のアドレスを発生す
るアドレス発生器を設ける。画像合成部は、合成する複
数の画像データを画像メモリより読み出し、画像データ
の合成を実行し、合成した画像データを画像メモリに書
き込む。
ドウェアである画像合成部を設けると共に、合成した画
像データを画像メモリに書き込む際のアドレスを発生す
るアドレス発生器を設ける。画像合成部は、合成する複
数の画像データを画像メモリより読み出し、画像データ
の合成を実行し、合成した画像データを画像メモリに書
き込む。
【００１３】従って、画像の合成は、従来のようにＣＰ
Ｕによりソフト的に行われるのではなく、画像合成部，
アドレス発生器といったハードウェアによって行われ
る。そのため、合成に要する時間は、従来に比べて短縮
される。
Ｕによりソフト的に行われるのではなく、画像合成部，
アドレス発生器といったハードウェアによって行われ
る。そのため、合成に要する時間は、従来に比べて短縮
される。
【００１４】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１に、本発明の画像編集装置のブロック
構成を示す。符号は図２のものに対応し、４−３はアド
レス発生器、１２は画像合成部である。構成上、図２の
従来例と異なる第１の点は、合成処理を実行する画像合
成部１２を新設した点である。第２の点は、アドレス発
生器４−３を新設して、合成した画像データの書き込み
位置を指定するアドレスを、発生するようにした点であ
る。
に説明する。図１に、本発明の画像編集装置のブロック
構成を示す。符号は図２のものに対応し、４−３はアド
レス発生器、１２は画像合成部である。構成上、図２の
従来例と異なる第１の点は、合成処理を実行する画像合
成部１２を新設した点である。第２の点は、アドレス発
生器４−３を新設して、合成した画像データの書き込み
位置を指定するアドレスを、発生するようにした点であ
る。
【００１５】図２の符号と同じ符号が付せられたブロッ
クは、図２の場合と同様の動作をするので、その説明は
省略する。画像の合成は、画像メモリ６から画像合成部
１２へ画像データを読み出し、そこで合成した画像デー
タを、画像メモリ６へ書き込むことによりなされる。即
ち、本発明では、ＣＰＵ１は、画像の合成を直接行うも
のとしては、使用されていない。このように、画像デー
タを合成する際に動作する部分が、図２の従来例とは異
なるので、この点について詳細に説明する。
クは、図２の場合と同様の動作をするので、その説明は
省略する。画像の合成は、画像メモリ６から画像合成部
１２へ画像データを読み出し、そこで合成した画像デー
タを、画像メモリ６へ書き込むことによりなされる。即
ち、本発明では、ＣＰＵ１は、画像の合成を直接行うも
のとしては、使用されていない。このように、画像デー
タを合成する際に動作する部分が、図２の従来例とは異
なるので、この点について詳細に説明する。
【００１６】例えば、図３のように領域Ｘ，Ｙにある画
像データを合成して、領域Ｚにそれを書き込む場合を仮
定して説明する。画像合成を行う時には、画像メモリ６
に対して書き込みなり読み出しなりの動作を行う期間で
あるメモリサイクルとして、領域Ｘからの読み出しのメ
モリサイクル，領域Ｙからの読み出しのメモリサイクル
および領域Ｚへの書き込みのメモリサイクルが、この順
に生起するようにしておく。
像データを合成して、領域Ｚにそれを書き込む場合を仮
定して説明する。画像合成を行う時には、画像メモリ６
に対して書き込みなり読み出しなりの動作を行う期間で
あるメモリサイクルとして、領域Ｘからの読み出しのメ
モリサイクル，領域Ｙからの読み出しのメモリサイクル
および領域Ｚへの書き込みのメモリサイクルが、この順
に生起するようにしておく。
【００１７】合成する２つのデータの読み出す際のアド
レス発生には、既存のアドレス発生器４−１，４−２を
利用する。即ち、領域Ｘから画像合成部１２へ画像デー
タを読み出すメモリサイクルでは、アドレス発生器４−
１からのアドレスで指定される位置の画像データを読み
出す。領域Ｙから画像合成部１２へ画像データを読み出
すメモリサイクルでは、アドレス発生器４−２からのア
ドレスで指定される位置の画像データを読み出す。画像
合成部１２で合成した画像データを領域Ｚに書き込むメ
モリサイクルでは、アドレス発生器４−３からのアドレ
スで指定される位置に、画像データを書き込む。
レス発生には、既存のアドレス発生器４−１，４−２を
利用する。即ち、領域Ｘから画像合成部１２へ画像デー
タを読み出すメモリサイクルでは、アドレス発生器４−
１からのアドレスで指定される位置の画像データを読み
出す。領域Ｙから画像合成部１２へ画像データを読み出
すメモリサイクルでは、アドレス発生器４−２からのア
ドレスで指定される位置の画像データを読み出す。画像
合成部１２で合成した画像データを領域Ｚに書き込むメ
モリサイクルでは、アドレス発生器４−３からのアドレ
スで指定される位置に、画像データを書き込む。
【００１８】本発明での画像合成は、画像合成部１２と
いうハードウェアで行われるので、ＣＰＵでソフト的に
行われていた従来の画像編集装置に比べて、処理速度が
速い。
いうハードウェアで行われるので、ＣＰＵでソフト的に
行われていた従来の画像編集装置に比べて、処理速度が
速い。
【００１９】次に、画像合成部１２の具体例について説
明する。図４に、第１の具体例を示す。符号は図１のも
のに対応し、１２−１は論理回路、１２−２，１２−３
はラッチ、１２−８はデータ線である。論理回路１２−
１は、ＯＲ回路とかＡＮＤ回路等で構成される。もし、
合成画像として、２つの画像を重ね合わせたものを得た
いという場合には、ＯＲ回路で構成されている。論理回
路１２−１の入力側には、入力される２つの画像データ
の内の一方をラッチするラッチ１２−２が設けられ、出
力側には合成画像データをラッチするラッチ１２−３が
設けられる。
明する。図４に、第１の具体例を示す。符号は図１のも
のに対応し、１２−１は論理回路、１２−２，１２−３
はラッチ、１２−８はデータ線である。論理回路１２−
１は、ＯＲ回路とかＡＮＤ回路等で構成される。もし、
合成画像として、２つの画像を重ね合わせたものを得た
いという場合には、ＯＲ回路で構成されている。論理回
路１２−１の入力側には、入力される２つの画像データ
の内の一方をラッチするラッチ１２−２が設けられ、出
力側には合成画像データをラッチするラッチ１２−３が
設けられる。
【００２０】図５は、画像合成部の第１の具体例の動作
を説明するタイムチャートである。図５（ニ）に示すよ
うに、横方向に時間軸をとっている。図５（イ）のＭＣ
X ，ＭＣY は、それぞれ図３の領域Ｘ，Ｙの画像データ
を読み出すメモリサイクルを表し、ＭＣZ は図３の領域
Ｚへ画像データを書き込むメモリサイクルを表してい
る。図５（ロ），（ハ）は、各ラッチにラッチされる画
像データを示している。
を説明するタイムチャートである。図５（ニ）に示すよ
うに、横方向に時間軸をとっている。図５（イ）のＭＣ
X ，ＭＣY は、それぞれ図３の領域Ｘ，Ｙの画像データ
を読み出すメモリサイクルを表し、ＭＣZ は図３の領域
Ｚへ画像データを書き込むメモリサイクルを表してい
る。図５（ロ），（ハ）は、各ラッチにラッチされる画
像データを示している。
【００２１】メモリサイクルＭＣX で領域Ｘから読み出
した１つの画像データＸ1 を、時点ＴX でラッチ１２−
２にラッチする。図５（ロ）に示すように、ラッチ１２
−２の値は、Ｘ1 となる。次のメモリサイクルＭＣ
Y で、領域Ｙから読み出した１つの画像データＹ1 とラ
ッチ１２−２にラッチしていたＸ1 とを、時点ＴY で論
理回路１２−１に入力する。
した１つの画像データＸ1 を、時点ＴX でラッチ１２−
２にラッチする。図５（ロ）に示すように、ラッチ１２
−２の値は、Ｘ1 となる。次のメモリサイクルＭＣ
Y で、領域Ｙから読み出した１つの画像データＹ1 とラ
ッチ１２−２にラッチしていたＸ1 とを、時点ＴY で論
理回路１２−１に入力する。
【００２２】すると、直ちに論理処理がなされ（例えば
ＯＲを取る）、それによって得られた画像データＺ
1 が、ラッチ１２−３にラッチされる（図５（ハ）参
照）。最後のメモリサイクルＭＣZ の時点ＴZ で、ラッ
チ１２−３にラッチされていた画像データＺ1 が出力さ
れ、画像データバス９を経て画像メモリ６の領域Ｚ（図
３参照）へ書き込まれる。
ＯＲを取る）、それによって得られた画像データＺ
1 が、ラッチ１２−３にラッチされる（図５（ハ）参
照）。最後のメモリサイクルＭＣZ の時点ＴZ で、ラッ
チ１２−３にラッチされていた画像データＺ1 が出力さ
れ、画像データバス９を経て画像メモリ６の領域Ｚ（図
３参照）へ書き込まれる。
【００２３】領域Ｘ，領域Ｙの全ての画像データについ
て以上の動作が繰り返され、ついには領域Ｚに、合成さ
れた全体画像が得られる。
て以上の動作が繰り返され、ついには領域Ｚに、合成さ
れた全体画像が得られる。
【００２４】図６に画像合成部の第２の具体例を示し、
図７にその動作を説明するタイムチャートを示す。符号
は、図４，図５のものに対応し、１２−４，１２−５は
ラッチである。この例では、画像合成部１２へ入力され
る画像データを受け取る第１のラッチを設け、次のメモ
リサイクルで該画像データを受け取る第２のラッチを設
ける。
図７にその動作を説明するタイムチャートを示す。符号
は、図４，図５のものに対応し、１２−４，１２−５は
ラッチである。この例では、画像合成部１２へ入力され
る画像データを受け取る第１のラッチを設け、次のメモ
リサイクルで該画像データを受け取る第２のラッチを設
ける。
【００２５】メモリサイクルＭＣX の時点ＴX で、領域
Ｘからの１つの画像データＸ1 がラッチ１２−４にラッ
チされる。メモリサイクルＭＣY の時点ＴY で、領域Ｙ
からの１つの画像データＹ1 がラッチ１２−４にラッチ
されると共に、その前にラッチ１２−４にラッチされて
いた画像データＸ1 が、ラッチ１２−５にラッチされ
る。図７（ロ），（ハ）において、時点ＴY でラッチ１
２−４，１２−５の値が、それぞれＸ1 ，Ｙ1 となって
いるのは、このことを示している。
Ｘからの１つの画像データＸ1 がラッチ１２−４にラッ
チされる。メモリサイクルＭＣY の時点ＴY で、領域Ｙ
からの１つの画像データＹ1 がラッチ１２−４にラッチ
されると共に、その前にラッチ１２−４にラッチされて
いた画像データＸ1 が、ラッチ１２−５にラッチされ
る。図７（ロ），（ハ）において、時点ＴY でラッチ１
２−４，１２−５の値が、それぞれＸ1 ，Ｙ1 となって
いるのは、このことを示している。
【００２６】メモリサイクルＭＣZ の時点ＴZ で、ラッ
チ１２−４，１２−５から論理回路１２−１に、画像デ
ータＹ1 ，Ｘ1 が入力され、論理演算の結果得られた１
つの画像データＺ1 が出力され、画像データバス９を経
て画像メモリ６の領域Ｚへ書き込まれる。
チ１２−４，１２−５から論理回路１２−１に、画像デ
ータＹ1 ，Ｘ1 が入力され、論理演算の結果得られた１
つの画像データＺ1 が出力され、画像データバス９を経
て画像メモリ６の領域Ｚへ書き込まれる。
【００２７】図８に画像合成部の第３の具体例を示し、
図９にその動作を説明するタイムチャートを示す。符号
は、図４，図５のものに対応し、１２−６，１２−７は
ラッチである。この例では、論理回路１２−１の入力側
に、並列に２つのラッチを設ける。
図９にその動作を説明するタイムチャートを示す。符号
は、図４，図５のものに対応し、１２−６，１２−７は
ラッチである。この例では、論理回路１２−１の入力側
に、並列に２つのラッチを設ける。
【００２８】メモリサイクルＭＣX の時点ＴX で、領域
Ｘからの１つの画像データＸ1 がラッチ１２−７にラッ
チされる。メモリサイクルＭＣY の時点ＴY で、領域Ｙ
からの１つの画像データＹ1 がラッチ１２−６にラッチ
される。図９（ロ），（ハ）は、それらの画像データが
ラッチされた状態を示している。
Ｘからの１つの画像データＸ1 がラッチ１２−７にラッ
チされる。メモリサイクルＭＣY の時点ＴY で、領域Ｙ
からの１つの画像データＹ1 がラッチ１２−６にラッチ
される。図９（ロ），（ハ）は、それらの画像データが
ラッチされた状態を示している。
【００２９】メモリサイクルＭＣZ の時点ＴZ で、ラッ
チ１２−７，１２−６から論理回路１２−１に、画像デ
ータＹ1 ，Ｘ1 が入力され、論理演算の結果得られた１
つの画像データＺ1 が、画像メモリ６へ向けて出力され
る。
チ１２−７，１２−６から論理回路１２−１に、画像デ
ータＹ1 ，Ｘ1 が入力され、論理演算の結果得られた１
つの画像データＺ1 が、画像メモリ６へ向けて出力され
る。
【００３０】なお、上記の各具体例は、全てラッチと論
理回路とで構成されるものであるが、メモリで構成する
ことも出来る。その場合のメモリとしては、入力する複
数の画像データの値を手掛かりにアクセスしたアドレス
に、それら画像データの合成値が予め書き込まれている
というルックアップテーブルと成されているメモリを用
いる。
理回路とで構成されるものであるが、メモリで構成する
ことも出来る。その場合のメモリとしては、入力する複
数の画像データの値を手掛かりにアクセスしたアドレス
に、それら画像データの合成値が予め書き込まれている
というルックアップテーブルと成されているメモリを用
いる。
【００３１】画像編集をする場合には、前記したような
画像の合成をするのではなく、単に領域Ｘの画像を、領
域Ｚに移動したいだけという場合もある。そのような場
合には、領域Ｘから画像合成部１２へ画像データを読み
出すメモリサイクルで、まず読み出した画像データをラ
ッチする。次のメモリサイクルで、ラッチした画像デー
タを、論理回路１２−１で何の処理も施すことなく（ス
ルーで）通過させ、領域Ｚに書き込む。領域Ｘの全ての
画像データについて、以上の動作を繰り返すことによ
り、画像の移動は達成される。
画像の合成をするのではなく、単に領域Ｘの画像を、領
域Ｚに移動したいだけという場合もある。そのような場
合には、領域Ｘから画像合成部１２へ画像データを読み
出すメモリサイクルで、まず読み出した画像データをラ
ッチする。次のメモリサイクルで、ラッチした画像デー
タを、論理回路１２−１で何の処理も施すことなく（ス
ルーで）通過させ、領域Ｚに書き込む。領域Ｘの全ての
画像データについて、以上の動作を繰り返すことによ
り、画像の移動は達成される。
【００３２】
【発明の効果】以上述べた如く、本発明の画像編集装置
では、画像合成を実行するハードウェアである画像合成
部を設けると共に、合成した画像データを画像メモリに
書き込む際のアドレスを発生するアドレス発生器を設け
た。そのため、画像の合成は、従来のようにＣＰＵによ
りソフト的に行われるのではなく、画像合成部，アドレ
ス発生器といったハードウェアにより行われるので、合
成に要する時間は、従来に比べて短くなった。
では、画像合成を実行するハードウェアである画像合成
部を設けると共に、合成した画像データを画像メモリに
書き込む際のアドレスを発生するアドレス発生器を設け
た。そのため、画像の合成は、従来のようにＣＰＵによ
りソフト的に行われるのではなく、画像合成部，アドレ
ス発生器といったハードウェアにより行われるので、合
成に要する時間は、従来に比べて短くなった。
【図１】 本発明の画像編集装置のブロック構成図
【図２】 従来の画像編集装置のブロック構成図
【図３】 画像編集を説明する図
【図４】 画像合成部の第１の具体例を示す図
【図５】 画像合成部の第１の具体例の動作を説明する
タイムチャート
タイムチャート
【図６】 画像合成部の第２の具体例を示す図
【図７】 画像合成部の第２の具体例の動作を説明する
タイムチャート
タイムチャート
【図８】 画像合成部の第３の具体例を示す図
【図９】 画像合成部の第３の具体例の動作を説明する
タイムチャート
タイムチャート
１…ＣＰＵ、２…アドレス起動信号線、３…アドレス
線、４−１〜４−３…アドレス発生器、５…マルチプレ
クサ、６…画像メモリ、７…画像入力部、８…画像出力
部、９…画像データバス、１０，１１…データ線、１２
…画像合成部、１２−１…論理回路、１２−２〜１２−
７…ラッチ、１２−８，１２−９…データ線
線、４−１〜４−３…アドレス発生器、５…マルチプレ
クサ、６…画像メモリ、７…画像入力部、８…画像出力
部、９…画像データバス、１０，１１…データ線、１２
…画像合成部、１２−１…論理回路、１２−２〜１２−
７…ラッチ、１２−８，１２−９…データ線
フロントページの続き (56)参考文献 特開 昭58−39364（ＪＰ，Ａ) 実開 平３−103490（ＪＰ，Ｕ) 実開 昭62−89052（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06T 1/00 - 1/60 H04N 1/387 G06F 12/00 - 12/06 H04N 1/21
Claims (1)
- 【請求項１】 画像メモリと、画像データバスによって
該画像メモリと結ばれた画像入力部および画像出力部
と、ＣＰＵからの指令に従い画像入力の際のアドレスを
発生する第１のアドレス発生器と、ＣＰＵからの指令に
従い画像出力の際のアドレスを発生する第２のアドレス
発生器と、アドレスを選択するマルチプレクサとを具え
た画像編集装置において、画像データバスによって前記
画像メモリと結ばれ、該画像メモリから読み出した複数
の画像データを合成して再び該画像メモリに書き込む画
像合成部と、合成した画像データを書き込む際のアドレ
スを発生する第３のアドレス発生器を設けたことを特徴
とする画像編集装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18454192A JP3010913B2 (ja) | 1992-06-18 | 1992-06-18 | 画像編集装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18454192A JP3010913B2 (ja) | 1992-06-18 | 1992-06-18 | 画像編集装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH064659A JPH064659A (ja) | 1994-01-14 |
| JP3010913B2 true JP3010913B2 (ja) | 2000-02-21 |
Family
ID=16155014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18454192A Expired - Fee Related JP3010913B2 (ja) | 1992-06-18 | 1992-06-18 | 画像編集装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3010913B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3554477B2 (ja) * | 1997-12-25 | 2004-08-18 | 株式会社ハドソン | 画像編集装置 |
| JP5213394B2 (ja) * | 2007-09-13 | 2013-06-19 | 三菱電機株式会社 | 画像転送装置 |
-
1992
- 1992-06-18 JP JP18454192A patent/JP3010913B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH064659A (ja) | 1994-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3010913B2 (ja) | 画像編集装置 | |
| JPH07105914B2 (ja) | 画像出力制御装置 | |
| JP2507361B2 (ja) | 画像情報処理装置 | |
| JP2549630B2 (ja) | 画像情報処理装置 | |
| JPH0636577B2 (ja) | テレビジョンデジタルビデオエフェクト装置 | |
| JP2582190B2 (ja) | 文書認識システムの水平・垂直実行長さ平滑化回路及び文書領域分割回路 | |
| JPS60128572A (ja) | 出力装置 | |
| JP2713313B2 (ja) | 画像処理方法および装置 | |
| JP2803588B2 (ja) | 画像処理装置 | |
| JP3502885B2 (ja) | 画像拡大・縮小方法及びそれに用いるクロック生成回路 | |
| JPS6385984A (ja) | 画像処理装置 | |
| JPS61267095A (ja) | デイスプレイ表示方式 | |
| JP2897505B2 (ja) | 映像合成装置 | |
| JPH08180175A (ja) | 情報処理装置 | |
| JPS60254187A (ja) | 表示装置 | |
| JP2969796B2 (ja) | パターンメモリ付イメージ発生装置 | |
| JPH0443761A (ja) | 画像処理装置 | |
| JP2001119659A (ja) | 画像合成装置、画像合成方法および記録媒体 | |
| JPH0465582B2 (ja) | ||
| JPS6186835A (ja) | 情報合成装置 | |
| JPH05257463A (ja) | 情報処理装置 | |
| JP2000013679A (ja) | 画像処理装置 | |
| JPH0983929A (ja) | 画像処理装置 | |
| JPH0650516B2 (ja) | 画像処理装置 | |
| JPH03210673A (ja) | 画像処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |