JPH0650516B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH0650516B2 JPH0650516B2 JP58246143A JP24614383A JPH0650516B2 JP H0650516 B2 JPH0650516 B2 JP H0650516B2 JP 58246143 A JP58246143 A JP 58246143A JP 24614383 A JP24614383 A JP 24614383A JP H0650516 B2 JPH0650516 B2 JP H0650516B2
- Authority
- JP
- Japan
- Prior art keywords
- color
- image data
- image
- control circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Processing Or Creating Images (AREA)
- Color Image Communication Systems (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、画像データを入力した後、短時間にカラーコ
ピーを得ることができる装置に用いられる画像処理装置
に関する。
ピーを得ることができる装置に用いられる画像処理装置
に関する。
近年、カラープリンタ技術の進展に伴い、カラー複写機
の実用化へ向けて各種の研究開発が進められている。カ
ラー複写機には原画像情報を光電変換し、電気的処理に
よりカラー画像を形成する方式と、従来の複写機と同様
に化学的処理によりカラー画像を形成する方式の2種類
の方式がある。前者の方式は後者の方式に比べ、現状で
はノイズが多いことや、解像力が低いことなどの欠点が
ある反面、化学的プロセスを必要とせず、また画像形成
において多様な処理が可能であるなどの特徴を有するこ
とから、大いに注目されている。
の実用化へ向けて各種の研究開発が進められている。カ
ラー複写機には原画像情報を光電変換し、電気的処理に
よりカラー画像を形成する方式と、従来の複写機と同様
に化学的処理によりカラー画像を形成する方式の2種類
の方式がある。前者の方式は後者の方式に比べ、現状で
はノイズが多いことや、解像力が低いことなどの欠点が
ある反面、化学的プロセスを必要とせず、また画像形成
において多様な処理が可能であるなどの特徴を有するこ
とから、大いに注目されている。
ところで、このような電気的処理によるカラー複写機で
は、カラー画像データ供給部、カラー処理回路、カラー
画像出力部、画像メモリ等を1つのCPU(Central Proces
sing Unit)からなる主コントロール回路で制御するとと
もに、各種演算処理等を施こすことが行われている。す
なわち、カラー画像データ供給部から供給された多量の
画像データは、一度画像メモリに記憶された後、ソフト
ウエアにより色差信号生成、ガンマ補正等の色処理演算
がなされていた。このため、カラー原稿を入力してから
カラーコピーを得るまでに多くの時間を要し、カラー複
写機としては実用的でないという不具合があつた。
は、カラー画像データ供給部、カラー処理回路、カラー
画像出力部、画像メモリ等を1つのCPU(Central Proces
sing Unit)からなる主コントロール回路で制御するとと
もに、各種演算処理等を施こすことが行われている。す
なわち、カラー画像データ供給部から供給された多量の
画像データは、一度画像メモリに記憶された後、ソフト
ウエアにより色差信号生成、ガンマ補正等の色処理演算
がなされていた。このため、カラー原稿を入力してから
カラーコピーを得るまでに多くの時間を要し、カラー複
写機としては実用的でないという不具合があつた。
そこで、上記のような色処理演算を実時間処理によつて
行いカラー画像データ入力からカラーコピー生成までの
時間を短縮するようにしたものが提案されている。演算
処理を実時間で行うカラー複写機では、従来、装置全体
を1つのCPUが管理していたため、入出力装置とメモリ
との間またはメモリとメモリとの間の画像データの転送
をDMA(Direct Memory Access)コントローラで行なつて
いた。ところが、DMAコントローラは、通常、一度のバ
ーストモード転送で最大64Kバイトの画像データしか
転送することができない。しかも、DMAコントローラ
は、CPUと同一のバスを共有しているため、入出力装置
〜メモリ間またはメモリ〜メモリ間にバーストモードで
多量の画像データを転送させると、CPUが長時間、その
機能を停止してしまうという事態が生じる。このため、
各入出力装置の作動時には大量の画像データの転送を行
うことができず、やはり、カラー画像データ入力からカ
ラーコピー生成までに時間がかかるという問題があつ
た。
行いカラー画像データ入力からカラーコピー生成までの
時間を短縮するようにしたものが提案されている。演算
処理を実時間で行うカラー複写機では、従来、装置全体
を1つのCPUが管理していたため、入出力装置とメモリ
との間またはメモリとメモリとの間の画像データの転送
をDMA(Direct Memory Access)コントローラで行なつて
いた。ところが、DMAコントローラは、通常、一度のバ
ーストモード転送で最大64Kバイトの画像データしか
転送することができない。しかも、DMAコントローラ
は、CPUと同一のバスを共有しているため、入出力装置
〜メモリ間またはメモリ〜メモリ間にバーストモードで
多量の画像データを転送させると、CPUが長時間、その
機能を停止してしまうという事態が生じる。このため、
各入出力装置の作動時には大量の画像データの転送を行
うことができず、やはり、カラー画像データ入力からカ
ラーコピー生成までに時間がかかるという問題があつ
た。
本発明は、このような事情に基づきなされたもので、そ
の目的とするところは、カラー画像データ供給部および
カラー画像出力部を主コントロール回路で制御している
状態においても、画像データの転送を行うことができ、
もつてカラー画像データ入力から極めて短時間にカラー
コピーを生成することができる実用性に優れた画像処理
装置を提供することにある。
の目的とするところは、カラー画像データ供給部および
カラー画像出力部を主コントロール回路で制御している
状態においても、画像データの転送を行うことができ、
もつてカラー画像データ入力から極めて短時間にカラー
コピーを生成することができる実用性に優れた画像処理
装置を提供することにある。
本発明は、画像データを供給するカラー画像データ供給
部と、この画像データを一時記憶する画像メモリと、こ
の画像メモリから読み出された画像データを受けてカラ
ー画像を得るカラー画像出力部と、前記カラー画像デー
タ供給部およびカラー画像出力部を制御する主コントロ
ール回路とを有する画像処理装置において、前記カラー
画像データ供給部およびカラー画像出力部と画像メモリ
との間に、前記カラー画像データ供給部およびカラー画
像出力部と前記主コントロール回路との間のメインバス
とは独立した画像データ転送用の拡張バスを設けるとと
もに、前記主コントロール回路からの制御命令に応じて
前記拡張バスを制御する拡張バスコントロール回路と、
この拡張バスコントロール回路からの制御命令に応じて
前記拡張バスが前記画像メモリを選択する際の前記画像
メモリのアドレスを決定するアドレス発生回路とを備え
たことを特徴とする。
部と、この画像データを一時記憶する画像メモリと、こ
の画像メモリから読み出された画像データを受けてカラ
ー画像を得るカラー画像出力部と、前記カラー画像デー
タ供給部およびカラー画像出力部を制御する主コントロ
ール回路とを有する画像処理装置において、前記カラー
画像データ供給部およびカラー画像出力部と画像メモリ
との間に、前記カラー画像データ供給部およびカラー画
像出力部と前記主コントロール回路との間のメインバス
とは独立した画像データ転送用の拡張バスを設けるとと
もに、前記主コントロール回路からの制御命令に応じて
前記拡張バスを制御する拡張バスコントロール回路と、
この拡張バスコントロール回路からの制御命令に応じて
前記拡張バスが前記画像メモリを選択する際の前記画像
メモリのアドレスを決定するアドレス発生回路とを備え
たことを特徴とする。
本発明によれば、メインバスとは独立に拡張バスを設
け、画像データの転送を上記拡張バスにて行うようにし
ているので、メインバス上で往来する主コントロール回
路とカラー画像データ供給部およびカラー画像出力部と
の間のデータが画像データと衝突することがない。この
ため、主コントロール回路のカラー画像データ供給部お
よびカラー画像出力部へのアクセスをなんら拘束するこ
となく画像データの転送を任意に行うことができる。こ
のため、一度の画像データの転送量を従来に較べて増加
させても、主コントロール回路が長時間停止することが
ないので、結局、高速のデータ転送を行うことができ
る。このため、画像データ入力時から極めて短時間でカ
ラーコピーを生成することができ、極めて実用性に優れ
た画像処理装置を提供することができる。
け、画像データの転送を上記拡張バスにて行うようにし
ているので、メインバス上で往来する主コントロール回
路とカラー画像データ供給部およびカラー画像出力部と
の間のデータが画像データと衝突することがない。この
ため、主コントロール回路のカラー画像データ供給部お
よびカラー画像出力部へのアクセスをなんら拘束するこ
となく画像データの転送を任意に行うことができる。こ
のため、一度の画像データの転送量を従来に較べて増加
させても、主コントロール回路が長時間停止することが
ないので、結局、高速のデータ転送を行うことができ
る。このため、画像データ入力時から極めて短時間でカ
ラーコピーを生成することができ、極めて実用性に優れ
た画像処理装置を提供することができる。
以下、図面を参照して本発明の一実施例に係る画像処理
装置をカラー複写機に適用した例について説明する。
装置をカラー複写機に適用した例について説明する。
本実施例に係るカラー複写機は、2つの独立したバスラ
イン、すなわちメインバスライン1と拡張バスライン2
とを有している。これら両バスライン1,2は拡張バス
コントロール回路3によつてそれぞれ別々に管理され
る。メインバスライン1には、このバスライン1を通じ
て複写機全体の制御を行うとともに、拡張バスライン2
での画像データの転送に必要な各種転送パラメータの設
定や転送スタート指令の付与等を行うCPU4が接続され
ている。
イン、すなわちメインバスライン1と拡張バスライン2
とを有している。これら両バスライン1,2は拡張バス
コントロール回路3によつてそれぞれ別々に管理され
る。メインバスライン1には、このバスライン1を通じ
て複写機全体の制御を行うとともに、拡張バスライン2
での画像データの転送に必要な各種転送パラメータの設
定や転送スタート指令の付与等を行うCPU4が接続され
ている。
メインバスライン1は、メインアドレスバス1Aと、メ
インデータバス1Dと、メインコントロールバス1Cと
から構成されており、これら各バスには入力機器制御回
路5および出力機器制御回路6が接続されている。CPU
4は、メインバスライン1、入力機器制御回路5および
出力機器制御回路6を介してカラー原稿入力装置7およ
びカラープリンタ8をそれぞれ駆動制御する。
インデータバス1Dと、メインコントロールバス1Cと
から構成されており、これら各バスには入力機器制御回
路5および出力機器制御回路6が接続されている。CPU
4は、メインバスライン1、入力機器制御回路5および
出力機器制御回路6を介してカラー原稿入力装置7およ
びカラープリンタ8をそれぞれ駆動制御する。
一方、拡張バスライン2は、拡張アドレスバス2Aと、
拡張データバス2Dと、拡張コントロールバス2Dとか
ら構成されている。そして、これら各バスには、色処理
回路9と、アドレス発生回路10と、画像メモリ11
と、画像出力回路12とがそれぞれ接続されている。そ
して、カラー原稿入力装置7と色処理回路9とでカラー
画像情報供給部を構成し、画像出力回路12とカラープ
リンタ8とでカラー画像出力部を構成している。
拡張データバス2Dと、拡張コントロールバス2Dとか
ら構成されている。そして、これら各バスには、色処理
回路9と、アドレス発生回路10と、画像メモリ11
と、画像出力回路12とがそれぞれ接続されている。そ
して、カラー原稿入力装置7と色処理回路9とでカラー
画像情報供給部を構成し、画像出力回路12とカラープ
リンタ8とでカラー画像出力部を構成している。
このような構成のカラー複写機において、CPU4から入
力機器制御回路5を介してカラー原稿入力装置7に起動
指令が与えられると、カラー原稿入力装置7は、カラー
原稿表面を例えば3色の色フイルタを介してイメージセ
ンサで走査することにより原稿上の情報を読取り、各色
信号を色処理回路9に出力する。色処理回路9では、こ
れら色信号をA/D変換した後、例えばY/C分離回路等によ
つて輝度信号と2つの色差信号とに変換し、ガンマ補正
等の演算処理を施こして画像データを生成する。
力機器制御回路5を介してカラー原稿入力装置7に起動
指令が与えられると、カラー原稿入力装置7は、カラー
原稿表面を例えば3色の色フイルタを介してイメージセ
ンサで走査することにより原稿上の情報を読取り、各色
信号を色処理回路9に出力する。色処理回路9では、こ
れら色信号をA/D変換した後、例えばY/C分離回路等によ
つて輝度信号と2つの色差信号とに変換し、ガンマ補正
等の演算処理を施こして画像データを生成する。
このように生成された画像データは、拡張バスライン2
を介して、所定のまとまつた単位毎に画像メモリ11に
転送される。このときの転送動作について、以下第2図
および第3図を参照し、詳述する。
を介して、所定のまとまつた単位毎に画像メモリ11に
転送される。このときの転送動作について、以下第2図
および第3図を参照し、詳述する。
まず、第2図に示す拡張バスコントロール回路3内のア
ドレスレジスタ20内には、CPU4により予め設定され
た画像データの送り側および受け側回路のアドレスがそ
れぞれ格納されている。この状態において、CPU4は拡
張バスコントロール回路3のメインバスバツフア21を
介してコマンドポート22に第3図に示すスタートコマ
ンドを出力する。スタートコマンドを入力した拡張バス
コントロール回路3は、アドレスコントロール回路23
によつて、アドレスレジスタ20に格納された送り側回
路のアドレスが色処理回路9および画像出力回路12
(以下、「入出力回路」と呼ぶ)か、画像メモリ11か
を判定し、入出力回路の場合にはアドレスレジスタ20
内に格納された送り側回路のアドレスを拡張バスバツフ
ア24を介して拡張アドレスバス2Aに出力する。ま
た、送り側回路が画像メモリ11の場合には、拡張アド
レスバス2Aをハイインピーダンスにし、拡張アドレス
バス2Aを後述するところのアドレス発生回路10の管
理下に移行させる。この例においては、送り側回路が色
処理回路9であるため、拡張バスコントロール回路3は
色処理回路9を選択する。
ドレスレジスタ20内には、CPU4により予め設定され
た画像データの送り側および受け側回路のアドレスがそ
れぞれ格納されている。この状態において、CPU4は拡
張バスコントロール回路3のメインバスバツフア21を
介してコマンドポート22に第3図に示すスタートコマ
ンドを出力する。スタートコマンドを入力した拡張バス
コントロール回路3は、アドレスコントロール回路23
によつて、アドレスレジスタ20に格納された送り側回
路のアドレスが色処理回路9および画像出力回路12
(以下、「入出力回路」と呼ぶ)か、画像メモリ11か
を判定し、入出力回路の場合にはアドレスレジスタ20
内に格納された送り側回路のアドレスを拡張バスバツフ
ア24を介して拡張アドレスバス2Aに出力する。ま
た、送り側回路が画像メモリ11の場合には、拡張アド
レスバス2Aをハイインピーダンスにし、拡張アドレス
バス2Aを後述するところのアドレス発生回路10の管
理下に移行させる。この例においては、送り側回路が色
処理回路9であるため、拡張バスコントロール回路3は
色処理回路9を選択する。
一方、リード/ライト切換回路25は、上記送り側回路
に接続されたリード/ライト信号線R/Wを選択する。リ
ード/ライトタイミングコントロール回路26は、コマ
ンドポート22から入力されるスタートパルスの立下り
エツジを検出し、所定期間遅延させた後、第3図に示す
ようなI/Oリードパルスを立下げる。これにより、拡張
データバス2D上には色処理回路9内の画像データが出
力される。色処理回路9は画像データの出力開始から所
定期間経過した後、第3図に示すI/O-XACK信号を拡張バ
スコントロール回路3のXACKコントロール回路27に送
信する。XACKコントロール回路27は、上記I/O-XACK信
号を入力した後、第3図に示す所定パルス幅のラツチ信
号を生成し、このラツチ信号をラツチ回路28に出力す
る。ラツチ回路28は、上記ラツチ信号によつて、拡張
データバス2D上のデータを拡張バスバツフア24を介
して入力し、ラツチする。
に接続されたリード/ライト信号線R/Wを選択する。リ
ード/ライトタイミングコントロール回路26は、コマ
ンドポート22から入力されるスタートパルスの立下り
エツジを検出し、所定期間遅延させた後、第3図に示す
ようなI/Oリードパルスを立下げる。これにより、拡張
データバス2D上には色処理回路9内の画像データが出
力される。色処理回路9は画像データの出力開始から所
定期間経過した後、第3図に示すI/O-XACK信号を拡張バ
スコントロール回路3のXACKコントロール回路27に送
信する。XACKコントロール回路27は、上記I/O-XACK信
号を入力した後、第3図に示す所定パルス幅のラツチ信
号を生成し、このラツチ信号をラツチ回路28に出力す
る。ラツチ回路28は、上記ラツチ信号によつて、拡張
データバス2D上のデータを拡張バスバツフア24を介
して入力し、ラツチする。
上記I/O-XACK信号が立上ると、XACKコントロール回路2
7は、これを検出し、アドレスコントロール回路23を
受け側回路の制御に移行させる。アドレスコントロール
回路23は、アドレスレジスタ20内の受け側回路アド
レスが画像メモリ11に対応する番号であるため、拡張
アドレスバス2Dをハイインピーダンス状態にする。
7は、これを検出し、アドレスコントロール回路23を
受け側回路の制御に移行させる。アドレスコントロール
回路23は、アドレスレジスタ20内の受け側回路アド
レスが画像メモリ11に対応する番号であるため、拡張
アドレスバス2Dをハイインピーダンス状態にする。
一方、リード/ライト切換回路25は、受け側回路、す
なわち画像メモリ11に接続された信号線R/Wを選択す
る。リード/ライトタイミングコントロール回路26
は、前記XACKコントロール回路27で検出されたI/O-XA
CK信号の立上り時から所定期間遅延させて第3図に示す
メモリライト信号を立下げる。このメモリライト信号は
画像メモリ11に入力されるとともにアドレス発生回路
10にも与えられる。
なわち画像メモリ11に接続された信号線R/Wを選択す
る。リード/ライトタイミングコントロール回路26
は、前記XACKコントロール回路27で検出されたI/O-XA
CK信号の立上り時から所定期間遅延させて第3図に示す
メモリライト信号を立下げる。このメモリライト信号は
画像メモリ11に入力されるとともにアドレス発生回路
10にも与えられる。
アドレス発生回路10は、例えば第4図に示す如く構成
されている。すなわち、コマンドポート31には、予め
CPU4からメインバスライン1〜拡張バスコントロール
回路3〜拡張バスライン2を介して、第5図に示す画像
メモリ11の先頭アドレスTP、画像水平方向のバイト
数XN、画像垂直方向のライン数YNおよび転送モード
を表わす情報が格納されている。一方、前述した拡張バ
スコントロール回路3からのメモリライト信号は、アド
レス発生回路10の拡張バスバツフア32を介してデー
タ・I/O制御回路33に入力される。アドレスカウンタ
34内には、先ず先頭アドレスTPがセツトされる。こ
のアドレスカウンタ34内にセツトされたアドレスは拡
張バスバツフア32を介して拡張アドレスバス2Aに出
力される。
されている。すなわち、コマンドポート31には、予め
CPU4からメインバスライン1〜拡張バスコントロール
回路3〜拡張バスライン2を介して、第5図に示す画像
メモリ11の先頭アドレスTP、画像水平方向のバイト
数XN、画像垂直方向のライン数YNおよび転送モード
を表わす情報が格納されている。一方、前述した拡張バ
スコントロール回路3からのメモリライト信号は、アド
レス発生回路10の拡張バスバツフア32を介してデー
タ・I/O制御回路33に入力される。アドレスカウンタ
34内には、先ず先頭アドレスTPがセツトされる。こ
のアドレスカウンタ34内にセツトされたアドレスは拡
張バスバツフア32を介して拡張アドレスバス2Aに出
力される。
この結果、画像メモリ11は、上記アドレス発生回路1
0により指定された記憶領域に、拡張バスコントローラ
3内にラツチされた画像データを取り込む。画像メモリ
11は、この画像データの取り込みを完了した後、第3
図に示すメモリ−XACK信号を拡張バスコントロール回路
3に送信する。拡張バスコントロール回路3のXACKコン
トロール回路27は、上記メモリ−XACK信号の立下りを
検出し、リード/ライトタイミングコントロール回路2
6から出力されたメモリライト信号を出力停止状態にさ
せる。これにより1バイトの画像データ転送が終了す
る。さらに、上記メモリ−XACK信号が立上ると、XACKコ
ントロール回路27は、アドレスコントロール回路23
を再び送り側へ切り換え、新たな画像データの転送が行
われる。
0により指定された記憶領域に、拡張バスコントローラ
3内にラツチされた画像データを取り込む。画像メモリ
11は、この画像データの取り込みを完了した後、第3
図に示すメモリ−XACK信号を拡張バスコントロール回路
3に送信する。拡張バスコントロール回路3のXACKコン
トロール回路27は、上記メモリ−XACK信号の立下りを
検出し、リード/ライトタイミングコントロール回路2
6から出力されたメモリライト信号を出力停止状態にさ
せる。これにより1バイトの画像データ転送が終了す
る。さらに、上記メモリ−XACK信号が立上ると、XACKコ
ントロール回路27は、アドレスコントロール回路23
を再び送り側へ切り換え、新たな画像データの転送が行
われる。
ところで、前述したアドレス発生回路10は、このよう
な画像転送の過程で、画像メモリ11のアドレスを順次
指定するものである。アドレスの更新には第4図に示す
2つのアツプダウンカウンタ、すなわち、XNカウンタ
35およびYNカウンタ36が使用される。一方、コマ
ンドポートには前述した如く転送モードを表わす情報が
格納されている。
な画像転送の過程で、画像メモリ11のアドレスを順次
指定するものである。アドレスの更新には第4図に示す
2つのアツプダウンカウンタ、すなわち、XNカウンタ
35およびYNカウンタ36が使用される。一方、コマ
ンドポートには前述した如く転送モードを表わす情報が
格納されている。
この転送モードは、例えば第6図(a)〜(d)に示す4つの
モードが考えられる。すなわち、同図(a)は標準転送、
(b)は上下反転転送、(c)は左右反転転送、(d)は上下左
右反転転送である。アドレス発生回路10は、指定され
た転送モードに従つて、XNカウンタ35、YNカウン
タ36をそれぞれカウントアツプまたはカウントダウン
させる。つまり、例えば標準転送の場合は、XNカウン
タ35、YNカウンタ36を共にカウントアツプさせ、
また、例えば上下反転転送の場合は、XNカウンタ35
を増加させ、YNカウンタ36を減少させるようにす
る。なお、このとき、先頭アドレスTPは、第6図に示
す如く、それぞれの転送モードに応じたアドレスに設定
される。そして、この場合には、画像メモリ11から画
像出力回路12への画像データの転送は、標準転送によ
つて行われる。この転送も上述と同様のプロセスに従つ
て、拡張バスライン2上で行われる。
モードが考えられる。すなわち、同図(a)は標準転送、
(b)は上下反転転送、(c)は左右反転転送、(d)は上下左
右反転転送である。アドレス発生回路10は、指定され
た転送モードに従つて、XNカウンタ35、YNカウン
タ36をそれぞれカウントアツプまたはカウントダウン
させる。つまり、例えば標準転送の場合は、XNカウン
タ35、YNカウンタ36を共にカウントアツプさせ、
また、例えば上下反転転送の場合は、XNカウンタ35
を増加させ、YNカウンタ36を減少させるようにす
る。なお、このとき、先頭アドレスTPは、第6図に示
す如く、それぞれの転送モードに応じたアドレスに設定
される。そして、この場合には、画像メモリ11から画
像出力回路12への画像データの転送は、標準転送によ
つて行われる。この転送も上述と同様のプロセスに従つ
て、拡張バスライン2上で行われる。
かくして、色処理回路9から画像メモリ11への画像デ
ータの転送がなされると、次に画像メモリ11から画像
出力回路12へ同様の画像データの転送が行われる。画
像出力回路12は画像データを入力すると、この画像信
号からインク濃度信号を生成し、このインク濃度信号を
カラープリンタ8に出力する。これによつて、カラープ
リンタ8はカラーコピーを生成する。
ータの転送がなされると、次に画像メモリ11から画像
出力回路12へ同様の画像データの転送が行われる。画
像出力回路12は画像データを入力すると、この画像信
号からインク濃度信号を生成し、このインク濃度信号を
カラープリンタ8に出力する。これによつて、カラープ
リンタ8はカラーコピーを生成する。
以上の如く、本実施例によれば、色処理回路9から画像
メモリ11への画像データの転送、画像メモリ11から
画像出力回路12への転送を、CPU4の制御によらず、
コントロール回路27の制御によつて独立に行なつてい
る。しかも画像データが転送される拡張バスライン2
は、CPU4が使用するメインバスライン1とは独立して
設けられている。このため、CPU4がカラー原稿入力装
置7およびカラープリンタ8をアクセスしている間であ
つても、画像データの転送が行うことができる。
メモリ11への画像データの転送、画像メモリ11から
画像出力回路12への転送を、CPU4の制御によらず、
コントロール回路27の制御によつて独立に行なつてい
る。しかも画像データが転送される拡張バスライン2
は、CPU4が使用するメインバスライン1とは独立して
設けられている。このため、CPU4がカラー原稿入力装
置7およびカラープリンタ8をアクセスしている間であ
つても、画像データの転送が行うことができる。
また、本実施例によれば一度のバースト転送で転送可能
なデータ数は、アドレス発生回路10内のXNカウンタ
35、YNカウンタ36のビツト数等によつて決定され
るので、転送数を予め任意に設定することができ、従来
に比して、一度のデータ転送数を向上させることができ
る。しかも、上述の如く、データ転送期間中にCPU4の
動作を拘束することがないので、一度に大量の画像デー
タを転送してもなんら問題となることはない。
なデータ数は、アドレス発生回路10内のXNカウンタ
35、YNカウンタ36のビツト数等によつて決定され
るので、転送数を予め任意に設定することができ、従来
に比して、一度のデータ転送数を向上させることができ
る。しかも、上述の如く、データ転送期間中にCPU4の
動作を拘束することがないので、一度に大量の画像デー
タを転送してもなんら問題となることはない。
また、本実施例では、アドレス発生回路10により生成
されるアドレスが、転送モードに応じた順序で更新され
るようにしているので、特にカラー原稿入力装置7およ
びカラープリンタ8に特別に手を加えることなく、左右
反転、上下反転等の任意の転送モードでの転送を行うこ
とができる。
されるアドレスが、転送モードに応じた順序で更新され
るようにしているので、特にカラー原稿入力装置7およ
びカラープリンタ8に特別に手を加えることなく、左右
反転、上下反転等の任意の転送モードでの転送を行うこ
とができる。
さらには、拡張バスコントロール回路3内のラツチ回路
28内に「0」のデータを格納しておき、アドレス発生
回路10からのアドレスに従つて画像メモリ11内に、
上記「0」のデータを順次格納するようにすれば、画像
メモリの全面消却が極めて容易に行えるなどの効果も奏
する。
28内に「0」のデータを格納しておき、アドレス発生
回路10からのアドレスに従つて画像メモリ11内に、
上記「0」のデータを順次格納するようにすれば、画像
メモリの全面消却が極めて容易に行えるなどの効果も奏
する。
なお、本発明は上記実施例に限定されるものではなく、
例えば拡張バスラインに複数の画像メモリを接続し、画
像メモリ間の画像データの転送や複数の入出力機器と複
数の画像メモリとの間の画像データの転送を拡張バスラ
インにおいて行うようにしてもよい。この場合、例え
ば、第2図に示すように拡張バスコントロール回路3内
のラツチ回路28に、複数の画像データをラツチさせる
ようにすれば、拡張バスラインにおいて複数チヤネルか
らの画像情報を実時間で転送することが可能である。
例えば拡張バスラインに複数の画像メモリを接続し、画
像メモリ間の画像データの転送や複数の入出力機器と複
数の画像メモリとの間の画像データの転送を拡張バスラ
インにおいて行うようにしてもよい。この場合、例え
ば、第2図に示すように拡張バスコントロール回路3内
のラツチ回路28に、複数の画像データをラツチさせる
ようにすれば、拡張バスラインにおいて複数チヤネルか
らの画像情報を実時間で転送することが可能である。
また、上記実施例では、画像メモリ11への画像データ
格納時に、転送モードに応じた順序で画像データを格納
するようにしたが、画像メモリ11から出力する際に、
転送モードに応じた順序で読み出すようにしてもよい。
格納時に、転送モードに応じた順序で画像データを格納
するようにしたが、画像メモリ11から出力する際に、
転送モードに応じた順序で読み出すようにしてもよい。
なお、上述の実施例では、特にカラー複写機に本発明を
適用した例を示したが、本発明は、例えばデイスク装置
から静止画像情報を読み込んで、ハードコピーを得る装
置などにも適用可能である。
適用した例を示したが、本発明は、例えばデイスク装置
から静止画像情報を読み込んで、ハードコピーを得る装
置などにも適用可能である。
要するに本発明はその要旨を逸脱しない範囲で種々変形
して実施することが可能である。
して実施することが可能である。
第1図は本発明の一実施例に係るカラー複写機のブロツ
ク図、第2図は同カラー複写機の拡張バスコントロール
回路のブロツク図、第3図は同カラー複写機の動作を説
明するための波形図、第4図は同カラー複写機のアドレ
ス発生回路のブロツク図、第5図は同カラー複写機の画
像メモリと画像との対応関係を説明するための図、第6
図は同カラー複写機の転送モードを説明するための図で
ある。1 ……メインバスライン、1A……メインアドレスバ
ス、1D……メインデータバス、1C……メインコント
ロールバス、2……拡張バスライン、2A……拡張アド
レスバス、2D……拡張データバス、2C……拡張コン
トロールバス、7……カラー原稿入力装置、8……カラ
ープリンタ。
ク図、第2図は同カラー複写機の拡張バスコントロール
回路のブロツク図、第3図は同カラー複写機の動作を説
明するための波形図、第4図は同カラー複写機のアドレ
ス発生回路のブロツク図、第5図は同カラー複写機の画
像メモリと画像との対応関係を説明するための図、第6
図は同カラー複写機の転送モードを説明するための図で
ある。1 ……メインバスライン、1A……メインアドレスバ
ス、1D……メインデータバス、1C……メインコント
ロールバス、2……拡張バスライン、2A……拡張アド
レスバス、2D……拡張データバス、2C……拡張コン
トロールバス、7……カラー原稿入力装置、8……カラ
ープリンタ。
Claims (2)
- 【請求項1】画像データを供給するカラー画像データ供
給部と、この画像データを一時記憶する画像メモリと、
この画像メモリから読み出された画像データを受けてカ
ラー画像を得るカラー画像出力部と、前記カラー画像デ
ータ供給部およびカラー画像出力部を制御する主コント
ロール回路とを有する画像処理装置において、 前記カラー画像データ供給部およびカラー画像出力部と
画像メモリとの間に、前記カラー画像データ供給部およ
びカラー画像出力部と前記主コントロール回路との間の
メインバスとは独立した画像データ転送用の拡張バスを
設けるとともに、 前記主コントロール回路からの制御命令に応じて前記拡
張バスを制御する拡張バスコントロール回路と、 この拡張バスコントロール回路からの制御命令に応じて
前記拡張バスが前記画像メモリを選択する際の前記画像
メモリのアドレスを決定するアドレス発生回路とを備え
たことを特徴とする画像処理装置。 - 【請求項2】アドレス発生回路は、予め設定された標
準、上下反転、左右反転および上下左右反転のうちのい
ずれか1つの転送モードに基づいた順序で行アドレスお
よび列アドレスを更新するものであることを特徴とする
特許請求の範囲第1項記載の画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58246143A JPH0650516B2 (ja) | 1983-12-26 | 1983-12-26 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58246143A JPH0650516B2 (ja) | 1983-12-26 | 1983-12-26 | 画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60136880A JPS60136880A (ja) | 1985-07-20 |
JPH0650516B2 true JPH0650516B2 (ja) | 1994-06-29 |
Family
ID=17144120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58246143A Expired - Lifetime JPH0650516B2 (ja) | 1983-12-26 | 1983-12-26 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0650516B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0561951A (ja) * | 1991-08-30 | 1993-03-12 | Fujitsu Ltd | イメージ処理装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57155661A (en) * | 1981-03-23 | 1982-09-25 | Hitachi Ltd | Picture processor |
JPS5894265A (ja) * | 1981-11-30 | 1983-06-04 | Matsushita Graphic Commun Syst Inc | 画信号記録装置の正像・逆像切替装置 |
-
1983
- 1983-12-26 JP JP58246143A patent/JPH0650516B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS60136880A (ja) | 1985-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5253081A (en) | Image recording device | |
US4706213A (en) | Graphic memory system for interarea transfer of X-Y coordinate data | |
JPS60124764A (ja) | ダイレクトメモリアクセス制御装置 | |
JPH0650516B2 (ja) | 画像処理装置 | |
JP2507361B2 (ja) | 画像情報処理装置 | |
JPS59226584A (ja) | テレビジヨン受信機のプリンタ装置 | |
JPS6135580B2 (ja) | ||
US5493645A (en) | Controller for accessing an image data memory based on a state of a hard copy printer | |
JPH0693180B2 (ja) | ビツトマツプ・デイスプレイ装置 | |
JPH09174952A (ja) | カラープリンタ | |
US5179635A (en) | Image memory controller | |
JP3461623B2 (ja) | ファクシミリ装置のdmaコントローラ | |
JPS6157177A (ja) | 画像処理装置 | |
JPH07129756A (ja) | バッファメモリ装置 | |
JPH0375897B2 (ja) | ||
JP3489316B2 (ja) | 画像処理装置 | |
JP2790304B2 (ja) | プリンタの印字制御装置 | |
JPH106551A (ja) | プリンタ装置 | |
JPH067643Y2 (ja) | 印画制御回路 | |
JPS6045458B2 (ja) | 画像端末装置用外部メモリ制御方式 | |
JPH04360283A (ja) | 画像メモリ装置 | |
JPH10124036A (ja) | 画像回転制御回路 | |
JPH05219355A (ja) | 画像処理装置 | |
JPS6258911B2 (ja) | ||
JPS5816343A (ja) | 画像メモリアクセス方式 |