JP2996359B2 - Ｌｓｉプロセスの改善法 - Google Patents
Ｌｓｉプロセスの改善法Info
- Publication number
- JP2996359B2 JP2996359B2 JP3094801A JP9480191A JP2996359B2 JP 2996359 B2 JP2996359 B2 JP 2996359B2 JP 3094801 A JP3094801 A JP 3094801A JP 9480191 A JP9480191 A JP 9480191A JP 2996359 B2 JP2996359 B2 JP 2996359B2
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- defect
- basic
- failure
- yield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Complex Calculations (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩの製造技術の現
状を把握し、ＬＳＩ製造技術の改善を進めるために有効
な技術としてのＬＳＩプロセスの改善法に関する。
状を把握し、ＬＳＩ製造技術の改善を進めるために有効
な技術としてのＬＳＩプロセスの改善法に関する。
【０００２】
【従来の技術】ＬＳＩプロセスの改善は、他の製造技術
と同様、統計的品質管理にもとづいて実施されている。
その方法としては、製造に利用される装置状態の監視、
製造ロットと同時に投入され、同様に処理されるモニタ
品の抜取評価、あるいは、素子特性の確認用のテストチ
ップを製造することによって成されている。テストチッ
プとしては、すでに斎藤、荒井により、ＩＥＥＥ Ｊ．
ＳＯＬＩＤ−ＳＴＡＴＥＣＩＲＣＵＩＴＳ， ＶＯＬ．
ＳＣ−１７， ＮＯ１，ＰＰ．２８−３３， ＦＥＢ．
１９８２に一例が報告され、また歩留りを表現する方程
式も与えられている。
と同様、統計的品質管理にもとづいて実施されている。
その方法としては、製造に利用される装置状態の監視、
製造ロットと同時に投入され、同様に処理されるモニタ
品の抜取評価、あるいは、素子特性の確認用のテストチ
ップを製造することによって成されている。テストチッ
プとしては、すでに斎藤、荒井により、ＩＥＥＥ Ｊ．
ＳＯＬＩＤ−ＳＴＡＴＥＣＩＲＣＵＩＴＳ， ＶＯＬ．
ＳＣ−１７， ＮＯ１，ＰＰ．２８−３３， ＦＥＢ．
１９８２に一例が報告され、また歩留りを表現する方程
式も与えられている。
【０００３】しかし、統計的解析を可能とする監視用チ
ップの構成法については、その詳細は明らかにされてお
らず、またＬＳＩのプロセスを改善する手続きについて
は、未だ体系的技術が提供されていなかった。
ップの構成法については、その詳細は明らかにされてお
らず、またＬＳＩのプロセスを改善する手続きについて
は、未だ体系的技術が提供されていなかった。
【０００４】
【発明が解決しようとする課題】本発明では、上記のよ
うな従来技術の体系的不備を改善し、ＬＳＩのプロセス
の改善に当たって、統計的品質管理手法が容易に適用可
能とすることができる、ＬＳＩプロセスの改善法を提供
することを目的とする。
うな従来技術の体系的不備を改善し、ＬＳＩのプロセス
の改善に当たって、統計的品質管理手法が容易に適用可
能とすることができる、ＬＳＩプロセスの改善法を提供
することを目的とする。
【０００５】
【課題を解決するための手段】本発明の構成は下記に示
すとおりである。即ち、ＬＳＩの構成要素を、単一の不
良モードにのみ敏感な基本素子群に分類し、その基本素
子を集積するとともに、上記の各基本素子の不良確率の
評価結果と製造ラインで製造されるＬＳＩ中に存在する
基本素子の数をもとにＬＳＩ製造技術の改善の順位を定
めることを特徴とするＬＳＩプロセスの改善法としての
構成を有するものである。
すとおりである。即ち、ＬＳＩの構成要素を、単一の不
良モードにのみ敏感な基本素子群に分類し、その基本素
子を集積するとともに、上記の各基本素子の不良確率の
評価結果と製造ラインで製造されるＬＳＩ中に存在する
基本素子の数をもとにＬＳＩ製造技術の改善の順位を定
めることを特徴とするＬＳＩプロセスの改善法としての
構成を有するものである。
【０００６】
【実施例】本発明では、まず、ＬＳＩの構成要素を、短
絡型欠陥、開放型欠陥等の単一の不良にのみ敏感な基本
構造群に分類する。この分類の視点は、すでに記載の論
文に説明されている。その骨子は、以下のとおりであ
る。
絡型欠陥、開放型欠陥等の単一の不良にのみ敏感な基本
構造群に分類する。この分類の視点は、すでに記載の論
文に説明されている。その骨子は、以下のとおりであ
る。
【０００７】 ＬＳＩの不良として非動作不良を考えたと
きには、開放型欠陥、短絡型欠陥、耐圧不良型欠陥に分
類され、そのような欠陥分類に従うことにより、ＬＳＩ
の構成要素を各欠陥対応に、その欠陥にのみ敏感な基本
構造群に分類することができる。
きには、開放型欠陥、短絡型欠陥、耐圧不良型欠陥に分
類され、そのような欠陥分類に従うことにより、ＬＳＩ
の構成要素を各欠陥対応に、その欠陥にのみ敏感な基本
構造群に分類することができる。
【０００８】 たとえば、ＬＳＩ中において層間の配線を
接続する基本構造であるコンタクトホールは、開放型欠
陥のみを考慮すればよい。また、ＬＳＩ中の層間配線の
交叉点では、層間絶縁膜の形成の不具合が生ずると、一
つの配線に対しては開放型欠陥を発生し易く、二本以上
の配線が平行に配置されている場合には、配線間の短絡
欠陥が生じやすい。この様子を図１に示す。
接続する基本構造であるコンタクトホールは、開放型欠
陥のみを考慮すればよい。また、ＬＳＩ中の層間配線の
交叉点では、層間絶縁膜の形成の不具合が生ずると、一
つの配線に対しては開放型欠陥を発生し易く、二本以上
の配線が平行に配置されている場合には、配線間の短絡
欠陥が生じやすい。この様子を図１に示す。
【０００９】 図１に示すように、開放型欠陥の発生する
場所と、短絡型欠陥の発生する場所は異なる。このよう
に、ＬＳＩ中の非動作不良は、それを構成する基本構造
対応に分類することができる。
場所と、短絡型欠陥の発生する場所は異なる。このよう
に、ＬＳＩ中の非動作不良は、それを構成する基本構造
対応に分類することができる。
【００１０】 しかし、同一構造が、多種類の欠陥を示す
場合もある。図１の例において、第一層配線と第二層配
線との交叉点は、すでにのべたように、開放型不良に対
する基本構造であるが、第一層配線と第二層配線との層
間短絡欠陥に対しても基本構造である。すなわち、層間
絶縁膜に何らかの欠陥が生ずると、この交叉部で短絡欠
陥を発生する。
場合もある。図１の例において、第一層配線と第二層配
線との交叉点は、すでにのべたように、開放型不良に対
する基本構造であるが、第一層配線と第二層配線との層
間短絡欠陥に対しても基本構造である。すなわち、層間
絶縁膜に何らかの欠陥が生ずると、この交叉部で短絡欠
陥を発生する。
【００１１】 しかし、この場合においても、電気的な測
定により、欠陥を分類することができる。つまり、図１
の実線で示した矢印に沿って電流を流した場合には、開
放型欠陥の評価が可能であり、点線の矢印で示すように
電流を流した場合には、短絡型欠陥の評価が可能とな
る。すなわち、各欠陥に敏感な構造を抽出することと、
各欠陥の評価に適切な電気的評価法を組み合わせること
により、ＬＳＩ中の基本構造の不良の発生確率を評価す
ることが可能となる。
定により、欠陥を分類することができる。つまり、図１
の実線で示した矢印に沿って電流を流した場合には、開
放型欠陥の評価が可能であり、点線の矢印で示すように
電流を流した場合には、短絡型欠陥の評価が可能とな
る。すなわち、各欠陥に敏感な構造を抽出することと、
各欠陥の評価に適切な電気的評価法を組み合わせること
により、ＬＳＩ中の基本構造の不良の発生確率を評価す
ることが可能となる。
【００１２】 また、このような基本構造は、それぞれ、
その構造を実現する基本工程群に対応付けることが可能
である。いま、ＬＳＩ製造工程の典型的な例として、図
２に示す工程を想定する。第二層配線の開放型欠陥の基
本構造の形成には、第一層配線形成、第二層間絶縁膜の
形成、第二層配線形成の三種類の工程が関与している。
このように各基本構造は、ＬＳＩを実現する一部の工程
に関係付けることが可能であり、各基本構造の不良発生
確率の順序付けができれば、それに対応して、改善すべ
き工程の順序付けが可能となる。
その構造を実現する基本工程群に対応付けることが可能
である。いま、ＬＳＩ製造工程の典型的な例として、図
２に示す工程を想定する。第二層配線の開放型欠陥の基
本構造の形成には、第一層配線形成、第二層間絶縁膜の
形成、第二層配線形成の三種類の工程が関与している。
このように各基本構造は、ＬＳＩを実現する一部の工程
に関係付けることが可能であり、各基本構造の不良発生
確率の順序付けができれば、それに対応して、改善すべ
き工程の順序付けが可能となる。
【００１３】 図３にさらに複雑であり、多層配線の不良
解析に実際に使用可能なテスト素子群の構成と、それを
用いた解析法を示す。ここでこの解析に適用する歩留り
モデルを述べる。
解析に実際に使用可能なテスト素子群の構成と、それを
用いた解析法を示す。ここでこの解析に適用する歩留り
モデルを述べる。
【００１４】 歩留り、Ｙは一種類の不良に対して
【００１５】
【数１】
【００１６】として表される。ｉは基本構造を区別する
記号である。べき乗の係数Ｎi は基本構造の数である。
プロセス監視用チップにおいては、この数を考慮して設
計するわけであるから、知られた値である。（１）式
は、一般にＬＳＩの歩留りを表現する式であり、プロセ
ス監視用チップの評価により、Ｄ1 を決定し、ＬＳＩ中
の基本構造の数を知ることができれば、（２）式の大き
さが、その基本構造の歩留りへの影響する割合を示すこ
とになる。
記号である。べき乗の係数Ｎi は基本構造の数である。
プロセス監視用チップにおいては、この数を考慮して設
計するわけであるから、知られた値である。（１）式
は、一般にＬＳＩの歩留りを表現する式であり、プロセ
ス監視用チップの評価により、Ｄ1 を決定し、ＬＳＩ中
の基本構造の数を知ることができれば、（２）式の大き
さが、その基本構造の歩留りへの影響する割合を示すこ
とになる。
【００１７】
【数２】
【００１８】図３のレイアウトを有するテスト素子群に
対して表１のような設計表が作成される。ここでは配線
のおもな開放不良にのみ注目している。
対して表１のような設計表が作成される。ここでは配線
のおもな開放不良にのみ注目している。
【００１９】
【表１】
【００２０】すなわち、配線交叉部の断線とコンタクト
ホールの形成不良の二種類である。各基本素子の数は表
のように与えられており、各評価素子＃１〜＃７の歩留
りは実験的に評価可能である。従って、各基本素子の不
良確率は次の式の解を求める事によって得られる。
ホールの形成不良の二種類である。各基本素子の数は表
のように与えられており、各評価素子＃１〜＃７の歩留
りは実験的に評価可能である。従って、各基本素子の不
良確率は次の式の解を求める事によって得られる。
【００２１】
【数３】
【００２２】Ｄ1 からＤ7 は、表１において各基本素子
の不良確率を左から順に示している。Ｙ1 からＹ7 は評
価素子＃１〜＃７の歩留りを示している。（３）に対し
てＤ1からＤ7 は決定できる。
の不良確率を左から順に示している。Ｙ1 からＹ7 は評
価素子＃１〜＃７の歩留りを示している。（３）に対し
てＤ1からＤ7 は決定できる。
【００２３】 このように各評価素子を適切に構成すれ
ば、各基本素子の不良確率が評価可能であることが示さ
れ、また、本方法を他の基本素子群の解析に適用可能で
あることは論を待たない。
ば、各基本素子の不良確率が評価可能であることが示さ
れ、また、本方法を他の基本素子群の解析に適用可能で
あることは論を待たない。
【００２４】 すでに述べたように、ＬＳＩの不良因子の
順位付けをするためには、各基本素子の不良確率だけの
評価では不十分である。（１）は当然ＬＳＩの歩留りを
表現する式にもなるわけであるが、その際、べき乗の係
数Ｎi はＬＳＩ中の基本素子の数でなければならない。
すなわち、ＬＳＩに対して各不良因子の順位付けのため
には、ＬＳＩ中の各基本素子の数を知る必要がある。例
えば、図１の例のような、配線の交叉部を求めること
は、ＬＳＩのレイアウトデータの論理演算を実施するこ
とにより可能である。このような方法によってＬＳＩ中
の各基本素子の数を知ることができると、ＬＳＩの歩留
りに与える各因子の寄与は、（４）式によって与えられ
る。Ｍi は、ＬＳＩ中の各基本素子の数である。
順位付けをするためには、各基本素子の不良確率だけの
評価では不十分である。（１）は当然ＬＳＩの歩留りを
表現する式にもなるわけであるが、その際、べき乗の係
数Ｎi はＬＳＩ中の基本素子の数でなければならない。
すなわち、ＬＳＩに対して各不良因子の順位付けのため
には、ＬＳＩ中の各基本素子の数を知る必要がある。例
えば、図１の例のような、配線の交叉部を求めること
は、ＬＳＩのレイアウトデータの論理演算を実施するこ
とにより可能である。このような方法によってＬＳＩ中
の各基本素子の数を知ることができると、ＬＳＩの歩留
りに与える各因子の寄与は、（４）式によって与えられ
る。Ｍi は、ＬＳＩ中の各基本素子の数である。
【００２５】
【数４】
【００２６】以上のべたようにＬＳＩ中の各基本素子の
歩留りに与える寄与率が計算でき、また各基本素子の形
成に関連する工程が特定出来ることからＬＳＩ製造工程
の改善をはかる順位付けが可能となる。これをまとめる
と、図４のようになる。図によるその手続きは明らかで
あろう。
歩留りに与える寄与率が計算でき、また各基本素子の形
成に関連する工程が特定出来ることからＬＳＩ製造工程
の改善をはかる順位付けが可能となる。これをまとめる
と、図４のようになる。図によるその手続きは明らかで
あろう。
【００２７】 各評価素子の歩留り評価結果を、データベ
ースに蓄積することにより、評価から改善の優先度の決
定までを計算機を用いた解析により、自動的に実行する
ことが可能である。
ースに蓄積することにより、評価から改善の優先度の決
定までを計算機を用いた解析により、自動的に実行する
ことが可能である。
【００２８】
【発明の効果】これまでは、歩留り改善の優先順位の決
定は、製造技術担当者の長年の経験と勘にたよる不文で
あった。本発明に示した方法の適用により、経験と勘に
たよることなしに、ＬＳＩ製造工程の改善すべき工程の
優先度を決定することが可能となり、ＬＳＩの品質管理
手法の向上に大きく寄与することができる。
定は、製造技術担当者の長年の経験と勘にたよる不文で
あった。本発明に示した方法の適用により、経験と勘に
たよることなしに、ＬＳＩ製造工程の改善すべき工程の
優先度を決定することが可能となり、ＬＳＩの品質管理
手法の向上に大きく寄与することができる。
【図１】不良を発生する基本素子構造の一例
【図２】典型的な二層配線ＣＭＯＳＬＳＩ製造工程
【図３】多層配線の不良解析に用いる評価素子群のレイ
アウト図
アウト図
【図４】ＬＳＩ不良解析の手続き
Claims (1)
- 【請求項１】 ＬＳＩの構成要素を、単一の不良モード
にのみ敏感な基本素子群に分類し、その基本素子を集積
するとともに、上記の各基本素子の不良確率の評価結果
と製造ラインで製造されるＬＳＩ中に存在する基本素子
の数をもとにＬＳＩ製造技術の改善の順位を定めること
を特徴とするＬＳＩプロセスの改善法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3094801A JP2996359B2 (ja) | 1991-04-01 | 1991-04-01 | Ｌｓｉプロセスの改善法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3094801A JP2996359B2 (ja) | 1991-04-01 | 1991-04-01 | Ｌｓｉプロセスの改善法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04304647A JPH04304647A (ja) | 1992-10-28 |
| JP2996359B2 true JP2996359B2 (ja) | 1999-12-27 |
Family
ID=14120166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3094801A Expired - Fee Related JP2996359B2 (ja) | 1991-04-01 | 1991-04-01 | Ｌｓｉプロセスの改善法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2996359B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7870446B2 (en) | 2008-02-29 | 2011-01-11 | Kabushiki Kaisha Toshiba | Information processing apparatus and nonvolatile semiconductor memory drive |
-
1991
- 1991-04-01 JP JP3094801A patent/JP2996359B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04304647A (ja) | 1992-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4728968B2 (ja) | データ解析の方法および装置 | |
| JP2008511140A (ja) | 局所的外れ値の検出のための方法および装置 | |
| CN113410154B (zh) | 一种用于芯片的智能检测方法 | |
| DE19847631A1 (de) | Qualitätsverwaltungssystem und Aufzeichnungsmedium | |
| KR100429883B1 (ko) | 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템 | |
| EP0660385B1 (en) | Intelligent test line system | |
| JP2629523B2 (ja) | Ｌｓｉ検査装置及び方法 | |
| JP2996359B2 (ja) | Ｌｓｉプロセスの改善法 | |
| JP2003023056A (ja) | 半導体デバイスの欠陥分類方法および半導体デバイスの歩留まり予測方法および半導体デバイスの製造方法および半導体デバイスの欠陥分類システムおよび半導体デバイス分類装置およびそれらに用いるプログラムおよび記録媒体 | |
| US6174738B1 (en) | Critical area cost disposition feedback system | |
| JP4480947B2 (ja) | 製品検査内容設定方法、製品検査内容変更方法、製品検査内容設定システム及び製品検査内容変更システム | |
| JP3267580B2 (ja) | データ処理方法および装置、情報記憶媒体 | |
| US6871308B1 (en) | Semiconductor inspection method | |
| JP4237866B2 (ja) | 半導体製品の歩留り予測方法およびその装置 | |
| JPH0868822A (ja) | 多面取り基板の配線試験装置及び方法 | |
| JP3111959B2 (ja) | 布線検査装置の検査方法及び方式 | |
| JPH10326816A (ja) | 歩留阻害要因推定方法および歩留阻害要因推定システム | |
| JP3307304B2 (ja) | 電子デバイス検査システムおよびそれを用いた電子デバイスの製造方法 | |
| JP2765855B2 (ja) | 半導体装置の検査方法 | |
| JP2002076086A (ja) | 電子デバイスの歩留り予測システム | |
| JPH11176899A (ja) | 欠陥警告方法及び欠陥警告システム | |
| JPH06124321A (ja) | 自動配線処理方法 | |
| US11803686B2 (en) | Selective exposure of standard cell output nets for improved routing solutions | |
| JP2004078428A (ja) | レイアウト検証装置 | |
| CN113484684A (zh) | 一种非健全故障信息下的配电网多重故障诊断系统及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |