JP2990977B2 - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JP2990977B2
JP2990977B2 JP4273642A JP27364292A JP2990977B2 JP 2990977 B2 JP2990977 B2 JP 2990977B2 JP 4273642 A JP4273642 A JP 4273642A JP 27364292 A JP27364292 A JP 27364292A JP 2990977 B2 JP2990977 B2 JP 2990977B2
Authority
JP
Japan
Prior art keywords
chip
die pad
lead frame
mounting
concave portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4273642A
Other languages
English (en)
Other versions
JPH06104294A (ja
Inventor
健治 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4273642A priority Critical patent/JP2990977B2/ja
Publication of JPH06104294A publication Critical patent/JPH06104294A/ja
Application granted granted Critical
Publication of JP2990977B2 publication Critical patent/JP2990977B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はリードフレームに関し、
特にＩＣチップをマウントするためのダイパッドの形状
に関する。
【０００２】
【従来の技術】従来のリードフレームは図３に示すよう
にＩＣチップをマウントするためのダイパッド１とＩＣ
の足の部分となる金属枠のリード（図３の例では３２本
ある）２とで構成され、ダイパッド１が平板構造となっ
ていた。
【０００３】
【発明が解決しようとする課題】上述した従来のリード
フレームはＩＣチップをマウントするためのダイパッド
が平らな形状であるため、マウントの際の位置決めが困
難であるという問題点があった。
【０００４】また、パッケージの厚さが従来の技術では
リードフレームのダイパッド厚とＩＣチップ厚とを加え
たもの以上となり、パッケージが厚くなるという問題点
があった。
【０００５】本発明の目的は、ＩＣマウントの位置決め
を容易とし、かつパッケージ厚を薄くするリードフレー
ムを提供することにある。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るリードフレームは、ＩＣチップを搭載
するダイパッドと、前記ダイパッドに溝形状の構造とし
て形成され、前記ダイパッド上に搭載されたＩＣチップ
を受け入れて該ＩＣチップを前記ダイパッド上に位置決
めする凹部と、前記凹部の側面に付加され、ＩＣチップ
の該側面に対向する端縁の一辺に設けられたマウント方
向を示す切欠きに嵌合し、ＩＣチップのマウント方向を
規制する突部とを有するものである。
【０００７】
【０００８】
【作用】ＩＣチップは凹部又は突部との併用により位置
決めされてダイパッド上にセットされる。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
【００１０】（参考例）図１は、本発明の参考例に係る
リードフレームを示す平面図である。
【００１１】図１において、本発明の参考例では、ダイ
パッド１に凹部３を有している。凹部３は、ダイパッド
１に位置決めするためのＩＣチップと同程度の大きさの
ものである。２は、凹部３内のＩＣパッドの電極に電気
的に接続され、信号，電力等の入出力を行うリードであ
る。
【００１２】したがって、ＩＣチップを凹部３内に差込
むと、ＩＣチップの位置が凹部３により規制されるた
め、ＩＣチップのマウントの位置決めが容易となる。ま
た、凹み構造であるため、従来型のようにリードフレー
ムのダイパッド厚とＩＣチップ厚をそのまま加えた厚さ
より薄くすることができ、ＴＳＯＰ等の薄型パッケージ
に有効である。
【００１３】（実施例）図２は、本発明に係る実施例を
示す平面図である。
【００１４】図２に示す本発明の実施例では、図１に示
すようにＩＣチップの位置決めを行うばかりでなく、さ
らに、マウントの方向間違いを防止するものである。
【００１５】すなわち、ＩＣチップはマウント方向を示
すために対向する端縁の一辺側に半円形状の切欠きが設
けられている。
【００１６】そこで、本実施例では図２に示すように、
図１に示す凹部３の一部に、ＩＣチップの半円形状切欠
きに嵌合する突部３ａを設けている。
【００１７】ＩＣチップのマウントの際に、ＩＣチップ
の半円形状切欠きと突部３ａが一致しなければ、ＩＣチ
ップが凹部３内にセットされないこととなり、マウント
の方向間違いの対策にもなるという利点がある。
【００１８】
【発明の効果】以上説明したように本発明は、リードフ
レームのダイパッドに凹部を設けることにより、マウン
トの位置決めが容易になり、また、パッケージ厚を薄く
できる。
【００１９】さらに、凹部の一部に突部を設けてあるた
め、ＩＣチップの半円形状切欠きが突部に嵌合されない
限り、ＩＣチップが凹部内にセットされず、これにより
ＩＣチップのマウント方向間違いを防止できる。
【図面の簡単な説明】
【図１】本発明の参考例を示す平面図である。
【図２】本発明の実施例を示す平面図である。
【図３】従来例を示す平面図である。
【符号の説明】
１ ダイパッド ２ リード ３ 凹部 ３ａ 突部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/52 H01L 23/50

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 ＩＣチップを搭載するダイパッドと、 前記ダイパッドに溝形状の構造として形成され、前記ダ
    イパッド上に搭載されたＩＣチップを受け入れて該ＩＣ
    チップを前記ダイパッド上に位置決めする凹部と、 前記凹部の側面に付加され、ＩＣチップの該側面に対向
    する端縁の一辺に設けられたマウント方向を示す切欠き
    に嵌合し、ＩＣチップのマウント方向を規制する突部と
    を有するものであることを特徴とするリードフレーム。
JP4273642A 1992-09-17 1992-09-17 リードフレーム Expired - Fee Related JP2990977B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4273642A JP2990977B2 (ja) 1992-09-17 1992-09-17 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4273642A JP2990977B2 (ja) 1992-09-17 1992-09-17 リードフレーム

Publications (2)

Publication Number Publication Date
JPH06104294A JPH06104294A (ja) 1994-04-15
JP2990977B2 true JP2990977B2 (ja) 1999-12-13

Family

ID=17530536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4273642A Expired - Fee Related JP2990977B2 (ja) 1992-09-17 1992-09-17 リードフレーム

Country Status (1)

Country Link
JP (1) JP2990977B2 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS554988A (en) * 1978-06-27 1980-01-14 Nec Kyushu Ltd Semiconductor device
JPS55157247A (en) * 1979-05-25 1980-12-06 Nec Kyushu Ltd Lead frame for semiconductor element
JPS5913356A (ja) * 1982-07-15 1984-01-24 Nec Corp リ−ドフレ−ム
JPS60178636A (ja) * 1984-02-24 1985-09-12 Nec Corp 半導体装置
JPS6252947U (ja) * 1985-09-24 1987-04-02
JPS62195172A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 固体撮像装置
JPS62221123A (ja) * 1986-03-24 1987-09-29 Hitachi Micro Comput Eng Ltd 半導体装置
JPS62232951A (ja) * 1986-04-02 1987-10-13 Mitsubishi Electric Corp 半導体装置
JPS63153531U (ja) * 1987-03-27 1988-10-07
JPH02111059A (ja) * 1988-10-20 1990-04-24 Mitsubishi Electric Corp 半導体装置
JPH02152244A (ja) * 1988-12-02 1990-06-12 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JPH06104294A (ja) 1994-04-15

Similar Documents

Publication Publication Date Title
JP2874279B2 (ja) 薄型半導体装置の製造方法
JP2990977B2 (ja) リードフレーム
JPH0621257A (ja) 半導体装置、ｃｏｂ基板、ｔａｂ基板及びリードフレーム
JPH04370957A (ja) マルチチップパッケージ
JPH01293544A (ja) 半導体装置
JP2890621B2 (ja) 混成集積回路装置
JPS62220460A (ja) 電子部品集合体
JP2605480B2 (ja) Ｉｃカード
JP2541368Y2 (ja) 電子部品包装体
JP2940528B2 (ja) トランジスタ組立取付用放熱板
JPH0541584Y2 (ja)
JPH0371799B2 (ja)
JP3348485B2 (ja) 半導体装置と実装基板
JPH0719197Y2 (ja) シールド板の固定構造
KR20000011229A (ko) 반도체장치
JP2790131B2 (ja) Ｉｃキャリア
JP3229068B2 (ja) Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置
JP2900085B2 (ja) 放熱部材を備えた電子部品搭載用基板
JP2921108B2 (ja) カセットテープレコーダ
JPS6336693Y2 (ja)
JP2581054B2 (ja) 半導体製造装置
JP2584086B2 (ja) 樹脂封止型半導体用パッケージ
JPS6334289Y2 (ja)
JPH05278383A (ja) Ｉｃカード
JPS61244052A (ja) 半導体装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081015

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101015

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees