JP2990762B2 - Ｍｏｓトランジスタ - Google Patents
ＭｏｓトランジスタInfo
- Publication number
- JP2990762B2 JP2990762B2 JP2223712A JP22371290A JP2990762B2 JP 2990762 B2 JP2990762 B2 JP 2990762B2 JP 2223712 A JP2223712 A JP 2223712A JP 22371290 A JP22371290 A JP 22371290A JP 2990762 B2 JP2990762 B2 JP 2990762B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- mos transistor
- oxide film
- selective oxide
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 以下の順序に従って本発明を説明する。
A.産業上の利用分野 B.発明の概要 C.従来技術［第２図、第３図］ D.発明が解決しようとする問題点 E.問題点を解決するための手段 F.作用 G.実施例［第１図］ H.発明の効果 （A.産業上の利用分野） 本発明はMOSトランジスタ、特にドレイン領域が選択
酸化膜のないところに位置する高濃度領域とこれを囲繞
しこれより低い濃度で選択酸化膜下に位置する電界緩和
領域からなり、選択酸化膜下において該電界緩和領域と
チャンネルストッパとの間に電界緩和領域と反対導電型
でそれより低い濃度のオフセット領域を設けた高耐圧の
MOSトランジスタに関する。
酸化膜のないところに位置する高濃度領域とこれを囲繞
しこれより低い濃度で選択酸化膜下に位置する電界緩和
領域からなり、選択酸化膜下において該電界緩和領域と
チャンネルストッパとの間に電界緩和領域と反対導電型
でそれより低い濃度のオフセット領域を設けた高耐圧の
MOSトランジスタに関する。
（B.発明の概要） 本発明は、上記のMOSトランジスタにおいて、 ドレイン領域とソース領域との間にオフセット領域を
通してリーク電流が流れるのを防止するため、 ソース領域の幅を、該ソース領域のドレイン領域側の
側面においてチャンネル領域を介してのみ上記オフセッ
ト領域と接するように、広く形成したものであり、 そうすることにより、ソース領域とオフセット領域と
の間をゲート電極下に位置するが故に汚染のないチャン
ネル領域によって分離することができ、延いてはリーク
電流を小さくすることができる。
通してリーク電流が流れるのを防止するため、 ソース領域の幅を、該ソース領域のドレイン領域側の
側面においてチャンネル領域を介してのみ上記オフセッ
ト領域と接するように、広く形成したものであり、 そうすることにより、ソース領域とオフセット領域と
の間をゲート電極下に位置するが故に汚染のないチャン
ネル領域によって分離することができ、延いてはリーク
電流を小さくすることができる。
（C.従来技術）［第２図、第３図］ 例えば蛍光表示管用IC等の内部のドライバとして用い
る高耐圧MOSトランジスタ（耐圧数十Ｖ）として第２図
及び第３図に示すものが知られている。第２図はソース
領域、ドレイン領域、ゲート電極及び電界緩和領域を示
す平面図、第３図は第２図の２−２線に沿う断面図であ
る。
る高耐圧MOSトランジスタ（耐圧数十Ｖ）として第２図
及び第３図に示すものが知られている。第２図はソース
領域、ドレイン領域、ゲート電極及び電界緩和領域を示
す平面図、第３図は第２図の２−２線に沿う断面図であ
る。
図面において、１は半導体基板、２は該半導体基板１
の表面部に選択的に形成されたn--型のウエル、３はn-
型のチャンネルストッパである。元来、チャンネルスト
ッパ３は普通のMOSトランジスタではフィールド絶縁膜
である選択酸化膜（４）の下側に必ず存在しているもの
である。しかし、高耐圧MOSトランジスタでは耐圧を高
めるために選択酸化膜４の下側であってチャンネルスト
ッパが存在していないオフセット領域５が存在してい
る。該オフセット領域５は第２図（平面図）では破線で
示してある。これは半導体ウエル２のままになっている
n--型領域そのものであり、不純物濃度が非常に低い。
の表面部に選択的に形成されたn--型のウエル、３はn-
型のチャンネルストッパである。元来、チャンネルスト
ッパ３は普通のMOSトランジスタではフィールド絶縁膜
である選択酸化膜（４）の下側に必ず存在しているもの
である。しかし、高耐圧MOSトランジスタでは耐圧を高
めるために選択酸化膜４の下側であってチャンネルスト
ッパが存在していないオフセット領域５が存在してい
る。該オフセット領域５は第２図（平面図）では破線で
示してある。これは半導体ウエル２のままになっている
n--型領域そのものであり、不純物濃度が非常に低い。
６はドレイン領域の中央部を成すp+型領域であり、p-
型の電界緩和領域７により囲繞されている。そして、該
電界緩和領域７とp+型領域６によってドレイン領域が構
成されている。電界緩和領域７は選択酸化膜４下に形成
されている。８はチャンネル領域であり、第２図（平面
図）では梨地で示してある（本発明の一実施例を示す第
１図においても梨地でチャンネル領域８を示してい
る。）。
型の電界緩和領域７により囲繞されている。そして、該
電界緩和領域７とp+型領域６によってドレイン領域が構
成されている。電界緩和領域７は選択酸化膜４下に形成
されている。８はチャンネル領域であり、第２図（平面
図）では梨地で示してある（本発明の一実施例を示す第
１図においても梨地でチャンネル領域８を示してい
る。）。
９はp+型のソース領域である。該ソース領域９、チャ
ンネル領域８及びドレイン領域６は選択酸化膜４で覆わ
れていないが、それ以外の部分は選択酸化膜４で覆われ
ている。そして、ソース領域９及びオフセット領域５の
外側がn-型のチャンネルストッパ３となっている。
ンネル領域８及びドレイン領域６は選択酸化膜４で覆わ
れていないが、それ以外の部分は選択酸化膜４で覆われ
ている。そして、ソース領域９及びオフセット領域５の
外側がn-型のチャンネルストッパ３となっている。
10はゲート絶縁膜、11はゲート電極であり、ゲート電
極11を幅方向で切断して視た場合、略左半部がチャンネ
ル領域８上に位置し、右半部が選択酸化膜４を介して電
界緩和領域７上に位置している。
極11を幅方向で切断して視た場合、略左半部がチャンネ
ル領域８上に位置し、右半部が選択酸化膜４を介して電
界緩和領域７上に位置している。
そして、従来のMOSトランジスタにおいては、電界緩
和領域５がドレイン６側からゲート電極11下を通ってソ
ース側まで延び、ソース領域９の側面に接した平面形状
を有していた。
和領域５がドレイン６側からゲート電極11下を通ってソ
ース側まで延び、ソース領域９の側面に接した平面形状
を有していた。
（D.発明が解決しようとする問題点） ところで、第２図及び第３図に示す従来の高耐圧MOS
トランジスタによれば、第２図の矢印に示すようにソー
ス領域９からオフセット領域５を通じてドレイン領域６
にリーク電流が流れるという問題があった。
トランジスタによれば、第２図の矢印に示すようにソー
ス領域９からオフセット領域５を通じてドレイン領域６
にリーク電流が流れるという問題があった。
そこで、その原因を追求したところオフセット領域５
が低不純物濃度であるため汚染により反転するためであ
り、そして、その汚染はウエル拡散や選択酸化膜の形成
の際に生じるということが判明した。
が低不純物濃度であるため汚染により反転するためであ
り、そして、その汚染はウエル拡散や選択酸化膜の形成
の際に生じるということが判明した。
即ち、LSI等は近年ほとんどCMOS構造をとるのでウエ
ル拡散が不可欠になり、そのために高い温度での長時間
加熱が行われる。また、選択酸化膜の形成は耐酸化性を
有するシリコンナイトライド膜をマスクとしての加熱酸
化により行われ、やはり高い温度での長時間加熱が必要
である。そのため、選択酸化膜の際に耐酸化性のシリコ
ンナイトライド膜からなるマスクで覆われていない部分
には無視できない汚染が生じ、その汚染によって不純物
濃度がもともと非常に低いオフセット領域５の表面が反
転し、その結果、その反転層を通じてソース領域・ドレ
イン領域間に矢印に示すようなリーク電流が流れてしま
うのである。
ル拡散が不可欠になり、そのために高い温度での長時間
加熱が行われる。また、選択酸化膜の形成は耐酸化性を
有するシリコンナイトライド膜をマスクとしての加熱酸
化により行われ、やはり高い温度での長時間加熱が必要
である。そのため、選択酸化膜の際に耐酸化性のシリコ
ンナイトライド膜からなるマスクで覆われていない部分
には無視できない汚染が生じ、その汚染によって不純物
濃度がもともと非常に低いオフセット領域５の表面が反
転し、その結果、その反転層を通じてソース領域・ドレ
イン領域間に矢印に示すようなリーク電流が流れてしま
うのである。
本発明はこのような問題点を解決すべく為されたもの
であり、ドレイン領域とソース領域との間にオフセット
領域を通してリーク電流が流れるのを防止することを目
的とする。
であり、ドレイン領域とソース領域との間にオフセット
領域を通してリーク電流が流れるのを防止することを目
的とする。
（E.問題点を解決するための手段） 本発明MOSトランジスタは上記問題点を解決するた
め、ソース領域の幅を、該ソース領域のドレイン領域側
の側面においてチャンネル領域を介してのみ上記オフセ
ット領域と接するように、広く形成したことを特徴とす
る。
め、ソース領域の幅を、該ソース領域のドレイン領域側
の側面においてチャンネル領域を介してのみ上記オフセ
ット領域と接するように、広く形成したことを特徴とす
る。
（F.作用） 本発明MOSトランジスタによれば、ソース領域とオフ
セット領域との間をゲート電極下に位置するが故に汚染
のないチャンネル領域によって電気的に分離することが
できる。従って、リーク電流を小さくすることができ
る。
セット領域との間をゲート電極下に位置するが故に汚染
のないチャンネル領域によって電気的に分離することが
できる。従って、リーク電流を小さくすることができ
る。
（G.実施例）［第１図］ 以下、本発明MOSトランジスタを図示実施例に従って
詳細に説明する。
詳細に説明する。
第１図は本発明MOSトランジスタの一つの実施例を示
す平面図である。
す平面図である。
本MOSトランジスタは、ソース領域９を、そのドレイ
ン領域側の側面においてオフセット領域５とはチャンネ
ル領域８を介してのみ接するように形成したという特徴
を有し、その点で第２図及び第３図に示したMOSトラン
ジスタと異なっているがそれ以外の点では共通してお
り、その共通点については既に説明済みなので説明を省
略し、相違する点についてのみ説明する。
ン領域側の側面においてオフセット領域５とはチャンネ
ル領域８を介してのみ接するように形成したという特徴
を有し、その点で第２図及び第３図に示したMOSトラン
ジスタと異なっているがそれ以外の点では共通してお
り、その共通点については既に説明済みなので説明を省
略し、相違する点についてのみ説明する。
本MOSトランジスタは、ソース領域９がオフセット領
域５よりも外側に食み出すように幅（チャンネル方向と
直角方向における長さ）Ｗを広くし、オフセット領域５
とはチャンネル領域８を介してのみ接するようにしてな
る。
域５よりも外側に食み出すように幅（チャンネル方向と
直角方向における長さ）Ｗを広くし、オフセット領域５
とはチャンネル領域８を介してのみ接するようにしてな
る。
このようにすると、オフセット領域５とソース領域９
との間がチャンネル領域（梨地で示す）８により分断さ
れ、その結果としてソース領域９・ドレイン領域６間を
オフセット領域５を通して流れるところのリーク電流
（矢印で示す）をチャンネル領域８によって阻むことが
できる。
との間がチャンネル領域（梨地で示す）８により分断さ
れ、その結果としてソース領域９・ドレイン領域６間を
オフセット領域５を通して流れるところのリーク電流
（矢印で示す）をチャンネル領域８によって阻むことが
できる。
というのは、チャンネル領域８はオフセット領域５と
同様に低濃度であるが、当然のことながらゲート電極11
下に位置し、選択酸化膜の形成の際には耐酸化性を有す
るシリコンナイトライド膜からなるマスクで覆われてい
た半導体領域であるので、オフセット領域５に比較して
汚染度が低く、汚染による反転の生じる虞れがない。そ
して、このように汚染による反転のないチャンネル領域
８がオフセット領域５とソース領域９との間に介在して
いるので、オフセット領域５を介してドレイン領域６・
ソース領域９間にリーク電流が流れることを防止するこ
とができるのである。
同様に低濃度であるが、当然のことながらゲート電極11
下に位置し、選択酸化膜の形成の際には耐酸化性を有す
るシリコンナイトライド膜からなるマスクで覆われてい
た半導体領域であるので、オフセット領域５に比較して
汚染度が低く、汚染による反転の生じる虞れがない。そ
して、このように汚染による反転のないチャンネル領域
８がオフセット領域５とソース領域９との間に介在して
いるので、オフセット領域５を介してドレイン領域６・
ソース領域９間にリーク電流が流れることを防止するこ
とができるのである。
本MOSトランジスタは、選択酸化膜下の低濃度オフセ
ット領域を用いて耐圧を上げたものに本発明を適用した
実施例であったが、マスクを用いて低濃度オフセット領
域を形成したタイプのMOSトランジスタにも本発明を適
用することができる。
ット領域を用いて耐圧を上げたものに本発明を適用した
実施例であったが、マスクを用いて低濃度オフセット領
域を形成したタイプのMOSトランジスタにも本発明を適
用することができる。
（H.発明の効果） 以上に述べたように、本発明MOSトランジスタは、ド
レイン領域が選択酸化膜のないところに位置する高濃度
領域とこれを囲繞しこれより低い濃度で選択酸化膜下に
位置する電界緩和領域からなり、選択酸化膜下において
該電界緩和領域とチャンネルストッパとの間に電界緩和
領域と反対導電型でそれより低い濃度のオフセット領域
を設けたMOSトランジスタにおいて、ソース領域の幅
を、該ソース領域のドレイン領域側の側面において上記
オフセット領域とチャンネル領域を介してのみ接するよ
うに、広く形成してなることを特徴とするものである。
レイン領域が選択酸化膜のないところに位置する高濃度
領域とこれを囲繞しこれより低い濃度で選択酸化膜下に
位置する電界緩和領域からなり、選択酸化膜下において
該電界緩和領域とチャンネルストッパとの間に電界緩和
領域と反対導電型でそれより低い濃度のオフセット領域
を設けたMOSトランジスタにおいて、ソース領域の幅
を、該ソース領域のドレイン領域側の側面において上記
オフセット領域とチャンネル領域を介してのみ接するよ
うに、広く形成してなることを特徴とするものである。
従って、本発明MOSトランジスタによれば、ソース領
域とオフセット領域との間をゲート電極下に位置するが
故に汚染のないチャンネルによって分離することがで
き、延いてはリーク電流を小さくすることができる。
域とオフセット領域との間をゲート電極下に位置するが
故に汚染のないチャンネルによって分離することがで
き、延いてはリーク電流を小さくすることができる。
第１図は本発明MOSトランジスタの一つの実施例を示す
平面図、第２図及び第３図は従来例を示すもので、第２
図は平面図、第３図は第２図の２−２線に沿う断面図で
ある。 符号の説明 ３……チャンネルストッパ、 ５……オフセット領域、 ６……ソース領域の高濃度領域、 ７……電界緩和領域、 ８……チャンネル領域、 ９……ソース領域、 11……ゲート電極。
平面図、第２図及び第３図は従来例を示すもので、第２
図は平面図、第３図は第２図の２−２線に沿う断面図で
ある。 符号の説明 ３……チャンネルストッパ、 ５……オフセット領域、 ６……ソース領域の高濃度領域、 ７……電界緩和領域、 ８……チャンネル領域、 ９……ソース領域、 11……ゲート電極。
Claims (1)
- 【請求項１】ドレイン領域が選択酸化膜のないところに
位置する高濃度領域とこれを囲繞しこれと同じ導電型で
これより低い濃度を有して選択酸化膜下に位置する電界
緩和領域からなり、選択酸化膜下において該電界緩和領
域とチャンネルストッパとの間に電界緩和領域と反対導
電型でそれより低い濃度のオフセット領域を設けたMOS
トランジスタにおいて、 ソース領域の幅を、該ソース領域のドレイン領域側の側
面において上記チャンネル領域を介してのみ上記オフセ
ット領域と接するように、広く形成してなる ことを特徴とするMOSトランジスタ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2223712A JP2990762B2 (ja) | 1990-08-23 | 1990-08-23 | Ｍｏｓトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2223712A JP2990762B2 (ja) | 1990-08-23 | 1990-08-23 | Ｍｏｓトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04105367A JPH04105367A (ja) | 1992-04-07 |
| JP2990762B2 true JP2990762B2 (ja) | 1999-12-13 |
Family
ID=16802486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2223712A Expired - Fee Related JP2990762B2 (ja) | 1990-08-23 | 1990-08-23 | Ｍｏｓトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2990762B2 (ja) |
-
1990
- 1990-08-23 JP JP2223712A patent/JP2990762B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04105367A (ja) | 1992-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950034767A (ko) | Mis형 반도체장치 | |
| KR940004846A (ko) | 반도체장치 및 그 제조방법 | |
| US3631312A (en) | High-voltage mos transistor method and apparatus | |
| JP2599493B2 (ja) | 半導体装置 | |
| JPH08130308A (ja) | 半導体装置 | |
| JP2954854B2 (ja) | 集積回路チップ | |
| JP2009152442A (ja) | 半導体装置及びその製造方法 | |
| US6563193B1 (en) | Semiconductor device | |
| CN100578777C (zh) | 半导体保护元件、半导体器件及其制造方法 | |
| JP2990762B2 (ja) | Ｍｏｓトランジスタ | |
| JP2676888B2 (ja) | 半導体装置 | |
| JP4175750B2 (ja) | 絶縁ゲート型半導体装置 | |
| JPS6164165A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| JP2608976B2 (ja) | 半導体装置 | |
| JPH0410473A (ja) | Ｍｉｓ型電界効果トランジスタを有する半導体装置 | |
| JPH0222868A (ja) | 絶縁ゲート電界効果トランジスタ | |
| JP3049725B2 (ja) | Ｍｏｓトランジスタ | |
| JP3074064B2 (ja) | 横型ｍｏｓ電界効果トランジスタ | |
| JP3217484B2 (ja) | 高耐圧半導体装置 | |
| JPH05335583A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JP2973450B2 (ja) | 半導体装置 | |
| JPH1041402A (ja) | 過電流保護形ｄｍｏｓ ｆｅｔ | |
| JP3074065B2 (ja) | 横型ｍｏｓ電界効果トランジスタ | |
| JP3119914B2 (ja) | 半導体装置 | |
| JP2678092B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |