JP2985299B2 - 排他制御装置 - Google Patents

排他制御装置

Info

Publication number
JP2985299B2
JP2985299B2 JP2414413A JP41441390A JP2985299B2 JP 2985299 B2 JP2985299 B2 JP 2985299B2 JP 2414413 A JP2414413 A JP 2414413A JP 41441390 A JP41441390 A JP 41441390A JP 2985299 B2 JP2985299 B2 JP 2985299B2
Authority
JP
Japan
Prior art keywords
processing
flag
processing process
response
processes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2414413A
Other languages
English (en)
Other versions
JPH04225434A (ja
Inventor
亮 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2414413A priority Critical patent/JP2985299B2/ja
Publication of JPH04225434A publication Critical patent/JPH04225434A/ja
Application granted granted Critical
Publication of JP2985299B2 publication Critical patent/JP2985299B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数処理プロセス間の
排他制御装置に関する。
【0002】
【従来の技術】2つの処理プロセスが同時に実行されて
はならないシステムすなわちプロセス(またはタスク)
間の排他制御が必要なシステムで、この2つの処理プロ
セスが処理開始時にセットができ処理終了時にリセット
できるどちらからもアクセス可能なフラグを設け、処理
開始時に各処理プロセスはフラグの状態をチェックし、
フラグが既にセットされていればフラグがリセットされ
るまで処理の開始を待つ方法が従来より広く用いられて
いる。このフラグとしては、例えばコンピュータ内の処
理ではオペレーティングシステムが管理するセマフォが
用いられる。
【0003】
【発明が解決しようとする課題】しかし、従来のフラグ
(またはセマフォ)を用いた排他制御装置では、一方の
処理プロセスが処理実行中に他方の処理プロセスが処理
を開始しようとした場合すなわち処理の競合が生じた場
合に、後発の処理プロセスは先発の処理プロセスにより
セットされたフラグがリセットされるまで処理を待たね
ばならない。例えば、マンマシンインタフェースから外
部入力を受け処理を行い応答を再びマンマシンインタフ
ェースに返す場合に、処理プロセスが待ちに入るとマン
マシンには応答が戻らず外部入力に対して応答がない状
態が続く欠点があった。特に、2つの処理プロセスの処
理時間が両者共短い場合にはこの待ち時間は深刻ではな
いが、一方の処理は長くて他方の処理は短く、短い処理
が先発で行われている場合には後発処理は待ちを行う
が、長い処理が先発で行われている場合には後発処理は
待ちに入るタイミングで処理の開始が発生したら待ちに
入らず、処理開始不可の旨の応答を例えばマンマシンに
返送してマンマシンからこのプロセスの開始を起動する
外部入力の再入力を促す方法の方が望ましい。これは、
従来のフラグを用いた方法でも、処理開始時に既に先発
処理によりフラグがセットされていれば待ちに入らず、
処理開始不可の旨の応答を返送するようにすれば実現が
可能である。しかし、処理時間の長い処理プロセスが一
連の処理の流れの中でこの処理に入る契機が多数にわた
る場合がある。このような場合に一連の処理の流れの各
個所にフラグセットを行う処理を埋め込むことは間違い
が生ずる原因となり易く、またすべての場合に亘ってテ
ストを行う必要がある。したがって、各個所にフラグセ
ットを行う処理を埋め込むことをせずに処理開始の契機
と独立な共通処理を用いて等価な排他処理制御が行えれ
ば、すべての処理開始契機についてテストを行う必要が
なく望ましい。
【0004】本発明は、このような欠点を除去するもの
で、処理時間の長い処理プロセスの一連の処理にフラグ
セット処理を埋め込まない排他制御装置を提供すること
を目的とする。
【0005】
【課題を解決するための手段】本発明は、第一処理プロ
セスとその処理時間がこの第一処理プロセスのそれより
長い第二処理プロセスとを含み、この2つの処理プロセ
スのそれぞれでの処理の同時実行が禁止されている処理
プロセスシステムに結合された排他制御装置において、
上記第一処理プロセスの処理開始時にセットされ、上記
第二処理プロセスの処理開始時のセットが禁止され、そ
のリセット状態で上記2つの処理プロセスによる処理開
始が許可されるフラグと、上記第一処理プロセスの処理
開始時に上記第二処理プロセスが処理実行中か否かを問
い合わせ、この問い合わせに対する応答が上記第二処理
プロセスが処理実行中を示すときに上記第一処理プロセ
スによる処理開始を中止して上記フラグをリセットする
手段を含む制御手段とを備えたことを特徴とする。
【0006】ここで、上記制御手段は、上記第二処理プ
ロセスからの応答が上記第二処理プロセスが処理を実行
していないことを示すときに上記第一処理プロセスによ
る処理開始を続行し処理終了後に上記フラグをリセット
する手段を含むことが望ましい。
【0007】
【作用】処理時間の長いプロセスはフラグをセットせ
ず、処理時間の短いプロセスから問い合わせあったとき
に応答を返送するとともにフラグ状態を読む。これによ
り、処理時間の長い処理プロセスの一連の処理にフラグ
セット処理を埋め込む必要をなくす。
【0008】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図1は本発明の構成を示すブロック図で
ある。
【0009】この実施例は、図1に示すように、プロセ
ス1とその処理時間がこのプロセス1のそれより長いプ
ロセス2とを含み、この2つのプロセスのそれぞれでの
処理の同時実行が禁止されている処理プロセスシステム
に結合され、プロセス1の処理開始時にセットされ、プ
ロセス2の処理開始時のセットが禁止され、そのリセッ
ト状態で上記2つのプロセスによる処理開始が許可され
るフラグ3と、プロセス1の処理開始時にプロセス2が
処理実行中か否かを問い合わせ、この問い合わせに対す
る応答が処理プロセス2が処理実行中を示すときにプロ
セス1による処理開始を中止してフラグ3をリセット
し、プロセス2からの応答がプロセス2が処理を実行し
ていないことを示すときにプロセス1による処理開始を
続行し処理終了後にフラグ3をリセットする手段を含む
制御部6を備える。
【0010】次にこの実施例の動作を説明する。図2は
本発明における処理の流れを示すシーケンスチャートで
ある。図2で、プロセス1は処理時間が短い処理プロセ
ス、プロセス2は処理時間が長い処理プロセスであり、
プロセス1が処理開始を行う場合のシーケンスを示す。
【0011】プロセス1は外部要求を契機として処理を
開始する。まずフラグ3をセットし、続いてプロセス2
に対してプロセス2が処理実行中か否かの問合せメッセ
ージを送出する。プロセス2は処理実行中か否かを自己
判定し、その結果の応答メッセージを返送し、フラグが
リセットされるまで待ちの処理にはいる。プロセス1は
応答メッセージによりプロセス2が処理実行中であれば
処理開始不可の旨の応答を外部要求に対して返送し、プ
ロセス2の処理を続行させるためにフラグ3をリセット
する。プロセス2が処理実行中でなければプロセス1は
処理を行い処理終了後にフラグ3をリセットする。
【0012】
【発明の効果】本発明は、以上説明したように、プロセ
ス2は処理開始時にフラグをセットせず、プロセス1か
ら問い合わせがあった契機でのみ応答を返送すると共に
フラグ状態を読み、そしてその動作はプロセス2の他の
処理の流れの中で処理開始の契機とは独立な共通処理と
してくくり出せるので、プロセス2の処理フローの流れ
の各契機にフラグセットのような動作を埋め込む必要が
なく、また各契機の全てに亘ってテストを行う必要がな
く、プロセス1の外部要求に対してNGの場合にも直ち
に応答が返る効果がある。
【図面の簡単な説明】
【図1】 本発明実施例の構成を示すブロック構成図。
【図2】 本発明実施例の動作示すシーケンス図。
【符号の説明】
1、2 プロセス 3 フラグ 4、5 メッセージ通話路 6 制御部 10 排他制御装置

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 第一処理プロセスとその処理時間がこの
    第一処理プロセスのそれより長い第二処理プロセスとを
    含み、この2つの処理プロセスのそれぞれでの処理の同
    時実行が禁止されている処理プロセスシステムに結合さ
    れた排他制御装置において、上記第一処理プロセスの処
    理開始時にセットされ、上記第二処理プロセスの処理開
    始時のセットが禁止され、リセット状態で上記2つの処
    理プロセスによる処理開始が許可されるフラグと、上記
    第一処理プロセスの処理開始時に上記第二処理プロセス
    が処理実行中か否かを問い合わせ、この問い合わせに対
    する応答が上記第二処理プロセスが処理実行中を示すと
    きに上記第一処理プロセスによる処理開始を中止して上
    記フラグをリセットする手段を含む制御手段とを備えた
    ことを特徴とする排他制御装置。
  2. 【請求項2】 上記制御手段は、上記第二処理プロセス
    からの応答が上記第二処理プロセスが処理を実行してい
    ないことを示すときに上記第一処理プロセスによる処理
    開始を続行し処理終了後に上記フラグをリセットする手
    段を含む請求項1記載の排他制御装置。
JP2414413A 1990-12-26 1990-12-26 排他制御装置 Expired - Fee Related JP2985299B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2414413A JP2985299B2 (ja) 1990-12-26 1990-12-26 排他制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2414413A JP2985299B2 (ja) 1990-12-26 1990-12-26 排他制御装置

Publications (2)

Publication Number Publication Date
JPH04225434A JPH04225434A (ja) 1992-08-14
JP2985299B2 true JP2985299B2 (ja) 1999-11-29

Family

ID=18522897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2414413A Expired - Fee Related JP2985299B2 (ja) 1990-12-26 1990-12-26 排他制御装置

Country Status (1)

Country Link
JP (1) JP2985299B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4745904B2 (ja) 2006-07-18 2011-08-10 株式会社日本自動車部品総合研究所 電子装置

Also Published As

Publication number Publication date
JPH04225434A (ja) 1992-08-14

Similar Documents

Publication Publication Date Title
JP2985299B2 (ja) 排他制御装置
JPH0588933A (ja) デバツグ機能を有する並列処理システム
JPH06332720A (ja) シグナル制御方法
JP2872042B2 (ja) 共有メモリアクセス方式
JPH04365137A (ja) 可変長データ処理装置
JPH04107663A (ja) 同期式通信システムの制御方式
JP2710482B2 (ja) 付加サービス状態監視方式
JPS6063662A (ja) マルチプロセツサシステム
JPS63184137A (ja) 情報処理システムにおける異常終了情報の解析方式
JPS6252900B2 (ja)
JPH0581041A (ja) 情報処理装置
JPH02304647A (ja) ファイル退避方式
JPH04199411A (ja) 情報処理システムの制御方式
JPH01277957A (ja) 端末機能のマクロ制御方式
JPH02201654A (ja) タイムシェアリングシステムのブレーク割り込み制御方式
JPS63137347A (ja) イメ−ジデ−タ通信制御方式
JPH01185733A (ja) 入出力エミュレーション方式
JPS62274341A (ja) プログラム呼出し制御方式
JPH07210524A (ja) 計算機システムのメッセージ転送順序保証装置
JPS6277645A (ja) ローカルジョブ起動制御方法
JPH08249292A (ja) 共通データ参照設定装置及び参照設定方法
JPS59161721A (ja) チヤネル装置
JPH011041A (ja) 障害早期検出方式
JPH06149592A (ja) マイクロコンピュータの割り込み処理方式
JP2003296391A (ja) 実チップ連動論理シミュレータ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees