JPH04365137A - 可変長データ処理装置 - Google Patents
可変長データ処理装置Info
- Publication number
- JPH04365137A JPH04365137A JP16763691A JP16763691A JPH04365137A JP H04365137 A JPH04365137 A JP H04365137A JP 16763691 A JP16763691 A JP 16763691A JP 16763691 A JP16763691 A JP 16763691A JP H04365137 A JPH04365137 A JP H04365137A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- interrupt
- data
- variable
- variable length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 104
- 238000000034 method Methods 0.000 abstract description 20
- 238000001514 detection method Methods 0.000 abstract description 3
- 238000012805 post-processing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000007781 pre-processing Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、区切コードで区切られ
た可変長データを処理する可変長データ処理装置に係り
、特に、可変長処理命令実行中の割込み受付処理を効率
良く対処可能な可変長データ処理装置に関する。
た可変長データを処理する可変長データ処理装置に係り
、特に、可変長処理命令実行中の割込み受付処理を効率
良く対処可能な可変長データ処理装置に関する。
【0002】
【従来の技術】割込みはプログラムの流れとは無関係の
原因によってプログラムの中断を要求する動作である。 割込みの起こる原因には、プロセッサの内部に原因のあ
る内部割込みと入出力機器等から生ずる外部割込みがあ
る。外部割込みは入力装置のサービス要求、出力装置の
動作終了、マルチプロセッサ間の通信要求、DMA動作
の終了等で、プロセッサと離れて独立に動作している装
置がプロセッサに状態を知らせたり、サービスを要求し
たりしてその動作を外部から制御する非常に重要な技術
である。ところで、従来、1命令の長さが一定でない可
変長命令を実行可能な可変長データ処理装置が用いられ
ることがある。この可変長データ処理装置は、区切コー
ドで区切られた可変長データを処理することによって可
変長命令を実行するものであり、例えば可変長データを
構成する複数の単位データを区切コードが検出されるま
で繰返し処理することにより1命令を実行する。上記可
変長データ処理装置において割込み要求がなされた場合
には実行中の命令の処理が終了した段階で割込み処理が
行われることとなる。
原因によってプログラムの中断を要求する動作である。 割込みの起こる原因には、プロセッサの内部に原因のあ
る内部割込みと入出力機器等から生ずる外部割込みがあ
る。外部割込みは入力装置のサービス要求、出力装置の
動作終了、マルチプロセッサ間の通信要求、DMA動作
の終了等で、プロセッサと離れて独立に動作している装
置がプロセッサに状態を知らせたり、サービスを要求し
たりしてその動作を外部から制御する非常に重要な技術
である。ところで、従来、1命令の長さが一定でない可
変長命令を実行可能な可変長データ処理装置が用いられ
ることがある。この可変長データ処理装置は、区切コー
ドで区切られた可変長データを処理することによって可
変長命令を実行するものであり、例えば可変長データを
構成する複数の単位データを区切コードが検出されるま
で繰返し処理することにより1命令を実行する。上記可
変長データ処理装置において割込み要求がなされた場合
には実行中の命令の処理が終了した段階で割込み処理が
行われることとなる。
【0003】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の可変長データ処理装置にあっては、可変長命
令の実行の終了を待って割込み処理を行う構成となって
いたため、可変長処理の1命令が長い場合には1命令が
終了するまでの処理時間が多くかかることとなり、1命
令処理が終了して割込み処理を受け付けても割込みを要
求したデバイスの所望のタイミングに合わないという問
題点があった。これは、1命令の長さが固定されている
(従って、1命令の処理時間が短い)固定長命令におけ
る割込み処理の考え方を、単に可変長処理装置にも適用
していることに起因すると考えられる。してみれば、可
変長データの処理中であっても割込み処理を受付け可能
にするとようにすれば、可変長命令が長いものであって
も直ちに割込み処理に移行できることは明かである。本
発明の課題は、可変長処理命令実行中に割込み処理がで
きるようにすることである。
うな従来の可変長データ処理装置にあっては、可変長命
令の実行の終了を待って割込み処理を行う構成となって
いたため、可変長処理の1命令が長い場合には1命令が
終了するまでの処理時間が多くかかることとなり、1命
令処理が終了して割込み処理を受け付けても割込みを要
求したデバイスの所望のタイミングに合わないという問
題点があった。これは、1命令の長さが固定されている
(従って、1命令の処理時間が短い)固定長命令におけ
る割込み処理の考え方を、単に可変長処理装置にも適用
していることに起因すると考えられる。してみれば、可
変長データの処理中であっても割込み処理を受付け可能
にするとようにすれば、可変長命令が長いものであって
も直ちに割込み処理に移行できることは明かである。本
発明の課題は、可変長処理命令実行中に割込み処理がで
きるようにすることである。
【0004】
【課題を解決するための手段】本発明の手段は次の通り
である。データ処理手段1(図1の機能ブロック図を参
照、以下同じ)は、区切コードで区切られた可変長デー
タを読出し、この可変長データを構成する複数の単位デ
ータを区切コードが検出されるまで順次処理(例えば、
データ転送処理)するもので、例えばCPUにより実行
される。制御手段2は、各単位データの処理毎に外部装
置3からの割込信号の有無を判別し、割込みがあると割
込みが終了するまではデータ処理の実行を停止させる制
御回路である。例えば、割込みがあれば、その時点での
データの処理位置の情報を保持してバス4を開放させ、
割込終了時にはバス4を獲得して保持された情報の位置
より可変長命令に基づく処理を再開させるように制御す
る。
である。データ処理手段1(図1の機能ブロック図を参
照、以下同じ)は、区切コードで区切られた可変長デー
タを読出し、この可変長データを構成する複数の単位デ
ータを区切コードが検出されるまで順次処理(例えば、
データ転送処理)するもので、例えばCPUにより実行
される。制御手段2は、各単位データの処理毎に外部装
置3からの割込信号の有無を判別し、割込みがあると割
込みが終了するまではデータ処理の実行を停止させる制
御回路である。例えば、割込みがあれば、その時点での
データの処理位置の情報を保持してバス4を開放させ、
割込終了時にはバス4を獲得して保持された情報の位置
より可変長命令に基づく処理を再開させるように制御す
る。
【0005】
【作用】本発明の手段の作用は次の通りである。データ
処理手段1により区切コードで区切られた可変長データ
が読み出されるとともに、区切コードが検出されるまで
読み出された可変長データの単位データが順次処理され
る。そして、制御手段2によってこのデータ処理中であ
っても外部装置からの割込信号がチェックされ、割込が
あると割込が終了するまではデータ処理手段1による各
単位データの処理が適切に停止される。従って、1命令
に基づく可変長データの処理途中に、外部装置からの割
込みに基づく処理の一時中断が実現される。
処理手段1により区切コードで区切られた可変長データ
が読み出されるとともに、区切コードが検出されるまで
読み出された可変長データの単位データが順次処理され
る。そして、制御手段2によってこのデータ処理中であ
っても外部装置からの割込信号がチェックされ、割込が
あると割込が終了するまではデータ処理手段1による各
単位データの処理が適切に停止される。従って、1命令
に基づく可変長データの処理途中に、外部装置からの割
込みに基づく処理の一時中断が実現される。
【0006】
【実施例】以下、図2〜図4を参照して実施例を説明す
る。図2〜図4は可変長データ処理装置の一実施例を示
す図である。先ず、構成を説明する。図2は可変長処理
を実行可能な可変長データ処理装置の全体構成を示すブ
ロック図である。この図において、11は可変長データ
処理装置であり、可変長データ処理装置11にはアドレ
ス指定により例えば4byte単位でバス12へのデー
タアクセスが可能なメモリ13と、割込みを要求する外
部割込み信号を出力するディスク処理等からなる外部装
置14とがバス12を介して接続されている。可変長デ
ータ処理装置11は、図示しないROMに格納されてい
るマイクロプログラムやデータに従って所定の処理を実
行する処理部20と、外部装置14からの割込み要求に
従って処理部20の動作を制御する制御部21とから構
成されており、バス12を他の装置と共有しバス12を
介して外部装置14及びメモリ13とデータのやりとり
を行う。
る。図2〜図4は可変長データ処理装置の一実施例を示
す図である。先ず、構成を説明する。図2は可変長処理
を実行可能な可変長データ処理装置の全体構成を示すブ
ロック図である。この図において、11は可変長データ
処理装置であり、可変長データ処理装置11にはアドレ
ス指定により例えば4byte単位でバス12へのデー
タアクセスが可能なメモリ13と、割込みを要求する外
部割込み信号を出力するディスク処理等からなる外部装
置14とがバス12を介して接続されている。可変長デ
ータ処理装置11は、図示しないROMに格納されてい
るマイクロプログラムやデータに従って所定の処理を実
行する処理部20と、外部装置14からの割込み要求に
従って処理部20の動作を制御する制御部21とから構
成されており、バス12を他の装置と共有しバス12を
介して外部装置14及びメモリ13とデータのやりとり
を行う。
【0007】上記制御部21は、固定ディスク装置やフ
ロッピディスク装置等の外部装置14からの外部割込み
信号を受付けるとともに、可変長処理部20から処理状
態を示す状態信号を見て割込み可能な場合には処理部2
0が処理を中止する指令を出す一方、割込み許可信号を
外部装置14に出力する。上記処理部20は、割込み要
求があれば、その時点でのデータの処理位置の情報を保
持して処理を中断してバス12を開放し、割込み終了時
に、バス12を獲得して上記保持された情報の位置より
可変長命令に基づく処理を再実行する。
ロッピディスク装置等の外部装置14からの外部割込み
信号を受付けるとともに、可変長処理部20から処理状
態を示す状態信号を見て割込み可能な場合には処理部2
0が処理を中止する指令を出す一方、割込み許可信号を
外部装置14に出力する。上記処理部20は、割込み要
求があれば、その時点でのデータの処理位置の情報を保
持して処理を中断してバス12を開放し、割込み終了時
に、バス12を獲得して上記保持された情報の位置より
可変長命令に基づく処理を再実行する。
【0008】次に、本実施例の動作を説明する。図3は
可変長データ処理装置11の動作手順を示すフローであ
り、図4は可変長データ処理装置の動作を説明するため
のタイミングチャートである。図4のタイミングチャー
トにおいて、符号■〜■は可変長命令における1つのデ
ータ処理を示し、図4に示すデータの上下線が交差する
箇所が区切コードの検出位置を示している。
可変長データ処理装置11の動作手順を示すフローであ
り、図4は可変長データ処理装置の動作を説明するため
のタイミングチャートである。図4のタイミングチャー
トにおいて、符号■〜■は可変長命令における1つのデ
ータ処理を示し、図4に示すデータの上下線が交差する
箇所が区切コードの検出位置を示している。
【0009】図3及び図4において、本可変長データ処
理装置11はデータがどれだけの長さかわからないよう
な処理について割込みがあった場合にそれに対処可能に
するものである。命令があると、先ず、ステップS1で
データ処理のための前処理を行う。この「前処理」はデ
ータ処理として最も使用頻度の高いデータの転送処理(
ソート、更新処理も該当する)のためのアドレス先を決
めるもので、リード側アドレス、ライト側アドレスの設
定などの前準備を行う。次いで、ステップS2で図2の
メモリ13からデータを所定の単位で(例えば、4by
te単位)で読出してデータ転送処理等のデータ処理を
行う(図4■参照)。そして、ステップS3でデータの
区切コードを検出して1つの単位データ処理の終了を判
別するとともに、そのとき割込みがあったか否かも同時
にチェックして割込みがなければ処理継続と判断してス
テップS2に戻り区切コードで区切られた次の単位デー
タのデータ処理を行う。すなわち、一般に可変長処理に
おいては所定単位でデータを読出す毎に区切コードの有
無を検出し、区切コードが検出された段階で次のデータ
処理を行うように1命令が構成されている。本可変長デ
ータ処理装置11は、このようなデータ構造のときに区
切コード検出とともに直ちに割込みがあったか(割込み
信号が出力されたか)どうかをチェックしてしまうもの
である。
理装置11はデータがどれだけの長さかわからないよう
な処理について割込みがあった場合にそれに対処可能に
するものである。命令があると、先ず、ステップS1で
データ処理のための前処理を行う。この「前処理」はデ
ータ処理として最も使用頻度の高いデータの転送処理(
ソート、更新処理も該当する)のためのアドレス先を決
めるもので、リード側アドレス、ライト側アドレスの設
定などの前準備を行う。次いで、ステップS2で図2の
メモリ13からデータを所定の単位で(例えば、4by
te単位)で読出してデータ転送処理等のデータ処理を
行う(図4■参照)。そして、ステップS3でデータの
区切コードを検出して1つの単位データ処理の終了を判
別するとともに、そのとき割込みがあったか否かも同時
にチェックして割込みがなければ処理継続と判断してス
テップS2に戻り区切コードで区切られた次の単位デー
タのデータ処理を行う。すなわち、一般に可変長処理に
おいては所定単位でデータを読出す毎に区切コードの有
無を検出し、区切コードが検出された段階で次のデータ
処理を行うように1命令が構成されている。本可変長デ
ータ処理装置11は、このようなデータ構造のときに区
切コード検出とともに直ちに割込みがあったか(割込み
信号が出力されたか)どうかをチェックしてしまうもの
である。
【0010】ステップS3で区切コードを検出した結果
データ処理終了と判別されるか、又は割込みがあったと
きはステップS4で後処理を行ってステップS5に進む
。ここで、この「後処理」は可変長処理を行った後のリ
ード側アドレス、更新されたライト側アドレスをメモリ
13に新しく書込むなどの処理である。この結果、図4
に示すように割込みなしの場合には、「前処理」,デー
タ処理■〜■及び「後処理」と続く一連の可変長命令が
終了して次命令に移行し、また、割込みがある場合には
割込みがあった時点のデータ処理(データ処理■参照)
の後に後処理が行われる。
データ処理終了と判別されるか、又は割込みがあったと
きはステップS4で後処理を行ってステップS5に進む
。ここで、この「後処理」は可変長処理を行った後のリ
ード側アドレス、更新されたライト側アドレスをメモリ
13に新しく書込むなどの処理である。この結果、図4
に示すように割込みなしの場合には、「前処理」,デー
タ処理■〜■及び「後処理」と続く一連の可変長命令が
終了して次命令に移行し、また、割込みがある場合には
割込みがあった時点のデータ処理(データ処理■参照)
の後に後処理が行われる。
【0011】ステップS5では割込みがあったか否かを
判別し、割込みでないと判別されたときは所定の可変長
命令が完全に実行された後で後処理をしたものと判断し
て次命令処理に移行する。また、割込みであると判別さ
れたときには命令実行中に割込みが入って一時的に後処
理をしたものと判断してステップS6で割込み受付準備
処理を行って終了する。この割込み受付準備処理におい
て、処理部20は割込みがあった時点でのデータの処理
位置の情報を内部メモリに保持しておくとともに再度実
行指示が与えられるまで処理を中断しバス12を開放す
る。また、制御部21は割込み許可信号を外部装置14
に出力し、外部装置14はバス12が開放されたときか
ら割込み処理を行う。
判別し、割込みでないと判別されたときは所定の可変長
命令が完全に実行された後で後処理をしたものと判断し
て次命令処理に移行する。また、割込みであると判別さ
れたときには命令実行中に割込みが入って一時的に後処
理をしたものと判断してステップS6で割込み受付準備
処理を行って終了する。この割込み受付準備処理におい
て、処理部20は割込みがあった時点でのデータの処理
位置の情報を内部メモリに保持しておくとともに再度実
行指示が与えられるまで処理を中断しバス12を開放す
る。また、制御部21は割込み許可信号を外部装置14
に出力し、外部装置14はバス12が開放されたときか
ら割込み処理を行う。
【0012】外部装置14における割込み処理が終了す
ると、外部装置14は起動信号を制御部21に出力する
(図4参照)。これによって制御部21はバス12を獲
得し内部メモリに保持されたデータ処理位置の情報によ
り前記命令に基づく処理を再開する。
ると、外部装置14は起動信号を制御部21に出力する
(図4参照)。これによって制御部21はバス12を獲
得し内部メモリに保持されたデータ処理位置の情報によ
り前記命令に基づく処理を再開する。
【0013】以上説明したように、本実施例では区切コ
ードで区切られた可変長データを処理する可変長データ
処理装置11において、1命令により可変長データを構
成する複数の単位データを、区切コードが検出されるま
で順次処理する処理部20と、各単位データを処理毎に
、外部からの割込信号の有無を判別し、割込みがあると
割込みが終了するまではデータ処理の実行を停止させる
制御部21とを設けているので、可変長処理の1命令が
長い場合であってもその命令が終了するまで待つことな
く、可変長処理命令実行中に直ちに割込みを行うことが
可能となり外部装置とのタイミングの調整を図ることが
できる。
ードで区切られた可変長データを処理する可変長データ
処理装置11において、1命令により可変長データを構
成する複数の単位データを、区切コードが検出されるま
で順次処理する処理部20と、各単位データを処理毎に
、外部からの割込信号の有無を判別し、割込みがあると
割込みが終了するまではデータ処理の実行を停止させる
制御部21とを設けているので、可変長処理の1命令が
長い場合であってもその命令が終了するまで待つことな
く、可変長処理命令実行中に直ちに割込みを行うことが
可能となり外部装置とのタイミングの調整を図ることが
できる。
【0014】
【発明の効果】本発明によれば、1命令に基づく可変長
データの処理途中に、外部装置からの割込みに基づく処
理の一時中断を行うことができ、処理の効率化及び高速
化を図ることができる。
データの処理途中に、外部装置からの割込みに基づく処
理の一時中断を行うことができ、処理の効率化及び高速
化を図ることができる。
【図1】本発明の機能ブロック図である。
【図2】可変長データ処理装置のブロック構成図である
。
。
【図3】可変長データ処理装置の動作手順を示すフロー
チャートである。
チャートである。
【図4】可変長データ処理装置の動作を説明するための
タイミングチャートである。
タイミングチャートである。
11 可変長データ処理装置
12 バス
13 メモリ
14 外部装置
20 処理部
21 制御部
Claims (1)
- 【請求項1】 区切コードで区切られた可変長データ
を読出し、該可変長データを構成する複数の単位データ
を区切コードが検出されるまで順次処理するデータ処理
手段と、前記各単位データの処理毎に外部装置からの割
込信号の有無を判別し、割込みがあると割込みが終了す
るまでは前記データ処理の実行を停止させる制御手段と
、を具備したことを特徴とする可変長データ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16763691A JPH04365137A (ja) | 1991-06-12 | 1991-06-12 | 可変長データ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16763691A JPH04365137A (ja) | 1991-06-12 | 1991-06-12 | 可変長データ処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04365137A true JPH04365137A (ja) | 1992-12-17 |
Family
ID=15853453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16763691A Pending JPH04365137A (ja) | 1991-06-12 | 1991-06-12 | 可変長データ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04365137A (ja) |
-
1991
- 1991-06-12 JP JP16763691A patent/JPH04365137A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5031091A (en) | Channel control system having device control block and corresponding device control word with channel command part and I/O command part | |
EP1557764A2 (en) | Processor system, DMA control circuit, DMA control method, control method for DMA controller, graphic processing method, and graphic processing circuit | |
JPH05250305A (ja) | データ転送制御方式 | |
JPH04365137A (ja) | 可変長データ処理装置 | |
JPH0377137A (ja) | 情報処理装置 | |
JP2846904B2 (ja) | 付加演算装置制御方式 | |
JP2985299B2 (ja) | 排他制御装置 | |
JP3071210B2 (ja) | タスク管理制御方式 | |
JP2871171B2 (ja) | マイクロコンピュータ | |
JP2872042B2 (ja) | 共有メモリアクセス方式 | |
JPH02191042A (ja) | 割込み制御方式 | |
JPH03241442A (ja) | ストアバッファ制御方式 | |
JP2594557B2 (ja) | マルチタスク処理装置 | |
JPH01234957A (ja) | Dma制御方法及び装置 | |
JPH03246654A (ja) | データ転送制御方法 | |
JPH0462093B2 (ja) | ||
JPH03119429A (ja) | データ処理装置の割込制御方式 | |
JPH0375832A (ja) | 仮想計算機制御方式 | |
JPH07210524A (ja) | 計算機システムのメッセージ転送順序保証装置 | |
JPH0497467A (ja) | 入力制御装置の入出力データ処理方式 | |
JPS5990130A (ja) | デ−タバツフア制御方式 | |
JPH011041A (ja) | 障害早期検出方式 | |
JPH02128264A (ja) | データ転送装置 | |
JPS6344231A (ja) | 記憶装置間デ−タ転送方式 | |
JPS63208945A (ja) | 情報処理装置 |