JP2971134B2 - コヒーレント検出器に対する基準キャリアを製造するための位相ロック式ループ - Google Patents

コヒーレント検出器に対する基準キャリアを製造するための位相ロック式ループ

Info

Publication number
JP2971134B2
JP2971134B2 JP2514262A JP51426290A JP2971134B2 JP 2971134 B2 JP2971134 B2 JP 2971134B2 JP 2514262 A JP2514262 A JP 2514262A JP 51426290 A JP51426290 A JP 51426290A JP 2971134 B2 JP2971134 B2 JP 2971134B2
Authority
JP
Japan
Prior art keywords
frequency
oscillator
phase
loop
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2514262A
Other languages
English (en)
Other versions
JPH05503613A (ja
Inventor
ヤルモ メキーネン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Oyj
Original Assignee
Nokia Telecommunications Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Telecommunications Oy filed Critical Nokia Telecommunications Oy
Publication of JPH05503613A publication Critical patent/JPH05503613A/ja
Application granted granted Critical
Publication of JP2971134B2 publication Critical patent/JP2971134B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/22—Homodyne or synchrodyne circuits
    • H03D1/2281—Homodyne or synchrodyne circuits using a phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H03L7/235—Nested phase locked loops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】 本発明は、コヒーレント検出器に対する基準キャリア
を製造するための位相ロック式ループに関し、入力信号
の推定キャリア周波数と局所基準キャリア発振器の周波
数とを比較して、これら２つの周波数間の位相差に比例
した制御信号を作り出し、これにより基準キャリア発振
器の周波数を調整するような第１位相検出手段を備え
る。
伝統的に、コヒーレント検出器は比較的低い一定の中
間周波数で動作し、基準キャリアと受信信号の推定キャ
リアとの間の位相差を検出するような回路によって制御
される電圧制御型自由発振型発振器を使用することによ
り、基準キャリアを製造した。
しかしながら、この自由発振型発振器では、コヒーレ
ント検出器が比較的高いキャリア周波数で動作しなけれ
ばならない場合や、発振器の周波数が広範囲にわたって
可変でなければならないような場合に、周波数の正確さ
が充分なものではなく、また所望の信号の受取を確実に
することも不充分であり正確なものでもないことが分か
っている。これに代え、石英結晶に対してロックされた
基準周波数が用いられなければならない。位相ロックを
行い、周波数分割器を用いることにより、要求される周
波数の正確さが得られ、また周波数を容易に変えること
ができる。従って、必要とされるデバイスは、周波数合
成器といった種類のものである。
このような周波数合成器が有する問題は、受信信号の
推定キャリアの位相を検出する回路が、基準キャリア発
振器の周波数を良好に調整し、周波数ジッタや受信信号
及び検出器の発振器内に存するドリフトを補償すること
ができなけれならないということである。周波数合成器
に含まれる位相ロック式ループのバンド幅に依存しない
ような速度で基準キャリア発振器を良好に調整できるべ
きである。換言すれば、周波数合成器の出力周波数は、
いわゆるゼロ周波数（制御信号に変化なし）から、位相
ロック式ループのトラッキング速度によって決定される
周波数よりもかなり高い周波数（制御信号内における非
常に急速な変化）に及ぶバンド幅を、制御信号によって
制御できるべきである。
基準キャリア発振器が形成された場合、例えば第１図
の従来の周波数合成器装置によれば、良好に調整するた
めの速度が充分でなかった。第１図において位相ロック
式ループの電圧制御ループ発振器５は、基準発振器１と
ループ発振器５の出力周波数間の位相差を検出する位相
検出器２によって、ループ増幅器３を通じて制御され
る。基準発振器１とループ発振器５の出力周波数は、そ
れぞれ分割器回路７及び８を通じて位相検出器２に与え
られる。基準発振器に周波数調整入力INが与えられ、そ
うして位相ロック式ループの出力信号OUTの周波数を調
整する。第4a図に示されたタイプの段変化が制御信号IN
で発生した場合、基準周波数はそれに対応して変化し、
この結果位相検出器２は位相差を検出し、その位相差が
除去されるようループ発振器５を制御する。しかしなが
ら、位相ロック式ループによって生じた出力信号OUTの
周波数調整は比較的遅いものであり、このため出力周波
数は傾斜を有するような変化をするため、制御信号に発
生する段変化は第4b図に示すようなものとなる。換言す
れば、位相ロック式ループの周波数調整は、制御信号内
で発生する急速な変化に追随することが不可能というこ
とである。最大においても、周波数調整のバンド幅は一
般に、位相ロック式ループのバンド幅のたったの約1/5
程である。
周波数キャリア発振器が、第２図の周波数合成器装置
によって形成された場合、静的で良好な調整が可能であ
る。第２図の接続は上述のものとは異なり、周波数調整
信号は基準発振器１を制御しないが、この周波数調整信
号は、自身の出力信号によってループ発振器５を制御す
るような総計器４においてループ増幅器３の出力信号と
足し合わされる。周波数調整信号で発生する段変化は、
位相ロック式ループによって生ずる遅延を伴わずに合成
器の出力周波数に即座に現れる。一方、位相ロック式ル
ープは第4c図に示すように、その出力周波数を遅延に依
存した速度で元の値に訂正する。この結果、制御信号の
周波数（変化の速度）は、ループのトラッキングによっ
て決定される周波数と等しいか、あるいはそれより大き
な値を有するであろう。しかしながら第２図の装置で
は、その出力周波数を制御信号によって決定された新た
な値に保持することはできず、更に、周波数調整の際に
位相ロック式ループによって生じるハイパスフィルタ効
果のためにそれに対してなんの作用もしない。制御信号
の周波数が位相ロック式ループのトラッキング速度によ
って決定される周波数よりも低い場合には、合成器の出
力周波数を長期間平均（静的状態）に調整することはで
きない。
制御信号のバンド幅がゼロ周波数から位相ロック式ル
ープのトラッキング速度によって決定される周波数を超
過するような周波数に及ぶような所では、これらの従来
技術における装置はいづれも使用不可能である。
本発明の目的は、広い周波数範囲で容易に可変でなけ
ればならない高信号周波数で動作するコヒーレント検出
器に対する基準キャリアの製造を可能とするような位相
ロック式ループを提供することにある。
これは本明細書の前部で記述したタイプの位相ロック
式ループにより達成される。本発明によれば、基準キャ
リア発振器が、基準発振器、自身の出力周波数が前記基
準キャリア周波数に等しいループ発振器、基準発振器の
出力とループ発振器の出力が共に直接的にあるいは周波
数分割器を通じて接続されるような入力を有する第２位
相検出手段、第１位相検出手段によって作り出された制
御信号に応答し、第２位相検出手段の入力における周波
数が実質的に等しい度合い及び同一方向で変化するよう
な方法で基準発振器とループ発振器の両方を同時に調整
することにより、基準キャリア発振器の周波数を調整す
るような周波数調整手段とを備えることを特徴とする。
本発明によれば、受信キャリアと基準キャリア間の位
相差を検出する回路は、ループ発振器と基準キャリア発
振器に付属する基準発振器とを同時に且つ等しい度合い
で調整することにより、基準発振器を良好に調整する。
更に本発明では基準発振器の周波数調整信号のハンド幅
は制限されることはなく、ゼロ周波数から位相ロック式
ループのトラッキング速度によって決定される最大極限
周波数よりもかなり高い周波数に及んでいてもよい。即
ち理論的は無限なのである。従って基準キャリア発振器
の出力周波数は、受信信号の周波数に充分に急速に追随
することが可能であり、その一方で変化した制御信号に
よって決定される新たな周波数値を保持することもでき
るのである。
本発明を添付図面を参照しつつ実施例により詳細に説
明する。
第１図は従来の合成器のブロック図。
第２図は他の従来の周波数合成器のブロック図。
第３図はコヒーレント検出器に対する基準キャリアを
製造するための本発明の位相ロック式ループのブロック
図。
第４図は、制御信号で発生した段変化に対する、第
１、２及び３図の回路の基準キャリア発振器の出力周波
数応答を示す図。
本発明の目的は、コヒーレント検出に対する基準キャ
リアを製造することにある。本発明は一般にQAM信号
（直角増幅変調）のコヒーレント検出器に関連して適用
し得るものであるため、受信される信号は変調から生じ
たサイドバンドだけを含み、送信に用いられるキャリア
周波数は含まない。このため送信で用いられるキャリア
の周波数及び位相は、例えばCostas原理で動作する位相
推定器を用いることによって受信信号から推定されなけ
ればならない。本発明はコヒーレントFM（周波数変調）
あるいはAM（増幅変調）でも使用可能であり、これによ
り受信信号はキャリア周波数も含む。本明細書で使用し
た「推定キャリア周波数」という言葉は、一般には上述
の信号タイプの両方を表している。
第３図は本発明による位相ロック式ループを示してい
る。この位相ロック式ループは、受信ラジオ周波数信号
が与えられる入力を有する位相検出器９を備えており、
送信で用いられるキャリアの位相及び周波数はこの信号
から推定される。位相検出回路９の出力電圧は、位相ロ
ック式ループに含まれるループ発振器11の周波数調整入
力INに印加される。ループ発振器11は、本発明の基準キ
ャリア発振器として働き、コヒーレント検出器に対する
基準キャリアを製造する。基準キャリア発振器11の出力
は、位相ロック式ループの出力と位相検出回路９の他の
入力に接続される。位相検出回路９は、発振器11で製造
された基準キャリアと信号入力INPUTにおける受信信号
から推定されたキャリア間に位相差が発生しないような
方法で発振器11に印加された調整電圧値を訂正し、これ
により位相ロック式ループの出力周波数あるいは基準キ
ャリアは推定キャリア周波数に対してロックされる。
第３図において、本発明の基準キャリア発振器11は好
ましくは電圧制御された石英発振器１であり、その出力
信号が周波数分割器回路７を通じて位相検出器２の１つ
の入力に接続されているような基準周波数発振器１を含
む。位相検出器２内の他の入力には、基準キャリア発振
器11からの出力信号OUTが他の周波数分割器回路８を通
じて接続される。位相検出器２はその入力における信号
間の位相差を検出し、その位相差に比例する出力電圧を
発生する。この出力電圧はループ増幅器３によって増幅
され、総計器４の入力に印加される。総計器４は、位相
検出回路２の増幅された出力電圧を他の入力における周
波数調整電圧に足し合わせ、その後その出力において、
電圧制御ループ発振器（VCO）５の制御入力に印加され
る総計電圧を発生する。これにより総計電圧は、ループ
発振器５の出力信号の周波数、つまり上述の基準キャリ
ア周波数を決定する。
第３図に示された基準キャリア発振器11は更に、１つ
の制御入力と、その一方が基準周波数発振器１の制御入
力に接続され他方が総計器４の他方の入力に接続されて
いる２つの調整出力を有した周波数調整ブロック６を備
える。周波数調整ブロック６はその両方の調整出力にお
いて、その入力INで発生した調整電圧Uinに応答して周
波数調整電圧を発生する。調整出力において発生した調
整電圧の大きさの比は、調整電圧UINにおける変化が、
位相検出器２の入力における信号中に同一方向で等しい
周波数の変化を生じさせるよう選択される。よって位相
検出器２は調整の間、信号間のどのような位相差をも観
測することはせず、この結果位相ロック式ループの性質
が周波数調整の動作に悪影響を及ぼすことはない。実
際、基準発振器１に印加される調整電圧と総計器４に対
して印加される調整電圧の比は、R/S:N/S5である。ここ
で、Ｒは分割回路７の除数、Ｎは分割回路８の除数、S1
は発振器１の調整の傾き、S5は発振器５の傾きである。
第３図の基準キャリア発振器11は以下のように動作す
る。周波数調整ブロック６の入力INで発生した調整電圧
Uinが第4a図に示されるように変化した場合、周波数調
整ブロック６は周波数調整電圧をループ発振器５に対し
て総計器４を通じて印加する。この周波数調整電圧は対
応する変化を含み、それは対応する段変化を生じさせ
る。これにより発振器の周波数Foutにおいて対応する段
変化が生じ、それ故、第4d図に示されたように発振器11
全体の出力周波数においても、位相ロック式ループによ
り生じた遅延無く対応する段変化が生じるのである。同
時に周波数調整ブロック６は、第２調整電圧を基準周波
数発振器１に印加する。この調整電圧は、位相検出回路
２に分割回路７を通じて与えられた信号の周波数におけ
る変化が、位相検出回路２に分割回路８を通じて与えら
れた他の信号の周波数における変化と等しくなるような
方法で基準周波数発振器１を調整する。基準周波数もリ
セットされるので、位相検出回路２は信号間のどのよう
な位相差をも観測することはなく、またループ発振器５
の出力周波数に発生した変化に対して補償するようなこ
ともなく、第4d図に示されているようにただ新たな出力
周波数を保持するだけである。
第３図に示された構造ブロックの実際の実現方法は、
当業者には明かであろう。明確化のため、この実施例で
はアナログ信号だけを処理するものであるが、本発明は
デジタル位相検出器、周波数分割器及び周波数変化器を
使用する場合でも、その基本的な概念に影響を与えるこ
となく実現できる。
簡単に言えば、周波数調整ブロック６は適切な減衰器
あるいは増幅器を含んでおり、これによって周波数調整
電圧Uinは２つの部分に分割される。ブロック６はま
た、位相反転回路や周波数調整の周波数応答を形成する
ような回路を含んでいてもよい。一方、ブロック６は省
略することも可能であるが、その場合にはそれにも係わ
らず発振器１及び５が本発明により調整されることを確
実としなければならない。
ループ増幅器３は積分器やフィルタを含んでいてもよ
いし、またある場合には同様に省略することも可能であ
る。
添付図面及びこれに関連する記述は、本発明を開示す
るためだけのものえある。即ち、位相ロック式ループは
特許請求の範囲内で変形可能である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−143524（ＪＰ，Ａ) 特開 昭63−46815（ＪＰ，Ａ) 特開 昭58−46729（ＪＰ，Ａ) 特開 昭63−128816（ＪＰ，Ａ) 実開 昭58−43045（ＪＰ，Ｕ) 米国特許4074209（ＵＳ，Ａ) 英国公開2188201（ＧＢ，Ａ) 欧州公開44155（ＥＰ，Ａ１) (58)調査した分野(Int.Cl.6，ＤＢ名) H03L 7/06 - 7/199 H04L 27/00 H04L 7/00

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】コヒーレント検出器に対する基準キャリア
    を生成するための位相ロック式ループにおいて、 入力信号の推定キャリア周波数と局所基準キャリア発振
    器（11）の周波数を比較し、これら２つの周波数間の位
    相差に比例するアナログ制御信号を生成して基準キャリ
    ア発振器（11）の周波数を調整するような第１位相検出
    手段（９）を備え、この基準キャリア発振器（11）が、 基準発振器（１）と、 その出力周波数が前記基準キャリア周波数に等しいルー
    プ発振器（５）と、 基準発振器（１）の出力とループ発振器（５）の出力の
    いずれもが直接的にあるいは周波数分割器（7,8）を通
    じて接続される入力を有する第２位相検出手段（２）
    と、 第１位相検出手段（９）によって生成されたアナログ制
    御信号に応答し、第２位相検出手段の入力における周波
    数同士が実質的に等しい度合いで同一の方向に変化する
    よう基準発振器（１）とループ発振器（５）の両方を同
    時に調整することによって基準キャリア発振器（11）の
    周波数を調整する周波数調整手段（６）と、を備えるこ
    とを特徴とする位相ロック式ループ。
  2. 【請求項２】前記周波数調整手段（６）は２つのアナロ
    グ制御信号を生成するものであり、該２つのアナログ制
    御信号のうちの一方は、前記基準発振器（１）に付与さ
    れ、前記２つのアナログ制御信号のうちのもう一方は、
    総計手段（４）に付与されて、前記ループ発振器（５）
    を制御する総計信号を生成するために前記第２位相検出
    手段（２）のアナログ出力信号と足し合わされる、請求
    項１記載の位相ロック式ループ。
  3. 【請求項３】前記基準発振器（１）の出力周波数と前記
    ループ発振器（５）の出力周波数は、前記第２位相検出
    手段に直接的に付与されるものであり、前記アナログ制
    御信号は、前記発振器（１、５）の双方の出力周波数に
    おいて等しい変化を生じさせるように大きさが定められ
    ている請求項１または２記載の位相ロック式ループ。
  4. 【請求項４】前記基準発振器（１）の出力周波数は項
    （Ｒ）を用いて分割され、前記ループ発振器（５）の出
    力周波数は前記第２位相検出手段（２）に付与される前
    に項（Ｎ）を用いて分割され、ここでＮとＲは整数の定
    数であり、前記制御信号は、前記ループ発振器（５）の
    出力周波数の変化に対する前記基準発振器（１）の出力
    周波数の変化に対する比がR/Nであるように大きさが定
    められている請求項１または２記載の位相ロック式ルー
    プ。
JP2514262A 1989-10-25 1990-10-19 コヒーレント検出器に対する基準キャリアを製造するための位相ロック式ループ Expired - Lifetime JP2971134B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI895068 1989-10-25
FI895068A FI895068A0 (fi) 1989-10-25 1989-10-25 Frekvenssyntetisator.

Publications (2)

Publication Number Publication Date
JPH05503613A JPH05503613A (ja) 1993-06-10
JP2971134B2 true JP2971134B2 (ja) 1999-11-02

Family

ID=8529219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2514262A Expired - Lifetime JP2971134B2 (ja) 1989-10-25 1990-10-19 コヒーレント検出器に対する基準キャリアを製造するための位相ロック式ループ

Country Status (5)

Country Link
EP (1) EP0497801B1 (ja)
JP (1) JP2971134B2 (ja)
DE (1) DE69021074T2 (ja)
FI (1) FI895068A0 (ja)
WO (1) WO1991007016A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4125995A1 (de) * 1991-06-08 1992-12-10 Licentia Gmbh Empfaengeranordnung
US5329250A (en) * 1992-02-25 1994-07-12 Sanyo Electric Co., Ltd. Double phase locked loop circuit
US5737694A (en) * 1995-11-30 1998-04-07 Scientific-Atlanta, Inc. Highly stable frequency synthesizer loop with feedforward
FI105425B (fi) * 1998-07-31 2000-08-15 Nokia Networks Oy Kellotaajuuksien generointi
DE10205044A1 (de) * 2002-02-07 2003-08-21 Philips Intellectual Property Digitaler Phase Locked Loop
US7675369B2 (en) 2006-06-12 2010-03-09 Honeywell International Inc. Frequency hopping oscillator circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074209A (en) * 1976-12-13 1978-02-14 Rca Corporation Wide range frequency modulation of narrow loop bandwidth phase-locked oscillators
US4321706A (en) * 1980-07-14 1982-03-23 John Fluke Mfg. Co., Inc. Frequency modulated phase-locked loop signal source
US4785260A (en) * 1986-03-18 1988-11-15 International Mobile Machines Corporation Frequency synthesizer for broadcast telephone system having multiple assignable frequency channels

Also Published As

Publication number Publication date
FI895068A0 (fi) 1989-10-25
EP0497801B1 (en) 1995-07-19
WO1991007016A1 (en) 1991-05-16
JPH05503613A (ja) 1993-06-10
DE69021074D1 (de) 1995-08-24
EP0497801A1 (en) 1992-08-12
DE69021074T2 (de) 1996-03-07

Similar Documents

Publication Publication Date Title
JP2960730B2 (ja) 位相同期ループ周波数シンセサイザ
US5473274A (en) Local clock generator
US7256656B2 (en) All-digital phase-locked loop
US5406592A (en) First order FLL/PLL system with low phase error
JPS61245629A (ja) Ｎ分数型周波数シンセサイザ
KR970002219B1 (ko) 최적 조정 및 레벨형 동기 표시를 구현한 디지탈 위상 검출기를 가진 주파수 합성기
EP1039640B1 (en) PLL circuit
US5349310A (en) Digitally controlled fractional frequency synthesizer
JPH02180431A (ja) 信号発生器
US6137368A (en) Frequency synthesizer with constant loop characteristics
JPH02180430A (ja) 周波数シンセサイザー
JP2971134B2 (ja) コヒーレント検出器に対する基準キャリアを製造するための位相ロック式ループ
US7453323B2 (en) Circuit, control system, IC, transmitting and receiving apparatus, control method and program
EP0557867B1 (en) Double phase locked loop circuit
US4564815A (en) FM Demodulator PLL with compensation for nonlinear varactor characteristics
JPH027622A (ja) 電圧制御発振器
US6577695B1 (en) Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop
EP0361746B1 (en) Automatic phase controlling circuit
FI88569B (fi) Faslaost slinga foer generering av referensbaervaogen foer en koherent detektor
JP2859037B2 (ja) ２重ｐｌｌ回路
JPH09200046A (ja) 位相差制御ｐｌｌ回路
RU41556U1 (ru) Цифровой синтезатор частот с частотной модуляцией
JP2810580B2 (ja) Ｐｌｌ検波回路
EP0968568B1 (en) Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop
JPS6253081B2 (ja)