FI105425B - Kellotaajuuksien generointi - Google Patents
Kellotaajuuksien generointi Download PDFInfo
- Publication number
- FI105425B FI105425B FI981685A FI981685A FI105425B FI 105425 B FI105425 B FI 105425B FI 981685 A FI981685 A FI 981685A FI 981685 A FI981685 A FI 981685A FI 105425 B FI105425 B FI 105425B
- Authority
- FI
- Finland
- Prior art keywords
- phase
- loop
- output
- signal
- reading circuit
- Prior art date
Links
- 239000013078 crystal Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 238000004804 winding Methods 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 101150012579 ADSL gene Proteins 0.000 description 1
- 102100020775 Adenylosuccinate lyase Human genes 0.000 description 1
- 108700040193 Adenylosuccinate lyases Proteins 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
- H03L7/235—Nested phase locked loops
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
105425
Kellotaajuuksien generointi
Keksinnön ala Tämä keksintö koskee vaihelukitun silmukan avulla suoritettavaa 5 kellosignaalin generointia. Keksinnön mukainen ratkaisu on tarkoitettu käytettäväksi erityisesti digitaalisten tietoliikennejärjestelmien verkkoelementtien, kuten verkkopäätelaitteiden kellosignaalien generointiin.
Tekniikan tausta 10 Tietoliikennealalla on jatkuva tarve eri keskitaajuuden ja kaistanle veyden omaaville vaihelukkopiireille PLL (phase locked loop). Siirtoverkossa laskevan siirtosuunnan viimeiset toiminnot suoritetaan asiakkaan tai tilaajan luona olevalla verkkopäätteellä. Vastaanottava verkkopääte saa ajastuksen-sa tulevasta signaalista ts. se synkronoituu ja lukkiutuu tulevan datavirran 15 vaiheeseen. Vastaanottajan verkkopäätteelle saapuessaan signaali on yleensä huonontunut kuljettuaan siirtotiellä, joka tavallisesti on useiden kilometrien pituinen parikaapeli. Vääristynyt tulosignaali aiheuttaa luonnollisesti suuria vaatimuksia kellosignaalin generoinnille.
Tavallisimmin kellosignaali generoidaan vaihelukkopiirillä, joka ge-20 nero! sille syötettävään referenssisignaaliin lukittuneen kellosignaalin. Refe-renssisignaalina toimii verkosta tuleva datavirta. Vaihelukkopiirin on oltava : mahdollisimman immuuni verkosta tulevalle vaihekohinalle ja lisäksi sen itse :.v synnyttämän vaihekohinan tulee olla mahdollisimman pieni.
: Λ· Kuvassa 1 on lohkokaavio klassisesta vaihelukon toteutuksesta, ·:··: 25 jollaista käytetään perinteisesti esimerkiksi keskuksen puoleisen pään lait- teissä. Peruslohkoja ovat vaihevertailija (phase detector) 101, alipääs-tösuodatin (loop filter) 102 ja jänniteohjattu oskillaattori (voltage-controlled oscillator) 103. Vaihevertailijan ensimmäiseen sisääntuloon tuodaan ta-kaisinkytkettynä oskillaattorin lähtösignaali, joka on myös piirin lähtösignaali.
l.l 30 Useissa sovelluksissa, kuten taajuussyntetisoijissa on takaisinkytkentähaa-* · ♦ · ’·[ * rassa silmukkajakaja, kuvassa 1 jakaja 104, jonka jakoluku voidaan muuttaa Γ\. ohjelmallisesti. Tällöin lähtösignaalin taajuus jaetaan ennen vaihevertailijalle viemistä, jolloin voidaan muodostaa referenssitaajuutta suurempia, mutta sii- •«· hen lukittuja taajuuksia. Vaihevertailijan toiseen tuloon tuodaan referens-35 sisignaali (CLK IN). Vaihevertailija 101 vertaa referenssisignaalia ja takaisin- • · · • ·' kytkentäsignaalia keskenään ja havaitsemansa tulosignaalien välisen vaihe- / 2 105425 eron perusteella se tuottaa vaihe-eroon verrannollisen lähtösignaalin, joka johdetaan silmukkasuodattimena toimivalle alipäästösuodattimelle, joka suodattaa ja tasoittaa signaalia. Suodattimen lähtöjännite on puolestaan jännite-ohjatun oskillaattorin ohjausjännitteenä. Silmukan ollessa tasapainossa on 5 lähtösignaalin vaihe lukittunut referenssisignaalin vaiheeseen.
Vaihelukon tulee täyttää tiettyjä vaatimuksia: ensinnäkin vaihelukon tulee säilyttää tasapainotilansa eikä lähtösignaali saa moduloitua, vaikka jompaankumpaan tulosignaaliin sisältyisi nopeaa vaihtelua, kuten vaihekohi-naa. Toisaalta muutettaessa lähtötaajuutta tulee asettumisajan olla mahdolli-10 simman lyhyt.
Verkkopäätteessä käytettävän PLL-piirin jänniteohjatun oskillaattorin on täytettävä tietyt sille asetetut vaatimukset. Sen on oltava a) vaihestabiili ja kohinaltaan pieni b) säätöalueen tulee olla suuri ja vahvistuksen muutostilassa suuri 15 c) vahvistuksen tulee olla stabiilissa tilassa pieni d) lähtötaajuuden tulee olla lineaarisesti riippuva säätöjännitteestä.
Valmistus- ja kokoonpanokustannusten olisi myös oltava pienet, mikä teolliselta kannalta on oskillaattorin kompleksisuutta rajoittava tekijä. Edellä esitetyt vaatimukset ovat osin ristiriitaisia: kun oskillaattorikytkennän 20 vahvistus on suuri, saavutetaan kyllä suuri säätöalue, mutta kohinan kustannuksella, vastaavasti pieni vahvistus tuottaa vain kapean säätöalueen.
: Muutostilassa tarvitaan suurta vahvistusta, jotta lukkiutuminen tapahtuisi no- :.v peasti, mutta tasapainotilassa suuri vahvistus aiheuttaa häiritsevää vaiheko- hinaa. Pieni vahvistus parantaa vaihestabiilisuutta ja pienentää suodattimen ·:··: 25 mahdollisesti läpäisseen, referenssisignaalin taajuisen signaalin aiheuttamaa kohinaa.
Esimerkiksi HDSL-verkkopäätteissä käytetään kellosignaalin generointiin tyypillisesti kuvassa 2 lohkokaaviona esitettyä takaisinkytkentäistä PLL-piiriä, jossa ohjauslaite 201 ohjaa suodattimen kautta kideoskillaattoria 30 (VCXO, voltage-controlled crystal oscillator) 203, joka toimii hyvin kapealla • · · * kaistanleveydellä. Tarvittaessa useampia toisistaan poikkeavia taajuuksia, voidaan tarvittava määrä kideoskillaattoreita kytkeä rinnakkain siten, että kulloinkin haluttua taajuutta vastaava oskillaattori kytketään ohjattavalla kyt-* . kimellä 204 osaksi vaihelukittua silmukkaa muiden oskillaattoreiden lähtöjen 35 ollessa irtikytkettyinä. Kuvassa nämä oskillaattorit on esitetty kaaviomaisesti I · « : ·' katkoviivoilla. Jos eri kiteiden taajuudet ovat hyvin lähellä toisiaan, yksi yhtei- 3 105425 nen suodatin saattaa riittää, muussa tapauksessa jokaiselle kiteelle on kytkentään lisättävä kiteen eteen oma suodatin. Valittava suodatin riippuu kiteen ominaisuuksista. Kyseisessä toteutuksessa ei takaisinkytkentäsilmu-kassa voi olla jakajaa, kuten kuvan 1 toteutuksessa, koska piirillä ei ole 5 mahdollista tuottaa referenssitaajuutta suurempia taajuuksia.
Datasiirtopalvelujen tarjonta määräytyy asiakkaiden tarpeiden, verkon rakenteen ja kunnon perusteella. Operaattorin olisi voitava tarjota eri nopeuksisia palveluja heterogeeniselle asiakaskunnalle samoilla laitteilla. Tällä hetkellä ei kuitenkaan ole saatavilla yleiskäyttöistä vaihelukkoa, joka kykenisi 10 toimimaan erittäin laajalla kaistalla ja lisäksi täyttäisi tiukat kiinteän verkon eri sovelluksissa vaadittavat vaihekohina- ja kaistanleveysvaatimukset. Kaupallisesti on kyllä saatavana erilaisia vaihelukkopiirejä, mutta ne on yleensä mitoitettu erityiseen radio- tai teleliikennesovellukseen ja siten tietylle kaistanleveydelle. Laajan oskillaattorin taajuusalueen aikaansaamiseksi on nykyisellä 15 toteutustavalla jokaiselle halutulle nopeudelle kytkettävä oma kidepohjainen oskillaattori kutakin linjaparia kohti. Lisäksi, jos samaa laitetta halutaan käyttää sekä keskuksen että asiakkaan puoleisessa päässä, on jokaista linjanopeutta varten oltava myös kiinteä referenssikideoskillaattori. Nykyinen toteutustapa vie lisäksi runsaasti piirilevytilaa ja eri nopeuksille vaaditut kidepoh-20 jäiset ja kiinteät oskillaattorit nostavat kustannuksia.
Tavanomaisen tilaajajohdon, kuparisen parikaapelin, alhainen siir-j.i tonopeus on ollut esteenä suuria siirtonopeuksia ja kaistanleveyksiä vaativi- : V: en palvelujen välittämiseen tilaajalle. Nykyisin pyritäänkin yhä tehokkaammin : selvittämään tilaajajohdon hyödyntämistä nopeaan datasiirtoon. Kysymyk- ·:··: 25 seen tulevat teknologiat ovat ISDN ja xDSL. Jälkimmäisessä vaihtoehdossa oleva x tarkoittaa erilaisia digitaalisen tilaajajohdon teknologioita esim. ADSL, HDSL tai VDSL. Nykyisin tilaajille on tarjolla jo melko laajasti ISDN-liittymiä.
• · · ISDN-perusliittymän nopeus on tällä hetkellä enimmillään 128 kbit/s kun esimerkiksi HDSL (high bit rate digital subscriber line) tekniikalla siirtonopeus on • ♦ · ';]·* 30 2 Mbit/s. Teknologioiden yhteisenä piirteenä on, että niitä voidaan hyödyntää : olemassaolevissa kuparikaapeleissa. Tällöin tilaajajohto voidaan säilyttää ennallaan, mutta sen tilaajapäässä tarvitaan verkkopääte.
Jos verkkopäätelaite toteutetaan esimerkiksi HDSL-teknologialla, , keskeiseksi ongelmaksi muodostuu verkkopäätteen kellojen generointi eri ] / 35 linjanopeuksille. Moninopeuslaitteiden suhteen ongelmana on HDSL:n kiin- : teä kehysrakenne (16k) ja nopeusriippuvaiset kontrolliaikavälit, sillä ne aihe- 4 105425 uttavat sen, että esim. datanopeuden puolittuessa linjanopeus ei puoliinnu. Seuraavassa taulukossa on esitetty muutamia datanopeuksia (eri N:n arvoja) ja niitä vastaavia linjanopeuksia.
5 ______ N Data- HDSL HDSL Linja- Suhde nopeus aika- kehys nopeus täys- __(kb/s)__välejä__(kb/s)__(kb/s) nopeuteen 32 2048 4 16 2320 1 16 1024 2 16 1168 1,986 8 512 1 16 592 3,918 4 256 1 16 336 6,904 2 128 1 16 208 11,153 1 l 64 l 1 | 16 l 144 l 16,111
Taulukossa esitetyistä arvoista nähdään, että alinopeuksien tuottaminen jakamalla suurimman nopeuden kelloa jollakin sopivalla kokonaisluvulla ei onnistu, sillä tarvittavat jakoluvut ovat murtolukuja.
10 Digitaalisen murtolukujakajan käyttöä ei myöskään voi harkita, kos ka tarvittavan kellon on täytettävä tiukat vaihekohinavaatimukset. Eri ja-kosuhdelukujen käytöstä johtuen digitaalisen murtolukujakajan tuottamassa i.i i kellossa on aina jonkin asteinen määrä vaihekohinaa. (Haluttaessa esimer- ::: kiksi jakosuhdetta 64.5 se voidaan toteuttaa käyttämällä vuorotellen jakajana '·'<['· 15 lukuja 64 ja 65, jolloin keskimääräiseksi jakosuhteeksi saadaan haluttu 64.5).
·
Keksinnön lyhyt yhteenveto ·
Keksintö koskee kellosignaalin generointia vaihelukitun silmukan avulla. Keksintö on tarkoitettu käytettäväksi erityisesti digitaalisen tietoliiken- 20 nejärjestelmän verkkoelementissä, kuten verkkopäätelaitteessa.
V.·.' Keksinnön tavoitteena on saada aikaan ratkaisu, jonka avulla voi- • # · ’·] * daan eliminoida edellä esitetyt erilaiset vaihelukkoon liittyvät epäkohdat.
Päämääränä on toteuttaa laajakaistaiseen VCO-pohjaiseen oskillaattoriin pe-rustuva vaihelukkopiiri, jolla voidaan tuottaa tarkkuus- ja vaihekohinavaati-25 mukset täyttävää kellosignaalia. Samalla vaihelukkopiiristä pyritään saamaan mahdollisimman yleiskäyttöinen eri tyyppisiä ja nopeuksisia datasiirtopalve- I « 5 105425 luja varten. Asetettu tavoite saavutetaan itsenäisissä patenttivaatimuksissa esitetyllä tavalla.
Keksinnön mukainen toteutus poikkeaa aiemmin esitetyistä ratkaisuista olennaisesti siinä, että yhden takaisinkytketyn vaihelukkosilmukan si-5 jasta vaihelukkopiirissä voidaan ajatella olevan kaksi sisäkkäistä takaisinkytkettyä silmukkaa: VCO-pohjainen silmukka ja VCXO-pohjainen silmukka. Ajatuksena on, että laajakaistaisen VCO-pohjaisen oskillaattorin avulla laajennetaan käytettävissä olevaa taajuusaluetta ja tarkan VCXO:n avulla tuo-tetaankin tarvittavan linjanopeuden sijasta jotain sopivaa referenssitaajuutta, 10 johon laajakaistainen ja vähäkohinainen VCO-pohjainen vaihelukko voidaan lukita.
Perinteisesti asiakkaan verkkopääteissä käytetyn VCXO-pohjaisen PLL-piirin korvaaminen laajakaistaisella VCO-pohjaisella PLL-piirillä sellaisenaan on mahdotonta, koska VCXO-pohjaisen piirin ohjauslaite ei kykene 15 adaptoitumaan suuremman vahvistuksen omaavaan VCO:n sisältävään järjestelmään. Perinteisessä toteutustavassa VCXO:ta on käytetty johtuen sen erittäin hyvistä ominaisuuksista, kuten suuri tarkkuus ja pieni vahvistus. Ki-deoskillaattorin tuottama signaali on hyvin kapeakaistainen ja se täyttää kellosignaalille asetetut tarkkuus- ja vaihekohinavaatimukset. Jotta oskillaatto-20 rille saataisiin laaja taajuusalue nykyisellä toteutustavalla, vaihelukkoon on kuitenkin lisättävä kideoskillaattoreita haluttuja taajuusalueita vastaavasti j 11' | useita kappaleita.
:Y: Keksinnön mukaisessa ratkaisussa useiden kideoskillaattoreiden : käyttö on tarpeetonta, koska laaja taajuusalue saavutetaan laajakaistaisen 25 VCO:n avulla. Teollista tuotantoa ajatellen keksinnön mukainen toteutustapa säästää näin sekä kustannuksia että kallisarvoista piirilevytilaa.
f · · .’.I Teknisesti keksinnön mukaisen piirin sisältävä päätelaite voidaan toteuttaa esimerkiksi HDSL-teknologialla.
• · v.: 30 Kuvioluettelo - · · · v : Seuraavassa keksintöä selostetaan yksityiskohtaisemmin oheisten : . 11 kaaviollisten kuvioiden avulla, joista ,···, kuvioi esittää tunnettua vaihelukkopiiriä, « « ' · * kuvio 2 esittää erästä tunnettua kellosignaalin generointitapaa, ja : 35 kuvio 3 on kaaviokuva eräästä keksinnön mukaisesta vaihelukkopiiristä.
< I « « « « • « « » / e 105425
Keksinnön yksityiskohtainen selostus
Kuviossa 3 on havainnollistettu keksinnön mukaista kellosignaalin generointia vaihelukkopiiriä esittävän lohkokaavion avulla. Keksintö perustuu ajatukseen kytkeä kuvien 1 ja 2 vaihelukitut silmukat toiminnallisesti yhteen 5 siten, että kuvion 2 mukaisella piirillä, jossa on vain yksi jänniteohjattu kide-oskillaattori, generoidaan sopivan referenssitaajuuden omaava signaali, johon lukitaan kuvion 1 mukainen vaihelukko. Näin ollen kytkennässä voidaan ajatella olevan kaksi sisäkkäistä silmukkaa 300 ja 301. Kuvion 3 toisiaan vastaavista osista on käytetty samoja viitenumerolta kuin kuvioissa 1 ja 2.
10 Kuviossa 3 esitetty vaihelukittu silmukka 300 käsittää sinänsä tun netusti vaihevertailijan 101, alipäästötyyppisen silmukkasuodattimen 102, jonka sisäänmenoon on kytketty vaihevertailijan ulostulosignaali sekä jänni-teohjatun oskillaattorin 103, jonka ulostulosignaali on toiminnallisesti kytketty vaihevertailijan toiseen vertailusisäänmenoon. Tässä esimerkkitapauksessa 15 lähtösignaalin taajuus jaetaan takaisinkytkentähaarassa olevassa jakajassa 104 ennen vaihevertailijalle viemistä. Vaihevertailijan toiseen sisäänmenoon on puolestaan kytketty toisesta takaisinkytkentäsilmukasta 301 peräisin oleva kellosignaali RCLK. Vaihevertailija 101 vertaa sisäänmenoista saamiensa signaalien vaihetta ja muodostaa niiden vaihe-eroon verrannollisen ohjaus-20 signaalin. Tämä ohjaussignaali alipäästösuodatetaan silmukkasuodattimella 102 jänniteohjatun oskillaattorin 103 ohjaussignaaliksi. Oskillaattorin 103 : ulostulosignaali on kytketty jakajaan 106, jossa se jaetaan sopivalla koko- naisluvulla Q. Jakajan ulostulosignaali (CLK OUT) on koko vaihelukkopiirin • · . .·. lähtösignaali ja myös referenssisignaali, joka on kytketty takaisinkytkentänä
25 ohjaimen 201 ensimmäiseen sisäänmenoon 11. Ulkoisesta signaalista (CLK
• · <v< IN), joka on kytketty ohjaimen 201 toiseen sisäänmenoon I2 muodostetaan referenssisignaali RCLK kideoskillaattorin 203 lähtöön. Ohjain toimii vaihe- • · · vertailijana vertaamalla ulkoista signaalia ja vaihelukkosilmukalta 300 saamaansa takaisinkytkettyä referenssisignaalia keskenään ja muodostamalla • · v.: 30 signaalien vaihe-eroon verrannollisen ohjaussignaalin ulostuloonsa, joka on V*: kytketty alipäästötyyppisen suodattimen 202 kautta ohjaamaan kideoskil- laattoria 203.
« «·
Tarkastellaan seuraavaksi keksinnön mukaisen vaihelukitun silmu- • · • · T kan toimintaa esimerkinomaisesti siten, että ajatellaan keksinnön toteutuk- 35 sen olevan tilaajayhteyden asiakkaan puoleisen pään laitteessa. Laite voi j'·.: olla esimerkiksi HDSL-modeemi, jonka sisäinen kellosignaali generoidaan 105425 7 siirtolinjalta tulevan datavirran avulla. Vastaanottavan modeemin on synkronoiduttava tarkasti saapuvan datavirran vaiheeseen. Kuvion kytkennässä synkronoinnin ohjauslaitteen 201 (joka voi olla esimerkiksi tunnettu sigma-delta DA-muunnin) toiseen tuloon I2 ohjataan siirtolinjalta saapuva datavirta 5 (CLK IN). Saapuvan datavirran nopeus voi vaihdella; edellä esitetyssä taulukossa on joitakin mahdollisia nopeusarvoja. Ohjauslaitteen 201 ensimmäiseen tuloon 11 johdetaan referenssisignaalina silmukan 300 ulostulosignaali, jonka taajuus jaetaan ennen ohjauslaitteeseen 201 viemistä taajuusjakajas-sa 106. Jakolukuna käytetään jotakin sopivaa kokonaislukua, jolloin voidaan 10 muodostaa referenssitaajuutta suurempia, mutta siihen lukittuja taajuuksia. Ohjauslaite 201 toimii kytkennässä vaihevertailijana; se etsii siirtolinjalta saapuneen signaalin taajuden ja vertaa sitä tulon 11 kautta ohjatun referens-sisignaalin kellotaajuuteen ja muodostaa signaalien vaihe-eroon verrannollisen signaalin, joka suodatetaan alipäästötyyppisessä suodattimessa 202. 15 Tämä keskiarvoistettu ohjaussignaali, joka on muodostettu ‘epätarkalla’ ohjauslaitteella ohjataan puolestaan ‘epäherkän’, mutta taajuudeltaan vakaan kideoskillaattorin 203 tuloon. Kideoskillaattori tuottaa ohjaukseen verrannollisen taajuuden mukaisen kellosignaalin RCLK.
Eri taajuuksista ja taajuustarkkuuksisia oskillaattorikiteitä on saata-20 vana valmiina komponentteina. Kideoskillaattori 203 on tyypillisesti kapeakaistainen ts. sillä saadaan taajuudeltaan tarkalleen kiteen resonanssi-·.· · taajuuden määräämä kellopulssisignaali. Tämän signaalin taajuus jaetaan : V: ennen silmukan 300 vaihevertailijan 101 toiseen tuloon ohjaamista jakajassa : 105. Jakolukuna käytetään jotakin sopivaa kokonaislukua, jota on mahdol- 4 9 ·.··· 25 lista muuttaa ohjelmallisesti samoin kuin kaikkien silmukoissa olevien taa- juusjakajien jakolukuja.
Kideoskillaattorin 203 ulostulosignaali ei kuitenkaan vielä ole ha- • · · luttua linjanopeutta vastaava kellosignaali, vaan se toimii referenssisignaalina VCO-pohjaiselle vaihelukitulle silmukalle 300. Tämän silmukan vaihever- • · 4 '·*.· 30 tailija 101 generoi virhesignaalin, joka ohjataan silmukkasuodattimeen 102 v 1 ennen kuin sitä voidaan käyttää ohjaamaan VCO.ta. Virhesignaalia voidaan generoida eri tavoin, voidaan esimerkiksi käyttää EHDOTON-TAI-piirin (EX- f OR) perustuvaa vertailijaa, jonka ulostulon pulssisuhde (duty factor) on verrannollinen vertailtavien signaalien vaihe-eroon. Alipäästösuodatintyyppinen ' ' 35 silmukkasuodatin 102 keskiarvoistaa ja tasoittaa signaalia, joka ohjataan i V jänniteohjattavan oskillaattorin sisäänmenoon. VCO:n ulostulotaajuus mää- 8 105425 räytyy ohjausjännitteen mukaisesti. Vaihelukkosilmukka 300 lukittuu kideos-killaattorin 203 tuottamaan referenssikellosignaaliin.
Edellä esitetyssä keksinnön mukaisessa kahden silmukan muodostamassa toiminnallisessa kytkennässä ulomman silmukan 301 kidepoh-5 jäisen oskillaattorin avulla pienennetään sisemmässä silmukassa 300 olevan jänniteohjatun oskillaattorin vaatimuksia. Kideoskillaattoreilla on tunnetusti erinomaiset stabiilisuusominaisuudet, ts. ne eivät reagoi herkästi pienille taajuusvaihteluille, joita voi esiintyä VCXOille generoidussa ohjaussignaalissa. Silmukassa 300 käytettävältä VCO:ta vaaditaan, että se on riittävän hyvä 10 toteutettavaan kytkentään niin, että ohjauslaite voi synkronoitua ja lukittua saapuvan datan vaiheeseen. Ohjauslaite on sinänsä tunnettu ohjelmapohjai-nen laite, joka sisältää kaikki piirin toimintaa varten tarvittavat ohjaustiedot.
Kahden silmukan muodostaman vaihelukkopiirin etuna on, että sillä voidaan hyödyntää laajakaistaisen jänniteohjatun oskillaattorin koko taajuusalue ja 15 kideoskillaattorin hyvä taajuusvakavuus.
Vaikka keksintöä on edellä selostettu viitaten liitteenä olevien piirustusten mukaisiin esimerkkeihin, on alan ammattimiehelle itsestään selvää, että keksintöä voidaan muunnella edellä ja oheisissa patenttivaatimuksissa esitetyn keksinnöllisen ajatuksen puitteissa. Esimerkiksi käytettävien. taa-20 juusjakajien lukumäärä voi vaihdella. Näin ollen takaisinkytkettyjen silmukoi-: den ei myöskään välttämättä tarvitse olla sisäkkäisiä, vaan silmukat voivat I I I f esim. lähteä samasta pisteestä. Ratkaisua voidaan myös soveltaa erilaisissa . käyttöympäristöissä ja sovelluksissa.
I i i * t • · • · · • · · • ·
• H
• · « · • f • · « • · · • * • · · I I I • · · • m Φ · • · • · · r t t
CC
c
t I
II I
I I I I
I I
Claims (11)
1. Menetelmä kellosignaalin generoimiseksi vaihelukkopiirin avulla, joka vaihelukkopiiri käsittää vaihelukitun silmukan (300), joka käsittää peräk- 5 käin vaihevertailijan (101), silmukkasuodattimen (102) ja jänniteohjatun oskillaattorin (103), jonka lähdöstä on takaisinkytkentäsilmukka vaihevertailijalle (101), jonka menetelmän mukaisesti - tuodaan vaihelukkopiirille ulkoinen signaali (CLK IN), ja - generoidaan vaihelukkopiirin avulla ulkoisen signaalin (CLK IN) 10 taajuutta vastaava kellosignaali (CLK OUT), tunnettu siitä, että - vaihelukkopiirissä käytetään toista takaisinkytkentäsilmukkaa (301) vaihelukitun silmukan lähdöstä vaihelukitun silmukan vaihevertailijalle (101), 15. toisessa takaisinkytkentäsilmukassa (301) käytetään jänniteoh- jattua kideoskillaattoria (203), - ulkoisen signaalin (CLK IN) ja mainitun toisen takaisinkytkentäsil-mukan avulla generoidaan kideoskillaattorin (203) lähtöön referenssisignaali (RCLK).ja 20. mainittu kellosignaali generoidaan vaihelukitun silmukan (300) . jänniteohjatun oskillaattorin (103) lähtöön referenssisignaalin avulla kytke- ‘V mällä referenssisignaali toiminnallisesti vaihelukitun silmukan vaihevertaili- jalle (101).
2. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, [ / 25 että toisessa takaisinkytkentäsilmukassa käytetään vaihevertailijana toimi- *·:·: vaa ohjainta (201), jonka ensimmäiseen tuloon (11) kytketään toiminnallisesti 9 9 · : toisen takaisinkytkentäsilmukan avulla vaihelukitun silmukan lähtö, ja jonka ohjaimen toinen tulo (I2) varataan mainittua ulkoista signaalia varten. :Y:
3. Patenttivaatimuksen 2 mukainen menetelmä, tunnettu siitä, 9 9 30 että toisen takaisinkytkentäsilmukan (301) ohjaimen (201) ulostulosignaali kytketään suodattimen (202) kautta ohjaamaan kideoskillaattoria (203). • ·
4. Patenttivaatimuksen 3 mukainen menetelmä, tunnettu siitä, * * että kideoskillaattorin (203) lähtö kytketään taajuusjakajan (105) kautta vai- -:-: helukitun silmukan (300) vaihevertailijan (101) toiseen tuloon. *» ( I I f · « 10 105425
5. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että jänniteohjatun oskillaattorin (103) lähtö kytketään taajuusjakajan (106) kautta ohjaimen (201) ensimmäiseen tuloon (11).
6. Jonkin patenttivaatimuksen 1-5 mukainen menetelmä, 5 tunnettu siitä, että kellosignaalin generointi toteutetaan verkko- päätelaitteessa.
7. Patenttivaatimuksen 6 mukainen menetelmä, tunnettu siitä, että verkkopäätelaite on HDSL-verkkopääte.
8. Vaihelukkopiiri kellosignaalin (CLK OUT) generoimiseksi, joka 10 vaihelukkopiiri käsittää vaihelukitun silmukan (300), joka sisältää peräkkäin vaihevertailijan (101), silmukkasuodattimen (102) ja jänniteohjatun oskillaattorin (103), jonka lähdöstä on takaisinkytkentäsilmukka (300) vaihevertaili-jalle (101), tunnettu siitä, että 15. piirissä on toinen takaisinkytkentäsilmukka (301) vaihelukitun sil mukan lähdöstä vaihelukitun silmukan vaihevertailijalle (101), - toinen takaisinkytkentäsilmukka sisältää jänniteohjatun kideoskil-laattorin (203), ja - kideoskillaattorin (203) lähtö on toisen takaisinkytkentäsilmukan 20 (300) avulla toiminnallisesti kytketty vaihelukitun silmukan (300) vaihevertai- . Iijalle (101) referenssisignaalin (RCLK) generoimiseksi vaihelukitulle silmu- kalle (300) mainitun kideoskillaattorin (203) avulla. I I ·
9. Patenttivaatimuksen 8 mukainen vaihelukkopiiri, tunnettu siitä, että jänniteohjatun oskillaattorin (103) lähtö on i i i · i j 25 kytketty taajuusjakajan (106) tuloon.
'·*·' 10. Patenttivaatimuksen 9 mukainen vaihelukkopiiri, ··· tunnettu siitä, että toisessa takaisinkytkentäsilmukassa on vai-hevertailijana toimiva ohjain (201), jonka ensimmäiseen tuloon (11) on toi- :V: minnallisesti kytketty taajuusjakajan (106) lähtö, joka on koko vaihelukkopiirin 30 lähtö ja jonka ohjaimen toinen tulo (I2) on varattu ulkoisen signaalin vas-taanottoa varten.
• · ” 11. Patenttivaatimusten 10 mukainen vaihelukkopiiri, tunnettu siitä, että kideoskillaattorin (203) lähtö on kytketty ·:··: taajuusjakajan (105) kautta vaihelukitun silmukan (300) vaihevertailijan (101) 35 toiseen tuloon. S 9 · 11 105425
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI981685A FI105425B (fi) | 1998-07-31 | 1998-07-31 | Kellotaajuuksien generointi |
PCT/FI1999/000607 WO2000008763A1 (fi) | 1998-07-31 | 1999-07-09 | Generation of clock frequencies |
AU50417/99A AU5041799A (en) | 1998-07-31 | 1999-07-09 | Method for generating a clock signal and a phase lock circuit |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI981685 | 1998-07-31 | ||
FI981685A FI105425B (fi) | 1998-07-31 | 1998-07-31 | Kellotaajuuksien generointi |
Publications (3)
Publication Number | Publication Date |
---|---|
FI981685A0 FI981685A0 (fi) | 1998-07-31 |
FI981685A FI981685A (fi) | 2000-02-01 |
FI105425B true FI105425B (fi) | 2000-08-15 |
Family
ID=8552252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FI981685A FI105425B (fi) | 1998-07-31 | 1998-07-31 | Kellotaajuuksien generointi |
Country Status (3)
Country | Link |
---|---|
AU (1) | AU5041799A (fi) |
FI (1) | FI105425B (fi) |
WO (1) | WO2000008763A1 (fi) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103812636A (zh) * | 2012-11-09 | 2014-05-21 | 江苏绿扬电子仪器集团有限公司 | 针对高速数据采集系统获取高质量采样时钟的装置 |
EP2976851B1 (en) * | 2013-03-21 | 2019-11-13 | Telefonaktiebolaget LM Ericsson (publ) | Method and apparatus for implementing clock holdover |
CN114679173B (zh) * | 2021-10-06 | 2022-08-30 | 绍兴圆方半导体有限公司 | 锁相环和时钟同步系统 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI895068A0 (fi) * | 1989-10-25 | 1989-10-25 | Telenokia Oy | Frekvenssyntetisator. |
DE4201415A1 (de) * | 1992-01-21 | 1993-07-22 | Telefunken Microelectron | Kombiniertes funksende- und -empfangsgeraet mit einer pll-schaltung |
-
1998
- 1998-07-31 FI FI981685A patent/FI105425B/fi active
-
1999
- 1999-07-09 WO PCT/FI1999/000607 patent/WO2000008763A1/fi active Application Filing
- 1999-07-09 AU AU50417/99A patent/AU5041799A/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
AU5041799A (en) | 2000-02-28 |
WO2000008763A1 (fi) | 2000-02-17 |
FI981685A0 (fi) | 1998-07-31 |
FI981685A (fi) | 2000-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10637482B2 (en) | Time slotted bus system for multiple coupled digital phase-locked loops | |
EP1867092B1 (en) | Data cleaning with an asynchronous reference clock | |
EP0644657B1 (en) | Phase-locked oscillator circuit | |
US4972442A (en) | Phase-locked loop clock | |
US5910753A (en) | Direct digital phase synthesis | |
US7576576B2 (en) | Switchable PLL circuit | |
US7986190B1 (en) | Jitter attenuation with a fractional-N clock synthesizer | |
JPS63253741A (ja) | 位相同期ル−プ回路 | |
US6608529B2 (en) | Frequency synthesis apparatus, systems, and methods | |
KR100317679B1 (ko) | 링 발진기 출력파형간의 위상 오프셋을 보정하기 위한자기 보정회로 및 방법 | |
US6333678B1 (en) | Method and apparatus for agile phase noise filtering using phase locked loops | |
EP1397879A4 (en) | CLOCK RECOVERY CIRCUIT | |
FI105425B (fi) | Kellotaajuuksien generointi | |
US6509769B2 (en) | Clock signal generator/converter device | |
US20040071168A1 (en) | System and method for providing network timing recovery | |
McNeill et al. | A 150 mW, 155 MHz phase locked loop with low jitter VCO | |
US7391838B2 (en) | Transceiver system and method supporting multiple selectable voltage controlled oscillators | |
Yamamoto et al. | Carrier synchronizer for coherent detection of high-speed four-phase-shift-keyed signals | |
FI97003B (fi) | Menetelmä vaihelukitun silmukan ohjaamiseksi sekä vaihelukittu silmukka | |
US11212072B1 (en) | Circuit for and method of processing a data stream | |
JPS6059822A (ja) | 周波数変換回路 | |
EP0868783B1 (en) | Procedure and circuit for holding lock state in a digital pll | |
JPH04368020A (ja) | 周波数シンセサイザ | |
FI95521C (fi) | Vaihelukittu silmukka | |
Rokugo et al. | A digital phase‐locked loop for stuffing synchronization systems |