JP2969187B2 - デジタルレコーダ - Google Patents
デジタルレコーダInfo
- Publication number
- JP2969187B2 JP2969187B2 JP2416544A JP41654490A JP2969187B2 JP 2969187 B2 JP2969187 B2 JP 2969187B2 JP 2416544 A JP2416544 A JP 2416544A JP 41654490 A JP41654490 A JP 41654490A JP 2969187 B2 JP2969187 B2 JP 2969187B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- header
- audio
- dma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/005—Reproducing at a different information rate from the information rate of recording
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/02—Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
- G11B27/031—Electronic editing of digitised analogue information signals, e.g. audio or video signals
- G11B27/034—Electronic editing of digitised analogue information signals, e.g. audio or video signals on discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/102—Programmed access in sequence to addressed parts of tracks of operating record carriers
- G11B27/105—Programmed access in sequence to addressed parts of tracks of operating record carriers of operating discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2525—Magneto-optical [MO] discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Description
【０００１】
【産業上の利用分野】本発明は、音声信号をデジタル的
に記録、再生、更には編集することが可能なデジタルレ
コーダに関する。
に記録、再生、更には編集することが可能なデジタルレ
コーダに関する。
【０００２】
【従来の技術】従来から音声信号を記録（録音）、再
生、編集する方法としては、磁気テープにアナログ音声
信号を磁気記録し、それを再生、編集することが行われ
ている。しかし、このような従来技術は、アナログ記録
再生によっている為、音質の劣化がさけられず、特に一
度録音した音声信号をダビングすると劣化が顕著とな
る。
生、編集する方法としては、磁気テープにアナログ音声
信号を磁気記録し、それを再生、編集することが行われ
ている。しかし、このような従来技術は、アナログ記録
再生によっている為、音質の劣化がさけられず、特に一
度録音した音声信号をダビングすると劣化が顕著とな
る。
【０００３】また、磁気テープを記録媒体としているの
で、目的の編集ポイントに到達するのに時間がかかって
しまうという問題や、磁気テープの当該録音部分を物理
的に切り貼りしたり、編集部分を他の場所に一度コピー
した上でなければ編集作業を行えないという問題もあ
る。
で、目的の編集ポイントに到達するのに時間がかかって
しまうという問題や、磁気テープの当該録音部分を物理
的に切り貼りしたり、編集部分を他の場所に一度コピー
した上でなければ編集作業を行えないという問題もあ
る。
【０００４】音質劣化の問題に対しては、磁気テープへ
の記録方法をデジタル化することで対応できるものの、
シーケンシャルアクセスの記録媒体を用いるために生じ
る頭出しや編集の自由度に関する欠点は、単なるデジタ
ル化によっては除去することができない。
の記録方法をデジタル化することで対応できるものの、
シーケンシャルアクセスの記録媒体を用いるために生じ
る頭出しや編集の自由度に関する欠点は、単なるデジタ
ル化によっては除去することができない。
【０００５】そこで、近年では、記録媒体としてウィン
チェスター型のハードディスクを用いてディスクレコー
ディングを行うことにより従来の問題点を解消する提案
がなされている（例えば、ＪＡＳ Ｊｏｕｒｎａｌ’８
９・４月号、第１６頁乃至第２２頁「ディジタル・オー
ディオ・ワークステーション（ＤＡＷ）の動向〜ＡＥＳ
日本支部１月例会より〜」を参照）。また、本件出願人
も、特願平２−１２３７８８号等にてこの種のデジタル
マルチトラックレコーダを提案している。
チェスター型のハードディスクを用いてディスクレコー
ディングを行うことにより従来の問題点を解消する提案
がなされている（例えば、ＪＡＳ Ｊｏｕｒｎａｌ’８
９・４月号、第１６頁乃至第２２頁「ディジタル・オー
ディオ・ワークステーション（ＤＡＷ）の動向〜ＡＥＳ
日本支部１月例会より〜」を参照）。また、本件出願人
も、特願平２−１２３７８８号等にてこの種のデジタル
マルチトラックレコーダを提案している。
【０００６】
【発明が解決しようとする課題】このようなハードディ
スク、あるいは光磁気ディスク等の外部記録媒体手段に
記録された音声データを再生する場合、任意の部分にア
クセスし、再生するのにディスクアクセスの遅延などに
より、若干の時間を必要とし、再生指示に対し即時に応
答することはむずかしく、迅速な再生ができないという
課題があった。
スク、あるいは光磁気ディスク等の外部記録媒体手段に
記録された音声データを再生する場合、任意の部分にア
クセスし、再生するのにディスクアクセスの遅延などに
より、若干の時間を必要とし、再生指示に対し即時に応
答することはむずかしく、迅速な再生ができないという
課題があった。
【０００７】本発明は、上述の従来の問題点を解決し、
ハードディスクや光磁気ディスク等の外部記録媒体手段
に記憶されている音声データを登録された任意の部分か
ら迅速に再生することができるデジタルレコーダを提供
することを目的とする。
ハードディスクや光磁気ディスク等の外部記録媒体手段
に記憶されている音声データを登録された任意の部分か
ら迅速に再生することができるデジタルレコーダを提供
することを目的とする。
【０００８】
【課題を解決するための手段】本発明のデジタルレコー
ダは、音声データを記録する外部記録媒体手段と、音声
データを再生する以前に、前記外部記録媒体手段に記録
される音声データを複数の区間に区切り、その内で再生
しようとする音声データの区間を指定する指定手段と、
この指定手段により指定される各指定区間の音声データ
を、先頭部データとこれに続く後続部データとに区別
し、先頭部データおよび後続部データの記録位置を表す
先頭部アドレスおよび後続部アドレスを各指定区間毎に
記憶するアドレス記憶手段と、再生指示に先立って、前
記アドレス記憶手段に記憶される先頭部アドレスに従っ
て、各指定区間の先頭部データを前記外部記録媒体手段
から先読み出しして先頭部データ記憶手段に記憶する先
読み出し手段と、再生指示に応じて、先読み出しされた
先頭部データを前記先頭部データ記憶手段から読み出し
て再生しつつ、前記アドレス記憶手段に記憶される後続
部アドレスを参照して現在再生中の先頭部データに続く
後続部データを前記外部記録媒体手段から読み出して後
続部データ記憶手段に記憶する第１の再生手段と、この
第１の再生手段が先頭部データの再生を完了した時点
で、後続部データ記憶手段から後続部データを読み出し
て再生する一方、次指定区間の先頭部データの再生を前
記第１の再生手段に指示する第２の再生手段とを具備す
ることを特徴とする。
ダは、音声データを記録する外部記録媒体手段と、音声
データを再生する以前に、前記外部記録媒体手段に記録
される音声データを複数の区間に区切り、その内で再生
しようとする音声データの区間を指定する指定手段と、
この指定手段により指定される各指定区間の音声データ
を、先頭部データとこれに続く後続部データとに区別
し、先頭部データおよび後続部データの記録位置を表す
先頭部アドレスおよび後続部アドレスを各指定区間毎に
記憶するアドレス記憶手段と、再生指示に先立って、前
記アドレス記憶手段に記憶される先頭部アドレスに従っ
て、各指定区間の先頭部データを前記外部記録媒体手段
から先読み出しして先頭部データ記憶手段に記憶する先
読み出し手段と、再生指示に応じて、先読み出しされた
先頭部データを前記先頭部データ記憶手段から読み出し
て再生しつつ、前記アドレス記憶手段に記憶される後続
部アドレスを参照して現在再生中の先頭部データに続く
後続部データを前記外部記録媒体手段から読み出して後
続部データ記憶手段に記憶する第１の再生手段と、この
第１の再生手段が先頭部データの再生を完了した時点
で、後続部データ記憶手段から後続部データを読み出し
て再生する一方、次指定区間の先頭部データの再生を前
記第１の再生手段に指示する第２の再生手段とを具備す
ることを特徴とする。
【０００９】
【作用】本発明では、ヘッダを持たず外部記録媒体手段
に記録された音声データを、再生に先立って、複数の区
間に区切り、その複数の区間の内から再生しようとする
音声データの区間を指定し、指定された各区間の音声デ
ータを先頭部データとこれに続く後続部データとに区別
し、その内の先頭部データをヘッダと見做し、再生指示
に先立って、このヘッダ（先頭部データ）を外部記録媒
体手段から先読み出ししておく為、再生動作時における
外部記録媒体手段でのディスクアクセス回数が減り、実
効的にシーク時間を短縮する結果、外部記録媒体手段に
記録された音声データの任意部分を迅速に再生すること
が可能になる。
に記録された音声データを、再生に先立って、複数の区
間に区切り、その複数の区間の内から再生しようとする
音声データの区間を指定し、指定された各区間の音声デ
ータを先頭部データとこれに続く後続部データとに区別
し、その内の先頭部データをヘッダと見做し、再生指示
に先立って、このヘッダ（先頭部データ）を外部記録媒
体手段から先読み出ししておく為、再生動作時における
外部記録媒体手段でのディスクアクセス回数が減り、実
効的にシーク時間を短縮する結果、外部記録媒体手段に
記録された音声データの任意部分を迅速に再生すること
が可能になる。
【００１０】
【実施例】以下、この発明のデジタルレコーダの好適な
実施例を図面を参照して説明する。
実施例を図面を参照して説明する。
【００１１】〈全体構成〉図１は、本発明のデジタルレ
コーダの一実施例の全体構成を示しており、この実施例
においては、同時に３トラックまでの録音、再生動作が
出来るようになっている。全体は、図示のとおり、ＣＰ
Ｕ部（図中左側の部分）と、ＤＭＡユニット（音声記録
再生処理装置）（図中右側の部分）とにわかれる。
コーダの一実施例の全体構成を示しており、この実施例
においては、同時に３トラックまでの録音、再生動作が
出来るようになっている。全体は、図示のとおり、ＣＰ
Ｕ部（図中左側の部分）と、ＤＭＡユニット（音声記録
再生処理装置）（図中右側の部分）とにわかれる。
【００１２】ＣＰＵ部は、ＣＰＵ１と、このＣＰＵ１の
動作を規定するプログラム（詳細は後述）を記憶したプ
ログラムＲＯＭ２と、各種データを記憶するエリア、３
トラックのカレントポインタを記憶するエリア、ハード
ディスク１２に記憶されている音声データを手動もしく
は自動にて、複数に区切ったときの各区切られた音声デ
ータ（以下、“イベント”と指称する）の識別情報（イ
ベント番号）および記憶位置とその冒頭部（ヘッダ）の
アドレスを記憶するアクセスデータテーブル、ならびに
ワークエリア等を含むＲＡＭ３と、ＣＰＵ１のＩ／Ｏポ
ートに接続された周辺機器である各種ファンクションキ
ー、データ入力キー等を含むキーボード４、ＣＲＴある
いはＬＣＤとそのドライバを含み各種表示を行う表示装
置５とを有する。上述のカレントポインタは記憶手段
（後述のヘッダデータバッファメモリ９−４またはハー
ドディスク１２）を指示するタイプデータ（Ｍまたは
Ｄ）と記憶手段のアドレスを指定するデータとから構成
される。すなわち、カレントポインタはディスクアクセ
スポインタとヘッダデータバッファメモリアクセスポイ
ンタとを兼用したポインタである。ＣＰＵ１は、後述す
るようにリアルタイム動作時（録音／再生等）におい
て、ＤＭＡユニットのアドレスバス、データバスの空き
時間に、必要に応じてＤＭＡユニットの各構成要素の制
御を行ない、編集時において、データブロックの並べ換
えや、ディスクアクセスポインタの操作等を行なう。キ
ーボード４からは、後述するように、各トラック（以
下、Ｔｒとする）の録音／再生モードの設定、スター
ト、ストップ、ロケート、編集点の指定挿入、削除等の
編集種類の指定、および音量カーブの指定などが行え
る。
動作を規定するプログラム（詳細は後述）を記憶したプ
ログラムＲＯＭ２と、各種データを記憶するエリア、３
トラックのカレントポインタを記憶するエリア、ハード
ディスク１２に記憶されている音声データを手動もしく
は自動にて、複数に区切ったときの各区切られた音声デ
ータ（以下、“イベント”と指称する）の識別情報（イ
ベント番号）および記憶位置とその冒頭部（ヘッダ）の
アドレスを記憶するアクセスデータテーブル、ならびに
ワークエリア等を含むＲＡＭ３と、ＣＰＵ１のＩ／Ｏポ
ートに接続された周辺機器である各種ファンクションキ
ー、データ入力キー等を含むキーボード４、ＣＲＴある
いはＬＣＤとそのドライバを含み各種表示を行う表示装
置５とを有する。上述のカレントポインタは記憶手段
（後述のヘッダデータバッファメモリ９−４またはハー
ドディスク１２）を指示するタイプデータ（Ｍまたは
Ｄ）と記憶手段のアドレスを指定するデータとから構成
される。すなわち、カレントポインタはディスクアクセ
スポインタとヘッダデータバッファメモリアクセスポイ
ンタとを兼用したポインタである。ＣＰＵ１は、後述す
るようにリアルタイム動作時（録音／再生等）におい
て、ＤＭＡユニットのアドレスバス、データバスの空き
時間に、必要に応じてＤＭＡユニットの各構成要素の制
御を行ない、編集時において、データブロックの並べ換
えや、ディスクアクセスポインタの操作等を行なう。キ
ーボード４からは、後述するように、各トラック（以
下、Ｔｒとする）の録音／再生モードの設定、スター
ト、ストップ、ロケート、編集点の指定挿入、削除等の
編集種類の指定、および音量カーブの指定などが行え
る。
【００１３】プログラムＲＯＭ２，ＲＡＭ３のアドレス
端子には、アドレスバスを介してＣＰＵ１からアドレス
信号が送られ、その出力端子はデータバスを介してＣＰ
Ｕ１にあるいはトランシーバ７に接続されている。
端子には、アドレスバスを介してＣＰＵ１からアドレス
信号が送られ、その出力端子はデータバスを介してＣＰ
Ｕ１にあるいはトランシーバ７に接続されている。
【００１４】すなわち、ＣＰＵ部とＤＭＡユニットとを
連結するために、バッファ６、トランシーバ７がＤＭＡ
ユニット内に設けられている。バッファ６はＣＰＵ１と
アドレスバスを介して接続され、更にＤＭＡユニット内
のアドレスバスに連結される。トランシーバ７はＣＰＵ
１とデータバスを介して接続され、更にＤＭＡユニット
内のデータバスに連結される。
連結するために、バッファ６、トランシーバ７がＤＭＡ
ユニット内に設けられている。バッファ６はＣＰＵ１と
アドレスバスを介して接続され、更にＤＭＡユニット内
のアドレスバスに連結される。トランシーバ７はＣＰＵ
１とデータバスを介して接続され、更にＤＭＡユニット
内のデータバスに連結される。
【００１５】ＤＭＡユニット内には、Ｔｒ１の為の音声
入出力装置８−１、Ｔｒ２の為の音声入出力装置８−
２、Ｔｒ３の為の音声入出力装置８−３が設けられてい
て、夫々には、アナログ音声信号が独立に入出力可能と
なっている。
入出力装置８−１、Ｔｒ２の為の音声入出力装置８−
２、Ｔｒ３の為の音声入出力装置８−３が設けられてい
て、夫々には、アナログ音声信号が独立に入出力可能と
なっている。
【００１６】各音声入出力装置８−１〜８−３の内部に
は、Ａ／Ｄ変換、Ｄ／Ａ変換を選択的に実行する変換器
のほか、サンプリングノイズ除去用のローパスフィル
タ、更にサンプリング周期でクロックを発生するクロッ
ク回路などが含まれている。これらの音声入出力装置８
−１〜８−３においては、当該トラックがレコード（記
録）状態に設定されれば、外部からのアナログ音声信号
をサンプリング周期毎に適宜フィルタリングした後、Ａ
／Ｄ変換してデジタル音声データを得る。逆に当該トラ
ックがプレイ（再生）状態に設定されれば、予め読み出
されたデジタル音声データをサンプリング周期毎にＤ／
Ａ変換して適宜フィルタリングした後、アナログ音声信
号として出力する。
は、Ａ／Ｄ変換、Ｄ／Ａ変換を選択的に実行する変換器
のほか、サンプリングノイズ除去用のローパスフィル
タ、更にサンプリング周期でクロックを発生するクロッ
ク回路などが含まれている。これらの音声入出力装置８
−１〜８−３においては、当該トラックがレコード（記
録）状態に設定されれば、外部からのアナログ音声信号
をサンプリング周期毎に適宜フィルタリングした後、Ａ
／Ｄ変換してデジタル音声データを得る。逆に当該トラ
ックがプレイ（再生）状態に設定されれば、予め読み出
されたデジタル音声データをサンプリング周期毎にＤ／
Ａ変換して適宜フィルタリングした後、アナログ音声信
号として出力する。
【００１７】Ｔｒ１〜Ｔｒ３の各音声入出力装置８−１
〜８−３は、データバスを介して対応するバッファ９−
１（ＢＵＦ１）、バッファ９−２（ＢＵＦ２）、バッフ
ァ９−３（ＢＵＦ３）とそれぞれ接続され、デジタル音
声データの授受を行う。
〜８−３は、データバスを介して対応するバッファ９−
１（ＢＵＦ１）、バッファ９−２（ＢＵＦ２）、バッフ
ァ９−３（ＢＵＦ３）とそれぞれ接続され、デジタル音
声データの授受を行う。
【００１８】このバッファ９−１〜９−３はＴｒ１〜Ｔ
ｒ３に夫々対応しており、音声入出力装置８−１〜８−
３との間のデータ転送は、ＤＭＡコントローラ１０にて
直接メモリアクセス（ＤＭＡ）方式により行われる。ま
た、ヘッダデータバッファメモリ９−４のデータは、そ
の内部で予め登録されている複数のイベントを記憶でき
るように、その個数に対応して区分されており、ＤＭＡ
方式により音声入出力装置８−１〜８−３のいずれかに
転送される。
ｒ３に夫々対応しており、音声入出力装置８−１〜８−
３との間のデータ転送は、ＤＭＡコントローラ１０にて
直接メモリアクセス（ＤＭＡ）方式により行われる。ま
た、ヘッダデータバッファメモリ９−４のデータは、そ
の内部で予め登録されている複数のイベントを記憶でき
るように、その個数に対応して区分されており、ＤＭＡ
方式により音声入出力装置８−１〜８−３のいずれかに
転送される。
【００１９】バッファ９−１、９−２および９−３なら
びにヘッダデータバッファメモリ９−４は、図１に示す
ように同一ＲＡＭ中に設けられる。ヘッダデータバッフ
ァメモリ９−４は、データバスおよびトランシーバ７を
介してＣＰＵ１に接続され、ＣＰＵ１が指定したイベン
トの冒頭部の音声データヘッダを記憶する。
びにヘッダデータバッファメモリ９−４は、図１に示す
ように同一ＲＡＭ中に設けられる。ヘッダデータバッフ
ァメモリ９−４は、データバスおよびトランシーバ７を
介してＣＰＵ１に接続され、ＣＰＵ１が指定したイベン
トの冒頭部の音声データヘッダを記憶する。
【００２０】各音声入出力装置８−１〜８−３は、ＤＭ
Ａコントローラ１０に対し、レコーディング時には、サ
ンプリング周期で音声入出力装置８−１〜８−３からバ
ッファ９−１〜９−３方向への１回のサンプリングに係
るデジタルデータのＤＭＡ転送（シングル転送）を要求
（リクエスト）し（ＤＲＱ信号を送出し（Ｔｒ１ではＤ
ＲＱ１、Ｔｒ２ではＤＲＱ２、Ｔｒ３ではＤＲＱ３とし
てＤＭＡコントローラ１０に与えられる））、ＤＭＡコ
ントローラ１０からの回答（アクノーレッジが、Ｔｒ１
ではＤＡＫ１、Ｔｒ２ではＤＡＫ２、Ｔｒ３ではＤＡＫ
３としてＤＭＡコントローラ１０から与えられる）を受
けて実際のデータ転送が実行される。プレイ時には、サ
ンプリング周期でバッファ９−１〜９−３あるいはヘッ
ダデータバッファ９−４から音声入出力装置８−１〜８
−３方向への１回のサンプリングに係るデジタルデータ
のＤＭＡ転送（シングル転送）の要求が、音声入出力装
置８−１〜８−３からなされ、上記した場合と同様にＤ
ＭＡコントローラ１０によってデータ転送が実行され
る。
Ａコントローラ１０に対し、レコーディング時には、サ
ンプリング周期で音声入出力装置８−１〜８−３からバ
ッファ９−１〜９−３方向への１回のサンプリングに係
るデジタルデータのＤＭＡ転送（シングル転送）を要求
（リクエスト）し（ＤＲＱ信号を送出し（Ｔｒ１ではＤ
ＲＱ１、Ｔｒ２ではＤＲＱ２、Ｔｒ３ではＤＲＱ３とし
てＤＭＡコントローラ１０に与えられる））、ＤＭＡコ
ントローラ１０からの回答（アクノーレッジが、Ｔｒ１
ではＤＡＫ１、Ｔｒ２ではＤＡＫ２、Ｔｒ３ではＤＡＫ
３としてＤＭＡコントローラ１０から与えられる）を受
けて実際のデータ転送が実行される。プレイ時には、サ
ンプリング周期でバッファ９−１〜９−３あるいはヘッ
ダデータバッファ９−４から音声入出力装置８−１〜８
−３方向への１回のサンプリングに係るデジタルデータ
のＤＭＡ転送（シングル転送）の要求が、音声入出力装
置８−１〜８−３からなされ、上記した場合と同様にＤ
ＭＡコントローラ１０によってデータ転送が実行され
る。
【００２１】このバッファ９−１〜９−３は、複数回も
しくは多数回のデジタル音声データを記憶できる容量を
もち、例えばＲＡＭ中にＴｒ１〜Ｔｒ３に対応させて３
つの領域を設け、夫々リングバッファ（最終アドレスと
先頭アドレスとが仮想的につながったバッファ）として
使用することで、ＦＩＦＯバッファとして機能するよう
構成されている。
しくは多数回のデジタル音声データを記憶できる容量を
もち、例えばＲＡＭ中にＴｒ１〜Ｔｒ３に対応させて３
つの領域を設け、夫々リングバッファ（最終アドレスと
先頭アドレスとが仮想的につながったバッファ）として
使用することで、ＦＩＦＯバッファとして機能するよう
構成されている。
【００２２】ヘッダデータバッファメモリ９−４は、複
数回もしくは多数回の音声データのヘッダデータを記憶
できる容量を有し、バッファ９−１〜９−３が設けられ
るＲＡＭの一部の領域中に、予め登録されている複数の
イベントのヘッダデータを記憶するようにエリア分割し
て構成される。
数回もしくは多数回の音声データのヘッダデータを記憶
できる容量を有し、バッファ９−１〜９−３が設けられ
るＲＡＭの一部の領域中に、予め登録されている複数の
イベントのヘッダデータを記憶するようにエリア分割し
て構成される。
【００２３】バッファ９−１〜９−３およびヘッダデー
タバッファメモリ９−４に対するアドレス指定は、アド
レスバスを介してＤＭＡコントローラ１０などよりなさ
れる。すなわちＤＭＡ転送を行っているときはＤＭＡユ
ニット内のアドレスバス、データバス、制御信号ライン
はＤＭＡコントローラ１０が専有することになる。
タバッファメモリ９−４に対するアドレス指定は、アド
レスバスを介してＤＭＡコントローラ１０などよりなさ
れる。すなわちＤＭＡ転送を行っているときはＤＭＡユ
ニット内のアドレスバス、データバス、制御信号ライン
はＤＭＡコントローラ１０が専有することになる。
【００２４】バッファ９−１〜９−３およびヘッダデー
タバッファメモリ９−４は、データバスを介し、更にハ
ードディスクコントローラ（以下、ＨＤコントローラと
する）１１の制御に従ってハードディスク１２とデータ
の授受（ヘッダデータバッファメモリ９−４はハードデ
ィスク１２との間ではデータを受けるだけ）を行う。ハ
ードディスク１２とＨＤコントローラ１１とはデータバ
スとコントロール信号ラインとを介して連結され、ハー
ドディスク１２に対するリード／ライトアクセスが全て
ＨＤコントローラ１１によりなされる。ハードディスク
１２は、Ｔｒ１〜Ｔｒ３の３トラック分の分割された記
憶エリアを有しており、バッファ９−１〜９−３および
ヘッダデータバッファメモリ９−４とのデータ転送がＤ
ＭＡコントローラ１０によりなされる。これは、ＨＤコ
ントローラ１１が１つのデータブロックを転送し終る
と、割込み（ＩＮＴ）をＣＰＵ１にかけ、次のデータブ
ロックの転送指示をＣＰＵ１に対し行うことによりなさ
れる。ＣＰＵ１は、ＨＤコントローラ１１からインタラ
プト信号ＩＮＴが到来すると、ＤＭＡコントローラ１
０、ＨＤコントローラ１１を所望の状態に設定したり、
プログラミングしたりした後、ＤＭＡ転送を行わせる。
この動作の詳細は後に説明する。
タバッファメモリ９−４は、データバスを介し、更にハ
ードディスクコントローラ（以下、ＨＤコントローラと
する）１１の制御に従ってハードディスク１２とデータ
の授受（ヘッダデータバッファメモリ９−４はハードデ
ィスク１２との間ではデータを受けるだけ）を行う。ハ
ードディスク１２とＨＤコントローラ１１とはデータバ
スとコントロール信号ラインとを介して連結され、ハー
ドディスク１２に対するリード／ライトアクセスが全て
ＨＤコントローラ１１によりなされる。ハードディスク
１２は、Ｔｒ１〜Ｔｒ３の３トラック分の分割された記
憶エリアを有しており、バッファ９−１〜９−３および
ヘッダデータバッファメモリ９−４とのデータ転送がＤ
ＭＡコントローラ１０によりなされる。これは、ＨＤコ
ントローラ１１が１つのデータブロックを転送し終る
と、割込み（ＩＮＴ）をＣＰＵ１にかけ、次のデータブ
ロックの転送指示をＣＰＵ１に対し行うことによりなさ
れる。ＣＰＵ１は、ＨＤコントローラ１１からインタラ
プト信号ＩＮＴが到来すると、ＤＭＡコントローラ１
０、ＨＤコントローラ１１を所望の状態に設定したり、
プログラミングしたりした後、ＤＭＡ転送を行わせる。
この動作の詳細は後に説明する。
【００２５】ＤＭＡコントローラ１０は、再生に先立っ
てのイベント指定時、ハードディスク１２から予め指定
された量（複数サンプリング周期分）のヘッダを読み出
して、ヘッダデータバッファメモリ９−４に転送（ブロ
ック転送）する。また、プレイ時においては、そのデー
タをバッファ９−４からＴｒ１〜Ｔｒ３の音声入出力装
置８−１〜８−３に供給するとともに、ハードディスク
１２から予め指定された量（複数サンプリング周期分）
のデジタル音声データを読み出した後、バッファ９−１
〜９−３のうちの指定されるバッファへＤＭＡ転送（ブ
ロック転送）するよう繰り返し動作する。また、レコー
ド時にあっては、指定されたバッファ（ヘッダデータバ
ッファメモリ９−４を除く）から予め指定された量（複
数サンプリング周期分）のデジタル音声データを読み出
してハードディスク１２の指定される位置へＤＭＡ転送
（ブロック転送）するよう繰り返し動作する。
てのイベント指定時、ハードディスク１２から予め指定
された量（複数サンプリング周期分）のヘッダを読み出
して、ヘッダデータバッファメモリ９−４に転送（ブロ
ック転送）する。また、プレイ時においては、そのデー
タをバッファ９−４からＴｒ１〜Ｔｒ３の音声入出力装
置８−１〜８−３に供給するとともに、ハードディスク
１２から予め指定された量（複数サンプリング周期分）
のデジタル音声データを読み出した後、バッファ９−１
〜９−３のうちの指定されるバッファへＤＭＡ転送（ブ
ロック転送）するよう繰り返し動作する。また、レコー
ド時にあっては、指定されたバッファ（ヘッダデータバ
ッファメモリ９−４を除く）から予め指定された量（複
数サンプリング周期分）のデジタル音声データを読み出
してハードディスク１２の指定される位置へＤＭＡ転送
（ブロック転送）するよう繰り返し動作する。
【００２６】このハードディスク１２とバッファ９−１
〜９−３および９−４との間のデータ転送の際は、ＨＤ
コントローラ１１よりＤＭＡコントローラ１０に対し、
要求信号ＤＲＥＱを出力し（ＤＭＡコントローラ１０側
ではＤＲＱ４として受取る）、転送可能となると逆に回
答信号ＤＡＣＫを受取る（ＤＭＡコントローラ１０側で
はＤＡＫ４として出力する）ことで、実際の転送状態と
なる。
〜９−３および９−４との間のデータ転送の際は、ＨＤ
コントローラ１１よりＤＭＡコントローラ１０に対し、
要求信号ＤＲＥＱを出力し（ＤＭＡコントローラ１０側
ではＤＲＱ４として受取る）、転送可能となると逆に回
答信号ＤＡＣＫを受取る（ＤＭＡコントローラ１０側で
はＤＡＫ４として出力する）ことで、実際の転送状態と
なる。
【００２７】このように、ＤＭＡコントローラ１０は、
Ｔｒ１〜Ｔｒ３の音声入出力装置８−１〜８−３とバッ
ファ９−１〜９−３との間、またはＴｒ１〜Ｔｒ３とヘ
ッダデータバッファメモリ９−４との間の３チャンネル
（後述するＣＨ１〜ＣＨ３）のデータ転送と、順番に選
択されたいずれかのバッファ９−１〜９−３とハードデ
ィスク１２の間の１チャンネル（後述するＣＨ４）のデ
ータ転送との、計４チャンネルの時分割データ転送動作
をする。また、ＣＨ４は、イベント指定モードの際にハ
ードディスク１２から指定イベントのヘッダデータを転
送するのにも使用される。
Ｔｒ１〜Ｔｒ３の音声入出力装置８−１〜８−３とバッ
ファ９−１〜９−３との間、またはＴｒ１〜Ｔｒ３とヘ
ッダデータバッファメモリ９−４との間の３チャンネル
（後述するＣＨ１〜ＣＨ３）のデータ転送と、順番に選
択されたいずれかのバッファ９−１〜９−３とハードデ
ィスク１２の間の１チャンネル（後述するＣＨ４）のデ
ータ転送との、計４チャンネルの時分割データ転送動作
をする。また、ＣＨ４は、イベント指定モードの際にハ
ードディスク１２から指定イベントのヘッダデータを転
送するのにも使用される。
【００２８】ＣＰＵ１は、ＤＭＡユニット内の各構成要
素の機能、作用を管理するために、アドレスバスを介し
バッファ６にアドレス信号を与えるほか、各構成要素の
指定信号をバッファ６を介しデコーダ１３に供給して、
夫々の指定信号ＣＳを、各音声入出力装置８−１〜８−
３、バッファ９−１〜９−３、ヘッダデータバッファメ
モリ９−４、ＤＭＡコントローラ１０、ＨＤコントロー
ラ１１に与える。同時に、トランシーバ７を介し、デー
タバスを経由して種々のデータのやりとりがこれらの回
路とＣＰＵ１との間でなされる。
素の機能、作用を管理するために、アドレスバスを介し
バッファ６にアドレス信号を与えるほか、各構成要素の
指定信号をバッファ６を介しデコーダ１３に供給して、
夫々の指定信号ＣＳを、各音声入出力装置８−１〜８−
３、バッファ９−１〜９−３、ヘッダデータバッファメ
モリ９−４、ＤＭＡコントローラ１０、ＨＤコントロー
ラ１１に与える。同時に、トランシーバ７を介し、デー
タバスを経由して種々のデータのやりとりがこれらの回
路とＣＰＵ１との間でなされる。
【００２９】更に、ＣＰＵ１から各音声入出力装置８−
１〜８−３のＩＯＷＲ端子にはレコード状態（ライト状
態）とするのかプレイ状態（リード状態）とするのかを
指定する指定信号ＷＲが、バッファ６を介して与えられ
る。
１〜８−３のＩＯＷＲ端子にはレコード状態（ライト状
態）とするのかプレイ状態（リード状態）とするのかを
指定する指定信号ＷＲが、バッファ６を介して与えられ
る。
【００３０】また、各バッファ９−１〜９−３、ヘッダ
データバッファメモリ９−４、ＤＭＡコントローラ１
０、ＨＤコントローラ１１に対してもこの指定信号（ラ
イト信号）ＷＲと、別の指定信号（リード信号）ＲＤと
がバッファ６を介してＣＰＵ１から与えられ、夫々の構
成要素からデータを読み出したり逆にデータを書込んだ
りするようになる。また、ＤＭＡコントローラ１０から
も、ＤＭＡ転送状態にあってはこれらの指定信号ＲＤ、
ＷＲを出力するようになる。これらの信号と各構成要素
の機能、動作の関係は後述する。
データバッファメモリ９−４、ＤＭＡコントローラ１
０、ＨＤコントローラ１１に対してもこの指定信号（ラ
イト信号）ＷＲと、別の指定信号（リード信号）ＲＤと
がバッファ６を介してＣＰＵ１から与えられ、夫々の構
成要素からデータを読み出したり逆にデータを書込んだ
りするようになる。また、ＤＭＡコントローラ１０から
も、ＤＭＡ転送状態にあってはこれらの指定信号ＲＤ、
ＷＲを出力するようになる。これらの信号と各構成要素
の機能、動作の関係は後述する。
【００３１】ＤＭＡコントローラ１０は、ＤＭＡ転送を
各構成要素間で行っているとき、ＤＭＡ可能（イネーブ
リング）信号ＤＭＡＥＮＢを“１”にして出力する。そ
の結果、この信号ＤＭＡＥＮＢがインバータ１６を介し
て与えられるアンドゲート１４の出力は“０”となり、
バッファ６、トランシーバ７にはイネーブリング信号Ｅ
が“０”として与えられ、結局ＣＰＵ部とＤＭＡユニッ
トとのデータ、アドレスの授受はできなくなる。このと
き、アンドゲード１５に“１”信号がデコーダ１３より
与えられておれば、アンドゲート１５の出力が“１”と
なってＣＰＵ１にウェイト信号ＷＡＩＴが供給される。
各構成要素間で行っているとき、ＤＭＡ可能（イネーブ
リング）信号ＤＭＡＥＮＢを“１”にして出力する。そ
の結果、この信号ＤＭＡＥＮＢがインバータ１６を介し
て与えられるアンドゲート１４の出力は“０”となり、
バッファ６、トランシーバ７にはイネーブリング信号Ｅ
が“０”として与えられ、結局ＣＰＵ部とＤＭＡユニッ
トとのデータ、アドレスの授受はできなくなる。このと
き、アンドゲード１５に“１”信号がデコーダ１３より
与えられておれば、アンドゲート１５の出力が“１”と
なってＣＰＵ１にウェイト信号ＷＡＩＴが供給される。
【００３２】すなわち、ＣＰＵ１が、ＤＭＡユニットを
管理するために、バッファ６、トランシーバ７を開かせ
るべくデコーダ１３に所定の信号を与えているとき、つ
まりアンドゲート１４の一入力端にデコーダ１３より
“１”信号を供給しているとき（ＣＰＵ１がバッファ９
−１〜９−３、ヘッダデータバッファメモリ９−４、Ｄ
ＭＡコントローラ１０、ＨＤコントローラ１１、音声入
出力装置８−１〜８−３のいずれかにアクセスするため
のアドレス信号を出力すると、デコーダ１３の出力はア
クティブとなりアンドゲート１４、１５の夫々の一入力
端への出力は“１”となる）、ＤＭＡ転送を開始すると
ＣＰＵ１にはウェイト（ＷＡＩＴ）がかかり、ＤＭＡ転
送が優先して実行された後、ウェイト解除にともなって
ＣＰＵ１の動作が再開される。
管理するために、バッファ６、トランシーバ７を開かせ
るべくデコーダ１３に所定の信号を与えているとき、つ
まりアンドゲート１４の一入力端にデコーダ１３より
“１”信号を供給しているとき（ＣＰＵ１がバッファ９
−１〜９−３、ヘッダデータバッファメモリ９−４、Ｄ
ＭＡコントローラ１０、ＨＤコントローラ１１、音声入
出力装置８−１〜８−３のいずれかにアクセスするため
のアドレス信号を出力すると、デコーダ１３の出力はア
クティブとなりアンドゲート１４、１５の夫々の一入力
端への出力は“１”となる）、ＤＭＡ転送を開始すると
ＣＰＵ１にはウェイト（ＷＡＩＴ）がかかり、ＤＭＡ転
送が優先して実行された後、ウェイト解除にともなって
ＣＰＵ１の動作が再開される。
【００３３】また、逆に、ＤＭＡコントローラ１０が、
ＤＭＡ転送を実行しているときに、ＣＰＵ１が例えばＤ
ＭＡコントローラ１０をアクセスしようとしても、アン
ドゲート１５よりウェイト信号ＷＡＩＴが与えられＣＰ
Ｕ１の実行サイクルは途中で引き延ばされて、バッファ
６、トランシーバ７はその間閉じられることになる。
ＤＭＡ転送を実行しているときに、ＣＰＵ１が例えばＤ
ＭＡコントローラ１０をアクセスしようとしても、アン
ドゲート１５よりウェイト信号ＷＡＩＴが与えられＣＰ
Ｕ１の実行サイクルは途中で引き延ばされて、バッファ
６、トランシーバ７はその間閉じられることになる。
【００３４】結局、ＣＰＵ１が、ＤＭＡユニットの各構
成要素にアクセスできるのは、 ＣＰＵ１がＤＭＡユニットの各構成要素をアクセスす
るためのアドレスを出した。 信号ＤＭＡＥＮＢがインアクティブ（“０”）つまり
ＤＭＡユニットのデータバスが空いている。の２つの条
件を満足するときであるが、ＣＰＵ１は上述したよう
に、ゲート１４、１５の作用によって、いつＤＭＡユニ
ットにアクセスするかを考慮することなく処理をすすめ
ることができる。
成要素にアクセスできるのは、 ＣＰＵ１がＤＭＡユニットの各構成要素をアクセスす
るためのアドレスを出した。 信号ＤＭＡＥＮＢがインアクティブ（“０”）つまり
ＤＭＡユニットのデータバスが空いている。の２つの条
件を満足するときであるが、ＣＰＵ１は上述したよう
に、ゲート１４、１５の作用によって、いつＤＭＡユニ
ットにアクセスするかを考慮することなく処理をすすめ
ることができる。
【００３５】また、ＣＰＵ１は、キー入力やコントロー
ルデータのトリガに応じて直ちにＤＭＡユニットの動作
状態を変えたい場合、ＤＭＡコントローラ１０に対し
て、ＤＭＡコントローラ１０の状態がどのような状態で
あっても、ＤＭＡ転送を中断する指令ＤＭＡＥＮＤを出
力することができる（これは、ＤＭＡコントローラ１０
にはＥＮＤ信号として与えらる）。
ルデータのトリガに応じて直ちにＤＭＡユニットの動作
状態を変えたい場合、ＤＭＡコントローラ１０に対し
て、ＤＭＡコントローラ１０の状態がどのような状態で
あっても、ＤＭＡ転送を中断する指令ＤＭＡＥＮＤを出
力することができる（これは、ＤＭＡコントローラ１０
にはＥＮＤ信号として与えらる）。
【００３６】〈ＤＭＡコントローラ１０の要部構成〉次
に、ＤＭＡコントローラ１０の一構成例を説明する。Ｄ
ＭＡコントローラ１０は、１バスサイクルが数百ナノ秒
である転送能力をもつ。従って、３トラック分のサンプ
リングデータを転送する時間は１から２マイクロ秒とな
る。
に、ＤＭＡコントローラ１０の一構成例を説明する。Ｄ
ＭＡコントローラ１０は、１バスサイクルが数百ナノ秒
である転送能力をもつ。従って、３トラック分のサンプ
リングデータを転送する時間は１から２マイクロ秒とな
る。
【００３７】サンプリング周波数ｆｓを４８ＫＨｚとし
たとき、１サンプリング時間の間隔は約２１マイクロ秒
となり、サンプリング時間間隔のほとんどは、バッファ
９−１〜９−３とＨＤコントローラ１１、ハードディス
ク１２との間のデータ転送並びにＣＰＵ１から各構成要
素へのプログラミング時間にあてることが可能となる。
たとき、１サンプリング時間の間隔は約２１マイクロ秒
となり、サンプリング時間間隔のほとんどは、バッファ
９−１〜９−３とＨＤコントローラ１１、ハードディス
ク１２との間のデータ転送並びにＣＰＵ１から各構成要
素へのプログラミング時間にあてることが可能となる。
【００３８】さて、その具体例の主要構成は、図２に示
されている。このＤＭＡコントローラ１０は、アドレス
バスと接続される入力側（ＩＮ）のアドレスバッファ１
０１と出力側（ＯＵＴ）のアドレスバッファ１０２を有
する。入力側のアドレスバッファ１０１に与えられるア
ドレス信号によって、レジスタセレクタ１０３の指定内
容が変化し、アドレスレジスタ１０４とコントロールレ
ジスタ１０５とに存在する所望のレジスタが指定される
ことになる。
されている。このＤＭＡコントローラ１０は、アドレス
バスと接続される入力側（ＩＮ）のアドレスバッファ１
０１と出力側（ＯＵＴ）のアドレスバッファ１０２を有
する。入力側のアドレスバッファ１０１に与えられるア
ドレス信号によって、レジスタセレクタ１０３の指定内
容が変化し、アドレスレジスタ１０４とコントロールレ
ジスタ１０５とに存在する所望のレジスタが指定される
ことになる。
【００３９】アドレスレジスタ１０４、コントロールレ
ジスタ１０５には４つのチャンネルＣＨ１〜ＣＨ４のエ
リアがあり、チャンネルＣＨ１〜ＣＨ３は、バッファ９
−１〜９−３と音声入出力装置８−１〜８−３との間、
またはヘッダデータバッファメモリ９−４と音声入出力
装置８−１〜８−３との間のＤＭＡ転送を行うためのレ
ジスタであり、チャンネルＣＨ４は、バッファ９−１〜
９−３およびヘッダデータバッファメモリ９−４のうち
の指定したバッファとハードディスク１２との間のＤＭ
Ａ転送を行なうためのレジスタである。
ジスタ１０５には４つのチャンネルＣＨ１〜ＣＨ４のエ
リアがあり、チャンネルＣＨ１〜ＣＨ３は、バッファ９
−１〜９−３と音声入出力装置８−１〜８−３との間、
またはヘッダデータバッファメモリ９−４と音声入出力
装置８−１〜８−３との間のＤＭＡ転送を行うためのレ
ジスタであり、チャンネルＣＨ４は、バッファ９−１〜
９−３およびヘッダデータバッファメモリ９−４のうち
の指定したバッファとハードディスク１２との間のＤＭ
Ａ転送を行なうためのレジスタである。
【００４０】アドレスレジスタ１０４内の各チャンネル
ＣＨ１〜ＣＨ４のレジスタは、対応するバッファ９−１
〜９−３（またはヘッダバッファメモリ９−４のＴｒ１
〜Ｔｒ３に対応する領域）及び指定されたバッファのカ
レントアドレスとスタートアドレスとを少なくとも記憶
するエリアを有し、コントロールレジスタ１０５の各チ
ャンネルＣＨ１〜ＣＨ４のエリアには、例えば、ＤＭＡ
転送の方向を指定するコントロールデータが記憶され
る。
ＣＨ１〜ＣＨ４のレジスタは、対応するバッファ９−１
〜９−３（またはヘッダバッファメモリ９−４のＴｒ１
〜Ｔｒ３に対応する領域）及び指定されたバッファのカ
レントアドレスとスタートアドレスとを少なくとも記憶
するエリアを有し、コントロールレジスタ１０５の各チ
ャンネルＣＨ１〜ＣＨ４のエリアには、例えば、ＤＭＡ
転送の方向を指定するコントロールデータが記憶され
る。
【００４１】このアドレスレジスタ１０４、コントロー
ルレジスタ１０５の内容は、データバッファ１０６を介
してデータバスに対して入出力可能となっている。そし
て、これらの各構成要素を制御しているのが、タイミン
グコントロールロジック１０７、サービスコントローラ
１０８、チャンネルセレクタ１０９である。
ルレジスタ１０５の内容は、データバッファ１０６を介
してデータバスに対して入出力可能となっている。そし
て、これらの各構成要素を制御しているのが、タイミン
グコントロールロジック１０７、サービスコントローラ
１０８、チャンネルセレクタ１０９である。
【００４２】サービスコントローラ１０８は、ハードロ
ジックもしくはマイクロプログラム制御構成となってい
て、タイミングコントロールロジック１０７からの信
号、音声入出力装置８−１〜８−３、ＨＤコントローラ
１１からのＤＭＡ要求信号ＤＲＱ１〜ＤＲＱ４や、ＣＰ
Ｕ１からのＤＭＡ中断指令ＥＮＤ（ＤＭＡＥＮＤ）を受
けとり、上記各構成要素に対する回答（アクノーレッ
ジ）信号ＤＡＫ１〜ＤＡＫ４、ＤＭＡ転送中を示すＤＭ
Ａ可能（イネーブリング）信号ＤＭＡＥＮＢを出力する
ほか、タイミングコントロールロジック１０７に対し各
種指令を出したり、チャンネルセレクタ１０９に対しチ
ャンネルセレクト信号を出力したりする。チャンネルセ
レクタ１０９は、アドレスレジスタ１０４、コントロー
ルレジスタ１０５のなかの各チャンネルＣＨ１〜ＣＨ４
に対応するレジスタを選択的に指定する。
ジックもしくはマイクロプログラム制御構成となってい
て、タイミングコントロールロジック１０７からの信
号、音声入出力装置８−１〜８−３、ＨＤコントローラ
１１からのＤＭＡ要求信号ＤＲＱ１〜ＤＲＱ４や、ＣＰ
Ｕ１からのＤＭＡ中断指令ＥＮＤ（ＤＭＡＥＮＤ）を受
けとり、上記各構成要素に対する回答（アクノーレッ
ジ）信号ＤＡＫ１〜ＤＡＫ４、ＤＭＡ転送中を示すＤＭ
Ａ可能（イネーブリング）信号ＤＭＡＥＮＢを出力する
ほか、タイミングコントロールロジック１０７に対し各
種指令を出したり、チャンネルセレクタ１０９に対しチ
ャンネルセレクト信号を出力したりする。チャンネルセ
レクタ１０９は、アドレスレジスタ１０４、コントロー
ルレジスタ１０５のなかの各チャンネルＣＨ１〜ＣＨ４
に対応するレジスタを選択的に指定する。
【００４３】タイミングコントロールロジック１０７
は、デコーダ１３からの指定信号ＣＳ、コントロールレ
ジスタ１０５からのコントロール信号、サービスコント
ローラ１０８からの制御信号を受けて、アドレスバッフ
ァ１０２、データバッファ１０６の入出力制御をするほ
か、アドレスインクリメンタ１１０を動作させて、アド
レスレジスタ１０４のなかの指定されたチャンネルのカ
レントアドレスレジスタをインクリメントする。
は、デコーダ１３からの指定信号ＣＳ、コントロールレ
ジスタ１０５からのコントロール信号、サービスコント
ローラ１０８からの制御信号を受けて、アドレスバッフ
ァ１０２、データバッファ１０６の入出力制御をするほ
か、アドレスインクリメンタ１１０を動作させて、アド
レスレジスタ１０４のなかの指定されたチャンネルのカ
レントアドレスレジスタをインクリメントする。
【００４４】〈ＣＰＵ１の全体動作〉以下に、本実施例
の動作について説明する。ＣＰＵ１の動作を示すフロー
チャートが図３乃至図６に示されている。これはプログ
ラムＲＯＭ２に記憶されたプログラム（ソフトウェア）
よるもので、図３はメインルーチンを示し、図４乃至図
６は、ＨＤコントローラ１１からのインタラプト信号Ｉ
ＮＴの到来に応答して実行するインタラプトルーチンを
示している。
の動作について説明する。ＣＰＵ１の動作を示すフロー
チャートが図３乃至図６に示されている。これはプログ
ラムＲＯＭ２に記憶されたプログラム（ソフトウェア）
よるもので、図３はメインルーチンを示し、図４乃至図
６は、ＨＤコントローラ１１からのインタラプト信号Ｉ
ＮＴの到来に応答して実行するインタラプトルーチンを
示している。
【００４５】まず図３において、ステップＳ１で録音動
作が実行される。即ち音声入出力装置８−１乃至８−３
は、入力された音声信号をサンプリング周期でＡ／Ｄ変
換する。このＡ／Ｄ変換された信号は、バッファ９−１
乃至９−３に入力され、一旦記憶される。バッファ９−
１乃至９−３に記憶されたデータは、ＤＭＡコントロー
ラ１０及びＨＤコントローラ１１の制御のもとにハード
ディスク１２にブロック転送され、記録される。
作が実行される。即ち音声入出力装置８−１乃至８−３
は、入力された音声信号をサンプリング周期でＡ／Ｄ変
換する。このＡ／Ｄ変換された信号は、バッファ９−１
乃至９−３に入力され、一旦記憶される。バッファ９−
１乃至９−３に記憶されたデータは、ＤＭＡコントロー
ラ１０及びＨＤコントローラ１１の制御のもとにハード
ディスク１２にブロック転送され、記録される。
【００４６】次に、この録音動作の完了後、ステップＳ
２においてキーボード４の操作によりイベント指定モー
ドが選択されたと判定された時、ステップＳ３において
イベントの指定が行われる。例えば、図７に示すよう
に、ハードディスク１２上に記録されている音声データ
の内、アドレスＸからアドレスｂまでに記録されている
部分をイベント１として指定する。この様にイベントを
指定するとステップＳ４において、そのイベントに関す
るアドレス等の情報がＲＡＭ３内のアクセスデータテー
ブルに記憶される。更に、ステップＳ５において、ＤＭ
Ａコントローラ１０の例えばＣＨ４によってＤＭＡ転送
を行うことによってイベント１の冒頭部（ヘッダ）Ａ
（アドレスＸからアドレスａまでの部分）がヘッダデー
タバッファメモリ９−４の例えば、アドレス０からアド
レス４ＦＦＦまでに記憶される。以下同様にして、イベ
ント２，イベント３，イベント４等が指定され、それら
に関するデータがＲＡＭ３のアクセスデータテーブルと
ヘッダデータバッファメモリ９−４に記憶される。
２においてキーボード４の操作によりイベント指定モー
ドが選択されたと判定された時、ステップＳ３において
イベントの指定が行われる。例えば、図７に示すよう
に、ハードディスク１２上に記録されている音声データ
の内、アドレスＸからアドレスｂまでに記録されている
部分をイベント１として指定する。この様にイベントを
指定するとステップＳ４において、そのイベントに関す
るアドレス等の情報がＲＡＭ３内のアクセスデータテー
ブルに記憶される。更に、ステップＳ５において、ＤＭ
Ａコントローラ１０の例えばＣＨ４によってＤＭＡ転送
を行うことによってイベント１の冒頭部（ヘッダ）Ａ
（アドレスＸからアドレスａまでの部分）がヘッダデー
タバッファメモリ９−４の例えば、アドレス０からアド
レス４ＦＦＦまでに記憶される。以下同様にして、イベ
ント２，イベント３，イベント４等が指定され、それら
に関するデータがＲＡＭ３のアクセスデータテーブルと
ヘッダデータバッファメモリ９−４に記憶される。
【００４７】図８は、ヘッダデータバッファメモリ９−
４の記録状態を模式的に表している。この例の場合、イ
ベント１乃至４のヘッダのデータＡ，Ｂ，Ｃ，Ｄが各々
所定のアドレスで指定される領域に記憶されている。
４の記録状態を模式的に表している。この例の場合、イ
ベント１乃至４のヘッダのデータＡ，Ｂ，Ｃ，Ｄが各々
所定のアドレスで指定される領域に記憶されている。
【００４８】図９は、アクセスデータテーブルの記憶状
態を模式的に表している。この例においては、イベント
番号、各イベント番号に対応するヘッダのトップとエン
ドのヘッダデータバッファメモリ９−４上におけるアド
レス、更に、ヘッダに続く音声データのトップとエンド
のハードディスク１２上におけるアドレスが、各々記憶
されている。
態を模式的に表している。この例においては、イベント
番号、各イベント番号に対応するヘッダのトップとエン
ドのヘッダデータバッファメモリ９−４上におけるアド
レス、更に、ヘッダに続く音声データのトップとエンド
のハードディスク１２上におけるアドレスが、各々記憶
されている。
【００４９】この様にしてイベントの指定操作が終了し
た後、キーボード４の操作により所定のイベントの再生
モードが指令されると、ステップＳ６においてキー入力
の割り込みを有効にする処理が実行される。即ち、キー
ボード４からの割り込み処理が待機される。更にステッ
プＳ７においてイベントの再生トリガーを待つ状態とさ
れる。再生が指令されていない状態では、ステップＳ７
において待機状態となる。キー入力があると、図４乃至
図６のインタラプトルーチンが実行されるが、これらの
動作の詳細については後述する。
た後、キーボード４の操作により所定のイベントの再生
モードが指令されると、ステップＳ６においてキー入力
の割り込みを有効にする処理が実行される。即ち、キー
ボード４からの割り込み処理が待機される。更にステッ
プＳ７においてイベントの再生トリガーを待つ状態とさ
れる。再生が指令されていない状態では、ステップＳ７
において待機状態となる。キー入力があると、図４乃至
図６のインタラプトルーチンが実行されるが、これらの
動作の詳細については後述する。
【００５０】メインルーチンにおいては、所定のイベン
トの再生の開始が指令されると、上述したヘッダデータ
バッファメモリ９−４に記憶されたヘッダのデータが読
み出される。そしてステップＳ８においてヘッダデータ
の転送状態が監視されステップＳ９においてヘッダに続
く音声データの再生をすべきタイミングである（ヘッダ
データのアドレスが最後まできた）と判定されるとステ
ップＳ１０に進み、データの転送元がヘッダデータバッ
ファメモリ９−４からバッファ９−１乃至９−３に切り
替えられる。即ち、例えば番号１のイベントの再生が指
令されたとすると、ヘッダデータバッファメモリ９−４
のアドレス０から４ＦＦＦまでに記憶されているヘッダ
Ａが読み出され、音声入出力装置８−１乃至８−３のい
ずれか（例えば８−１）に供給される。音声入出力装置
８−１乃至８−３は、入力されたヘッダデータをＤ／Ａ
変換して図示せぬ回路に出力する。そして全てのヘッダ
データが読み出されるまでの間に、ハードディスク１２
のアドレスａからｂまでに記録されている音声データ
（ヘッダＡに続く音声データ）の内、最初の所定量の音
声データがバッファ９−１乃至９−３のいずれか（例え
ば９−１）に入力され、書き込まれる。ヘッダデータの
全てが呼び出された時、音声入出力装置８−１乃至８−
３への転送元がヘッダデータバッファメモリ９−４から
バッファ９−１乃至９−３に切り替えられる。これによ
り以後、ハードディスク１２のアドレスａ以降に記録さ
れていた音声データがＤ／Ａ変換され、出力されること
になる。
トの再生の開始が指令されると、上述したヘッダデータ
バッファメモリ９−４に記憶されたヘッダのデータが読
み出される。そしてステップＳ８においてヘッダデータ
の転送状態が監視されステップＳ９においてヘッダに続
く音声データの再生をすべきタイミングである（ヘッダ
データのアドレスが最後まできた）と判定されるとステ
ップＳ１０に進み、データの転送元がヘッダデータバッ
ファメモリ９−４からバッファ９−１乃至９−３に切り
替えられる。即ち、例えば番号１のイベントの再生が指
令されたとすると、ヘッダデータバッファメモリ９−４
のアドレス０から４ＦＦＦまでに記憶されているヘッダ
Ａが読み出され、音声入出力装置８−１乃至８−３のい
ずれか（例えば８−１）に供給される。音声入出力装置
８−１乃至８−３は、入力されたヘッダデータをＤ／Ａ
変換して図示せぬ回路に出力する。そして全てのヘッダ
データが読み出されるまでの間に、ハードディスク１２
のアドレスａからｂまでに記録されている音声データ
（ヘッダＡに続く音声データ）の内、最初の所定量の音
声データがバッファ９−１乃至９−３のいずれか（例え
ば９−１）に入力され、書き込まれる。ヘッダデータの
全てが呼び出された時、音声入出力装置８−１乃至８−
３への転送元がヘッダデータバッファメモリ９−４から
バッファ９−１乃至９−３に切り替えられる。これによ
り以後、ハードディスク１２のアドレスａ以降に記録さ
れていた音声データがＤ／Ａ変換され、出力されること
になる。
【００５１】メインルーチンのステップＳ７において所
定のキー入力が行われると、図４に示すキーオンインタ
ーラプトルーチンが実行される。まずステップＳ２１に
おいて、キーボード４の操作に対応して再生イベントが
決定される。次にステップＳ２２において、ＤＭＡチャ
ンネルの割り付けが行われる。即ち例えば、番号１乃至
３のイベントが指定された時、各イベントに対応してＣ
Ｈ１乃至ＣＨ３が対応される。この実施例の場合、３つ
までのキー入力に対応するイベントを再生することが可
能であるが、それ以上の数のイベントが指定された場
合、空きチャンネルが存在しないこととなり、その指定
は無効とされる。チャンネルの割り付けが完了した後、
ステップＳ２３において、ヘッダデータバッファメモリ
９−４に記憶されているそのイベントのヘッダデータが
音声入出力装置８−１乃至８−３に転送されるようにＤ
ＭＡコントローラ１０がプログラムされる。そしてその
転送動作が実行される。
定のキー入力が行われると、図４に示すキーオンインタ
ーラプトルーチンが実行される。まずステップＳ２１に
おいて、キーボード４の操作に対応して再生イベントが
決定される。次にステップＳ２２において、ＤＭＡチャ
ンネルの割り付けが行われる。即ち例えば、番号１乃至
３のイベントが指定された時、各イベントに対応してＣ
Ｈ１乃至ＣＨ３が対応される。この実施例の場合、３つ
までのキー入力に対応するイベントを再生することが可
能であるが、それ以上の数のイベントが指定された場
合、空きチャンネルが存在しないこととなり、その指定
は無効とされる。チャンネルの割り付けが完了した後、
ステップＳ２３において、ヘッダデータバッファメモリ
９−４に記憶されているそのイベントのヘッダデータが
音声入出力装置８−１乃至８−３に転送されるようにＤ
ＭＡコントローラ１０がプログラムされる。そしてその
転送動作が実行される。
【００５２】ヘッダデータが転送されている間に、ヘッ
ダデータに続く音声データをハードディスク１２からバ
ッファ９−１乃至９−３に転送しておかなくてはならな
いので、その転送要求（ハードディスク１２のどのアド
レスからどのバッファのどのアドレスにどれだけ転送す
るか）を作成する。そしてこれが、頭出し転送アクセス
要求である転送要求キューに登録される。そのイベント
再生が無音状態から初めての再生である場合、ハードデ
ィスク１２はまだ動作しておらず、後述する図５に示
す、ディスク転送終了割り込みルーチンは永久に動作し
ないことになるので（このルーチンは、ハードディスク
１２の転送が終了する毎に実行される）、ステップＳ２
５において、初めての再生であると判定された場合にお
いては、ステップＳ２６においてソフト割り込みを行
い、図５に示す、ディスク終了割り込みルーチンが呼び
出される。イベント再生の指定が既に他のイベントを再
生中の状態で行われた時は、現在ハードディスク１２が
行っている転送が終了すれば、図５に示すディスク転送
終了割り込みが実行されるので、ステップＳ２６の処理
はスキップされる。
ダデータに続く音声データをハードディスク１２からバ
ッファ９−１乃至９−３に転送しておかなくてはならな
いので、その転送要求（ハードディスク１２のどのアド
レスからどのバッファのどのアドレスにどれだけ転送す
るか）を作成する。そしてこれが、頭出し転送アクセス
要求である転送要求キューに登録される。そのイベント
再生が無音状態から初めての再生である場合、ハードデ
ィスク１２はまだ動作しておらず、後述する図５に示
す、ディスク転送終了割り込みルーチンは永久に動作し
ないことになるので（このルーチンは、ハードディスク
１２の転送が終了する毎に実行される）、ステップＳ２
５において、初めての再生であると判定された場合にお
いては、ステップＳ２６においてソフト割り込みを行
い、図５に示す、ディスク終了割り込みルーチンが呼び
出される。イベント再生の指定が既に他のイベントを再
生中の状態で行われた時は、現在ハードディスク１２が
行っている転送が終了すれば、図５に示すディスク転送
終了割り込みが実行されるので、ステップＳ２６の処理
はスキップされる。
【００５３】次に、図５に示すディスク転送終了割り込
みのルーチンについて説明する。まず、ステップＳ３１
において転送要求キューが空かどうかが判定される。新
たな頭出し要求が行われている場合（キューが空でない
場合）、ステップＳ３２に進み、図４のステップＳ２４
で作成されたキューに示された転送要求に従い、ＤＭＡ
コントローラ１０とＨＤコントローラ１１がプログラム
される。そしてヘッダに続く音声データの転送が開始さ
れる。転送要求キューが空である場合、新たなイベント
再生は行われないので、ステップＳ３３に進み、現在行
っているイベント再生についての定常再生つまり、現在
発音中の各チャンネルに時分割で適宜ハードディスク１
２からデータブロックをバッファ９−１乃至９−３に振
り分けていく処理が実行される。
みのルーチンについて説明する。まず、ステップＳ３１
において転送要求キューが空かどうかが判定される。新
たな頭出し要求が行われている場合（キューが空でない
場合）、ステップＳ３２に進み、図４のステップＳ２４
で作成されたキューに示された転送要求に従い、ＤＭＡ
コントローラ１０とＨＤコントローラ１１がプログラム
される。そしてヘッダに続く音声データの転送が開始さ
れる。転送要求キューが空である場合、新たなイベント
再生は行われないので、ステップＳ３３に進み、現在行
っているイベント再生についての定常再生つまり、現在
発音中の各チャンネルに時分割で適宜ハードディスク１
２からデータブロックをバッファ９−１乃至９−３に振
り分けていく処理が実行される。
【００５４】キーオフが指令されると図６に示すキーオ
フインターラプトルーチンが実行される。即ち、イベン
トの割り付けられているＤＭＡチャンネルの転送が全て
中止され、再生が中止される（ステップＳ４１）。
フインターラプトルーチンが実行される。即ち、イベン
トの割り付けられているＤＭＡチャンネルの転送が全て
中止され、再生が中止される（ステップＳ４１）。
【００５５】 ヘッダデータバッファメモリ９−４に
記憶されるデータの容量を４８ＫＨｚ１６ビットＰＣＭ
データとして約６０ｍｓ分とすると、アクセスタイム２
０ｍｓのハードディスク１２で３つのイベントを同時に
再生する時、３回のアクセス（＝６０ｍｓ）のオーバヘ
ッドを吸収することが出来る。
記憶されるデータの容量を４８ＫＨｚ１６ビットＰＣＭ
データとして約６０ｍｓ分とすると、アクセスタイム２
０ｍｓのハードディスク１２で３つのイベントを同時に
再生する時、３回のアクセス（＝６０ｍｓ）のオーバヘ
ッドを吸収することが出来る。
【００５６】図１０は、以上の動作をタイムチャートに
まとめたものである。例えば、ＤＭＡコントローラ１０
のＣＨ１においてイベント１の再生が指令されると、そ
のヘッダＡのデータがヘッダデータバッファ９−４から
音声入出力装置８−１（Ｔｒ１）に転送される。そし
て、この転送動作が完了した後、バッファ９−１のデー
タが音声入出力装置８−１に供給される。同様に、ＣＨ
２においてイベント２の再生が指令されると、ヘッダデ
ータバッファ９−４よりイベント２のヘッダＢが音声入
出力装置８−２で再生され、その再生が完了した後、バ
ッファ９−２のデータが音声入出力装置８−２に供給さ
れる。
まとめたものである。例えば、ＤＭＡコントローラ１０
のＣＨ１においてイベント１の再生が指令されると、そ
のヘッダＡのデータがヘッダデータバッファ９−４から
音声入出力装置８−１（Ｔｒ１）に転送される。そし
て、この転送動作が完了した後、バッファ９−１のデー
タが音声入出力装置８−１に供給される。同様に、ＣＨ
２においてイベント２の再生が指令されると、ヘッダデ
ータバッファ９−４よりイベント２のヘッダＢが音声入
出力装置８−２で再生され、その再生が完了した後、バ
ッファ９−２のデータが音声入出力装置８−２に供給さ
れる。
【００５７】ＤＭＡコントローラ１０のＣＨ４について
着目してみると、イベント１のハードディスク１２上に
おける頭出しが行われ、続いてハードディスク１２から
バッファ９−１にイベント１のヘッダＡに続く音声デー
タが転送される。引き続いてイベント２のハードディス
ク１２上における頭出しが行われ、イベント２のヘッダ
Ｂに続く音声データがハードディスク１２からバッファ
９−２に転送される。以上の動作が適宜繰り返されるこ
とになる。更に、このＤＭＡ転送動作をミクロ的にみる
と、各サンプリング時刻においてＣＨ１，ＣＨ２の動作
が実行される。そして、それ以外の時間はＣＨ４のハー
ドディスク１２とバッファ９−１，９−２との間のデー
タ転送が行われる。
着目してみると、イベント１のハードディスク１２上に
おける頭出しが行われ、続いてハードディスク１２から
バッファ９−１にイベント１のヘッダＡに続く音声デー
タが転送される。引き続いてイベント２のハードディス
ク１２上における頭出しが行われ、イベント２のヘッダ
Ｂに続く音声データがハードディスク１２からバッファ
９−２に転送される。以上の動作が適宜繰り返されるこ
とになる。更に、このＤＭＡ転送動作をミクロ的にみる
と、各サンプリング時刻においてＣＨ１，ＣＨ２の動作
が実行される。そして、それ以外の時間はＣＨ４のハー
ドディスク１２とバッファ９−１，９−２との間のデー
タ転送が行われる。
【００５８】以上においては、ヘッダデータをヘッダデ
ータバッファメモリに記憶させる様にしたが、所定のエ
ンドデータバッファメモリにキーがオフになった後に出
す音を格納するようにしてもよい。このようにすると、
最初にヘッダデータをヘッダデータバッファメモリから
読み出し、次にハードディスクからのデータを再生し、
最後にエンドデータバッファメモリからイベント指定キ
ーがオフになった後に出す音を読み出すようにすれば、
メモリの節約のためのルーピィング指定等を施さずに、
長い音のサンプリングをそのまま演奏することが可能な
サンプラーを実現することが出来る。
ータバッファメモリに記憶させる様にしたが、所定のエ
ンドデータバッファメモリにキーがオフになった後に出
す音を格納するようにしてもよい。このようにすると、
最初にヘッダデータをヘッダデータバッファメモリから
読み出し、次にハードディスクからのデータを再生し、
最後にエンドデータバッファメモリからイベント指定キ
ーがオフになった後に出す音を読み出すようにすれば、
メモリの節約のためのルーピィング指定等を施さずに、
長い音のサンプリングをそのまま演奏することが可能な
サンプラーを実現することが出来る。
【００５９】
【発明の効果】以上のごとく、本発明のデジタルレコー
ダによれば、ヘッダを持たず外部記録媒体手段に記録さ
れた音声データを、再生に先立って、複数の区間に区切
り、その複数の区間の内から再生しようとする音声デー
タの区間を指定し、指定された各区間の音声データを先
頭部データとこれに続く後続部データとに区別し、その
内の先頭部データをヘッダと見做し、再生指示に先立っ
て、このヘッダ（先頭部データ）を外部記録媒体手段か
ら先読み出しするので、再生動作時における外部記録媒
体手段でのディスクアクセス回数が減り、実効的にシー
ク時間を短縮する結果、外部記録媒体手段に記録された
音声データの任意部分を迅速に再生することができる。
ダによれば、ヘッダを持たず外部記録媒体手段に記録さ
れた音声データを、再生に先立って、複数の区間に区切
り、その複数の区間の内から再生しようとする音声デー
タの区間を指定し、指定された各区間の音声データを先
頭部データとこれに続く後続部データとに区別し、その
内の先頭部データをヘッダと見做し、再生指示に先立っ
て、このヘッダ（先頭部データ）を外部記録媒体手段か
ら先読み出しするので、再生動作時における外部記録媒
体手段でのディスクアクセス回数が減り、実効的にシー
ク時間を短縮する結果、外部記録媒体手段に記録された
音声データの任意部分を迅速に再生することができる。
【図１】本発明のデジタルレコーダの一実施例の構成を
示すブロック図である。
示すブロック図である。
【図２】図１におけるＤＭＡコントローラの一実施例の
構成を示すブロック図である。
構成を示すブロック図である。
【図３】図１における動作を説明するフローチャートで
ある。
ある。
【図４】図１における動作を説明するフローチャートで
ある。
ある。
【図５】図１における動作を説明するフローチャートで
ある。
ある。
【図６】図１における動作を説明するフローチャートで
ある。
ある。
【図７】ハードディスク上における記録状態を説明する
図である。
図である。
【図８】ヘッダデータバッファメモリの記憶状態を説明
する図である。
する図である。
【図９】アクセスデータテーブルの内容を説明する図で
ある。
ある。
【図１０】図１の実施例の動作を説明するタイミングチ
ャートである。
ャートである。
１ ＣＰＵ ２ ＲＯＭ ３ ＲＡＭ ８−１乃至８−３ 音声入出力装置 ９−１乃至９−３ バッファ ９−４ ヘッダデータバッファメモリ １０ ＤＭＡコントローラ １１ ＨＤコントローラ １２ ハードディスク １３ レコーダ １６ インバータ
Claims (1)
- 【請求項１】 音声データを記録する外部記録媒体手段
と、音声データを再生する以前に、前記外部記録媒体手段に
記録される音声データを複数の区間に区切り、その内で
再生しようとする音声データの区間を指定する指定手段
と、 この指定手段により指定される各指定区間の音声データ
を、先頭部データとこれに続く後続部データとに区別
し、先頭部データおよび後続部データの記録位置を表す
先頭部アドレスおよび後続部アドレスを各指定区間毎に
記憶するアドレス記憶手段と、 再生指示に先立って、前記アドレス記憶手段に記憶され
る先頭部アドレスに従って、各指定区間の先頭部データ
を前記外部記録媒体手段から先読み出しして先頭部デー
タ記憶手段に格納する先読み出し手段と、 再生指示に応じて、先読み出しされた先頭部データを前
記先頭部データ記憶手段から読み出して再生しつつ、前
記アドレス記憶手段に記憶される後続部アドレスを参照
して現在再生中の先頭部データに続く後続部データを前
記外部記録媒体手段から読み出して後続部データ記憶手
段に格納する第１の再生手段と、 この第１の再生手段が先頭部データの再生を完了した時
点で、後続部データ記憶手段から後続部データを読み出
して再生する一方、次指定区間の先頭部データの再生を
前記第１の再生手段に指示する第２の再生手段と を具備
することを特徴とするデジタルレコーダ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2416544A JP2969187B2 (ja) | 1990-12-28 | 1990-12-28 | デジタルレコーダ |
| US08/132,445 US5559779A (en) | 1990-12-28 | 1993-10-06 | Digital audio recorder using external memory medium and leading portion audio data memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2416544A JP2969187B2 (ja) | 1990-12-28 | 1990-12-28 | デジタルレコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04232683A JPH04232683A (ja) | 1992-08-20 |
| JP2969187B2 true JP2969187B2 (ja) | 1999-11-02 |
Family
ID=18524765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2416544A Expired - Fee Related JP2969187B2 (ja) | 1990-12-28 | 1990-12-28 | デジタルレコーダ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5559779A (ja) |
| JP (1) | JP2969187B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0172866B1 (ko) | 1994-07-06 | 1999-04-15 | 구자홍 | 음성 또는 영상신호의 저장/재생장치 |
| US6195217B1 (en) | 1995-03-06 | 2001-02-27 | Hyundai Electronics Industries Co., Ltd. | Hard disk equipped with a memory for storing file allocation table (FAT) information |
| JP3141726B2 (ja) * | 1995-06-07 | 2001-03-05 | 日本電気株式会社 | ディジタル音声データ蓄積装置 |
| US5909638A (en) * | 1996-08-06 | 1999-06-01 | Maximum Video Systems, Inc. | High speed video distribution and manufacturing system |
| US6674692B1 (en) | 1998-10-20 | 2004-01-06 | Darren Holland | Audio component with integrated digital recording and storage media |
| US20070250534A1 (en) * | 2006-04-07 | 2007-10-25 | Seahike, L.L.C. | Virtual jukebox music system and method |
| US20070286358A1 (en) * | 2006-04-29 | 2007-12-13 | Msystems Ltd. | Digital audio recorder |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG28340G (en) * | 1983-12-16 | 1995-09-18 | Sony Corp | Disk reproducing apparatus |
| US4675754A (en) * | 1984-02-21 | 1987-06-23 | Mitsubishi Denki Kabushiki Kaisha | Magnetic recorder/reproducer |
| JPS61158078A (ja) * | 1984-12-28 | 1986-07-17 | Sony Corp | 情報再生装置 |
| JP2574744B2 (ja) * | 1985-04-10 | 1997-01-22 | 株式会社日立製作所 | Ｐｃｍ信号記録再生装置 |
| US4772959A (en) * | 1986-04-02 | 1988-09-20 | Matsushita Electric Industrial Co., Ltd. | Digital signal recording and reproducing apparatus |
| US4833549A (en) * | 1987-01-07 | 1989-05-23 | Casio Computer Co., Ltd. | Digital audio tape record/play-back system for recording/playing back character data together with digital audio data |
| JP2624698B2 (ja) * | 1987-08-07 | 1997-06-25 | 株式会社東芝 | ディスク再生装置 |
| JP2830422B2 (ja) * | 1989-09-04 | 1998-12-02 | カシオ計算機株式会社 | 自動演奏装置 |
| JPH03239100A (ja) * | 1990-02-16 | 1991-10-24 | Pioneer Electron Corp | 記録媒体演奏装置 |
-
1990
- 1990-12-28 JP JP2416544A patent/JP2969187B2/ja not_active Expired - Fee Related
-
1993
- 1993-10-06 US US08/132,445 patent/US5559779A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5559779A (en) | 1996-09-24 |
| JPH04232683A (ja) | 1992-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2979100B2 (ja) | デジタルレコーダ | |
| US20050090918A1 (en) | Digital audio recording and playback apparatus | |
| JP3055220B2 (ja) | デジタルレコーダ | |
| JP2969187B2 (ja) | デジタルレコーダ | |
| JP3252172B2 (ja) | デジタルレコーダ | |
| JPH11149706A (ja) | 記録再生装置及び記録再生方法 | |
| JP2916533B2 (ja) | デジタルマルチトラックレコーダ | |
| JPH04232666A (ja) | デジタルレコーダ | |
| JP3055222B2 (ja) | デジタルレコーダ | |
| JP3230756B2 (ja) | デジタルレコーダ | |
| JP2979154B2 (ja) | デジタルレコーダ | |
| JP3298655B2 (ja) | デジタルレコーダ | |
| JP3055221B2 (ja) | デジタルレコーダ | |
| JPH05135548A (ja) | デジタルレコーダ | |
| JPH05144179A (ja) | デジタルレコーダ | |
| JP3028667B2 (ja) | デジタルレコーダ | |
| JP2812305B2 (ja) | 光ディスク装置 | |
| JP3542528B2 (ja) | 記録再生装置 | |
| JP3131849B2 (ja) | デジタルレコーダ | |
| JPH04117688A (ja) | デジタルレコーダ | |
| JP2000322874A (ja) | 情報・データ処理装置及び情報・データの再生方法およびビデオ編集装置およびコンピュータ読み取り可能な記録媒体およびシステム・オン・チップ型集積装置 | |
| JPH10307744A (ja) | 情報再生装置 | |
| JPS61168104A (ja) | 音声蓄積装置 | |
| JPH01176383A (ja) | ディスク装置 | |
| JPH04212767A (ja) | デジタルレコーダ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |