JP2979154B2 - デジタルレコーダ - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、音声信号をデジタル的に記録、再生、更に
は編集することが可能なデジタルレコーダに関する。

〔従来の技術〕

従来から音声信号を記録（録音）、再生、編集する方
法としては、磁気テープにアナログ音声信号を磁気記録
し、それを再生、編集することが行われている。しか
し、このような従来技術は、アナログ記録再生によって
いる為、音質の劣化がさけられず、特に一度録音した音
声信号をダビングすると劣化が顕著となる。

また、磁気テープを記録媒体としているので、目的の
編集ポイントに到達するのに時間がかかってしまうとい
う問題や、磁気テープの当該録音部分を物理的に切り貼
りしたり、編集部分を他の場所に一度コピーした上でな
ければ編集作業を行えないという問題もある。

音質劣化の問題に対しては、磁気テープへの記録方法
をデジタル化することで対応できるものの、シーケンシ
ャルアクセスの記録媒体を用いるために生じる頭出しや
編集の自由度に関する欠点は単なるデジタル化によって
は除去することができない。

そこで、最近、音声データの入出力動作を行う音声入
出力手段から供給されたデジタル音声データをそのま
ま、または編集完了後のデジタル音声データを記憶する
例えばランダムアクセス型（すなわちダイレクト記録
型）ハードディスク装置等からなる音声データ記憶手段
を有するデジタルレコーダが提案されている。

このような音声データ記憶手段に記憶された音声デー
タは、音声データ記憶手段の故障に備え、例えばフロッ
ピーディスク、8mmテープ、DAT、光磁気ディスク、シー
ケンシャルアクセス磁気記録装置である固定ヘッド式ス
トリーマ装置等のメモリに保存しておくことが望まし
い。これらのメモリは、大量にデータを保存できる利点
はあるが、転送速度が大変遅い。したがって、編集作業
中にデータを保存したいと編集者が考えても、データを
保存するのに時間がかなり必要なため、簡単に実行する
ことができなかった。したがって、重要なデータの保存
を怠りハードディスク等の音声データ記憶手段が物理的
に破壊されたときに、何のデータも残らないという結果
を招来するという問題がある。

本発明は、上述の問題を解決し、電源オフを指示する
操作に応じて音声データを自動的に退避格納でき、しか
も退避格納する際の転送時間を短縮化することができる
デジタルレコーダを提供することを目的とする。

〔課題を解決するための手段ならびに作用〕

本発明のデジタルレコーダは、外部記録手段に記録さ
れる音声データの記録領域を記憶する領域記憶手段と、
電源オフを指示する操作がなされた場合、前記外部記録
手段を用いた処理動作が完遂するまで待機してから音声
データの保存を指示する保存指示手段と、転送されて来
る音声データを退避格納する退避格納手段と、前記保存
指示手段が保存を指示した場合、前記領域記憶手段に記
憶される記録領域を参照して前記外部記録手段にアクセ
スし、その記録領域の音声データを前記退避格納手段へ
転送する転送手段とを具備することを特徴とする。

そして、上記構成によれば、ユーザーが電源オフを指
示する操作を行うと、外部記録手段を用いた処理動作が
完遂するまで待機した後、領域記憶手段に記憶される記
録領域を参照して外部記録手段にアクセスし、その記録
領域の音声データを退避格納手段に転送して退避格納さ
せるので、音声データを自動的に退避格納でき、しかも
領域記憶手段に記憶される記録領域を参照して外部記録
手段にアクセスする為、転送する記録領域をサーチする
手間が省ける分、転送に要する時間を短縮化することが
可能になる。

〔実施例〕

以下、この発明のデジタルレコーダの好適な実施例を
図面を参照して説明する。

＜全体構成＞ 第１図は、本発明のデジタルレコーダの一実施例の全
体構成を示しており、この実施例においては、同時に３
トラックまでの録音、再生動作が出来るようになってい
る。全体は、図示のとおり、CPU部（図中左側の部分）
と、DMAユニット（音声記録再生処理装置）（図中右側
の部分）とにわかれる。

CPU部は、CPU1と、このCPU1の動作を規定するプログ
ラム（詳細は後述）を記憶したプログラムROM2と、各種
データを記憶するエリア、第11図に示すように３トラッ
クのディスクアクセスポインタ、スタートアドレスおよ
びエンドアドレスを記憶するエリアならびにワークエリ
ア等を含むRAM3と、CPU1のI/Oポートに接続された周辺
機器である各種ファンクションキー、データ入力キー等
を含むキーボード４、CRTあるいはLCDとそのドライバを
含み各種表示を行う表示装置５とを有する。CPU1は、後
述するようにリアルタイム動作時（録音／再生等）にお
いて、DMAユニットのアドレスバス、データバスの空き
時間に、必要に応じてDMAユニットの各構成要素の制御
を行ない、編集時において、データブロックの並べ換え
や、ディスクアクセスポインタの操作等を行なう。キー
ボード４からは、後述するように、各トラック（以下、
Trとする）の録音／再生モードの設定、スタート、スト
ップ、ロケート、編集点の指定などが行える。

プログラムROM2,RAM3のアドレス端子には、アドレス
バスを介してCPU1からアドレス信号が送られ、その出力
端子はデータバスを介してCPU1にあるいはトランシーバ
７に接続されている。

すなわち、CPU部とDMAユニットとを連結するために、
バッファ６、トランシーバ７がDMAユニット内に設けら
れている。バッファ６はCPU1とアドレスバスを介して接
続され、更にDMAユニット内のアドレスバスに連結され
る。トランシーバ７はCPU1とデータバスを介して接続さ
れ、更にDMAユニット内のデータバスに連結される。

DMAユニット内には、Tr1の為の音声入出力装置８−
１、Tr2の為の音声入出力装置８−２、Tr3の為の音声入
出力装置８−３が設けられていて、夫々には、アナログ
音声信号が独立に入出力可能となっている。

各音声入出力装置８−１〜８−３の内部には、A/D変
換、D/A変換を選択的に実行する変換器のほか、サンプ
リングノイズ除去用のローパスフィルタ、更にサンプリ
ング周期でクロックを発生するクロック回路などが含ま
れている。これらの音声入出力装置８−１〜８−３にお
いては、当該トラックがレコード（記録）状態に設定さ
れれば、外部からのアナログ音声信号をサンプリング周
期毎に適宜フィルタリングした後、A/D変換して、デジ
タル音声データを得る。逆に当該トラックがプレイ（再
生）状態に設定されれば、予め読み出されたデジタル音
声データをサンプリング周期毎にD/A変換して適宜フィ
ルタリングした後、アナログ音声信号として出力する。

Tr1〜Tr3の各音声入出力装置８−１〜８−３は、デー
タバスを介して対応するバッファ９−１（BUF1）、バッ
ファ９−２（BUF2）、バッファ９−３（BUF3）とそれぞ
れ接続され、デジタル音声データの授受を行う。

このバッファ９−１〜９−３はTr1〜Tr3に夫々対応し
ており、音声入出力装置８−１〜８−３との間のデータ
転送は、DMAコントローラ10にて直接メモリアクセス（D
MA）方式により行われる。

この各音声入出力装置８−１〜８−３は、DMAコント
ローラ10に対し、レコーディング時には、サンプリング
周期で音声入出力装置８−１〜８−３からバッファ９−
１〜９−３方向への１回のサンプリングに係るデジタル
データのDMA転送（シングル転送）を要求（リクエス
ト）し（DRQ信号を送出し（Tr1ではDRQ1、Tr2ではDRQ
2、Tr3ではDRQ3としてDMAコントローラ10に与えられ
る））、DMAコントローラ10からの回答（アクノーレッ
ジが、Tr1ではDAK1、Tr2ではDAK2、Tr3ではDAK3としてD
MAコントローラ10から与えられる）を受けて、実際のデ
ータ転送が実行される。プレイ時には、サンプリング周
期でバッファ９−１〜９−３から音声入出力装置８−１
〜８−３方向への１回のサンプリングに係るデジタルデ
ータのDMA転送（シングル転送）の要求が、音声入出力
装置８−１〜８−３からなされ、上記した場合と同様に
DMAコントローラ10によってデータ転送が実行される。

このバッファ９−１〜９−３は、複数回もしくは多数
回のデジタル音声データを記憶できる容量をもち、例え
ばRAMをTr1〜Tr3に３分割し、夫々リングバッファ（最
終アドレスと先頭アドレスとが仮想的につながったバッ
ファ）として使用することで、FIFOバッファとして機能
するよう構成されている。

このバッファ９−１〜９−３に対するアドレス指定
は、アドレスバスを介してDMAコントローラ10などより
なされる。すなわちDMA転送を行っているときはDMAユニ
ット内のアドレスバス、データバス、制御信号ラインは
DMAコントローラ10が専有することになる。

そしてバッファ９−１〜９−３はデータバスを介し、
更にハードディスクコントローラ（以下、HDコントロー
ラとする）11の制御に従ってハードディスク装置12とデ
ータの授受を行う。ハードディスク装置12とHDコントロ
ーラ11とはデータバスとコントロール信号ラインとを介
し連結され、ハードディスク装置12に対するリード／ラ
イトアクセスが全てHDコントローラ11によりなされる。
また、シーケンシャルアクセス記憶装置であるストリー
マ装置18がデータバスおよびコントロール信号ラインを
介してHDコントローラ11およびハードディスク装置12に
連結されている。ストリーマ装置18はハードディスク装
置12に記憶された音声データを保存するためのメモリで
ある。ハードディスク装置12は、Tr1〜Tr3の３トラック
分の分割された記憶エリアを有しており、バッファ９−
１〜９−３とのデータ転送がDMAコントローラ10により
なされる。これは、HDコントローラ11が１つのデータブ
ロックを転送し終ると割込み（INT）をCPU1にかけ、次
のデータブロックの転送指示をCPU1に対し行うことによ
りなされる。CPU1は、HDコントローラ11からインタラプ
ト信号INTが到来すると、DMAコントローラ10、HDコント
ローラ11を所望の状態に設定したり、プログラミングし
たりした後、DMA転送を行わせる。この動作の詳細は後
に説明する。

DMAコントローラ10は、プレイ時にあっては、ハード
ディスク装置12から予め指定された量（複数サンプリン
グ周期分）のデジタル音声データを読み出した後、バッ
ファ９−１〜９−３のうちの指定されるバッファへDMA
転送（ブロック転送）するよう動作し、レコード時にあ
っては、指定されたバッファから予め指定された量（複
数サンプリング周期分）のデジタル音声データを読み出
してハードディスク装置12の指定される位置へDMA転送
（ブロック転送）するよう動作する。

このハードディスク装置12とバッファ９−１〜９−３
との間のデータ転送の際は、HDコントローラ11よりDMA
コントローラ10に対し要求信号DREQを出力し（DMAコン
トローラ10側ではDRQ4として受取る）、転送可能となる
と逆に回答信号DACKを受取る（DMAコントローラ10側で
はDAK4として出力する）ことで、実際の転送状態とな
る。

このように、DMAコントローラ10は、Tr1〜Tr3の音声
入出力装置８−１〜８−３とバッファ９−１〜９−３と
の間の３チャンネル（後述するCH1〜CH3）のデータ転送
と、順番に選択されたいずれかのバッファ９−１〜９−
３とハードディスク装置12との間の１チャンネル（後述
するCH4）のデータ転送との、計４チャンネルの時分割
データ転送動作をする。

CPU1は、DMAユニット内の各構成要素の機能、作用を
管理するために、アドレスバスを介しバッファ６にアド
レス信号を与えるほか、各構成要素の指定信号をバッフ
ァ６を介しデコーダ13に供給して、夫々の指定信号CS
を、各音声入出力装置８−１〜８−３、バッファ９−１
〜９−３、DMAコントローラ10、HDコントローラ11に与
える。同時に、トランシーバ７を介し、データバスを経
由して種々のデータのやりとりがCPU1との間でなされ
る。また、CPU1は、デジタルマルチトラックレコーダ全
体へ給電を行う電源ユニット17のキーボード４からのオ
ン指示およびオフ指示を検出する。

更に、CPU1から各音声入出力装置８−１〜８−３のIO
WR端子にはレコード状態（ライト状態）とするのかプレ
イ状態（リード状態）とするのかを指定する指定信号WR
が、バッファ６を介して与えられる。

また、各バッファ９−１〜９−３、DMAコントローラ1
0、HDコントローラ11に対してもこの指定信号（ライト
信号）WRと別の指定信号（リード信号）RDとがバッファ
６を介しCPU1から与えられ、夫々の構成要素からデータ
を読み出したり逆にデータを書込んだりするようにな
る。また、DMAコントローラ10からも、DMA転送状態にあ
ってはこれらの指定信号RD、WRを出力するようになる。
これらの信号と各構成要素の機能、動作の関係は後述す
る。

DMAコントローラ10は、DMA転送を各構成要素間で行っ
ているとき、DMA可能（イネーブリング）信号DMAENBを
“1"にして出力する。その結果、この信号DMAENBがイン
バータ16を介して与えられるアンドゲート14の出力は
“0"となり、バッファ６、トランシーバ７にはイネーブ
リング信号Ｅが“0"として与えられ、結局CPU部とDMAユ
ニットとのデータ、アドレスの授受はできなくなる。こ
のとき、アンドゲード15に“1"信号がデコーダ13より与
えられておれば、アンドゲート15の出力が“1"となって
CPU1にウェイト信号WAITが供給される。

つまり、CPU1が、DMAユニットを管理するために、バ
ッファ６、トランシーバ７を聞かせるべくデコーダ13に
所定の信号を与えているとき、つまりアンドゲート14の
一入力端にデコーダ13より“1"信号を供給しているとき
（CPU1がバッファ９−１〜９−３、DMAコントローラ1
0、HDコントローラ11、音声入出力装置８−１〜８−３
のいずれかにアクセスするためのアドレス信号を出力す
ると、デコーダ13の出力はアクティブとなりアンドゲー
ト14、15の夫々の一入力端への出力は“1"となる）、DM
A転送を開始するとCPU1にはウェイト（WAIT）がかか
り、DMA転送が優先して実行された後、ウェイト解除に
ともなってCPU1の動作が再開される。

また、逆に、DMAコントローラ10が、DMA転送を実行し
ているときに、CPU1が例えばDMAコントローラ10をアク
セスしようとしても、アンドゲート15よりウェイト信号
WAITが与えられCPU1の実行サイクルは途中で引き延ばさ
れて、バッファ６、トランシーバ７はその間閉じられる
ことになる。

結局、CPU1が、DMAユニットの各構成要素にアクセス
できるのは、 CPU1がDMAユニットの各構成要素をアクセスするため
のアドレスを出した。

信号DMAENBがインアクティブ（“0"）つまりDMAユニ
ットのデータバスが空いている。

の２つの条件を満足するときであるが、CPU1は上述した
ように、ゲート14、15の作用によっていつDMAユニット
にアクセスするかを考慮することなく処理をすすめるこ
とができる。

また、CPU1は、キー入力やコントロールデータのトリ
ガに応じて直ちにDMAユニットの動作状態を変えたい場
合、DMAコントローラ10に対して、DMAコントローラ10の
状態がどのような状態であってもDMA転送を中断する指
令DMAENDを出力することができる（これは、DMAコント
ローラ10にはEND信号として与えられる）。

＜DMAコントローラ10の要部構成＞ 次に、DMAコントローラ10の一構成例を説明する。DMA
コントローラ10は、１バスサイクルが数百ナノ秒である
転送能力をもつ。従って、３トラック分のサンプリング
データを転送する時間は１から２マイクロ秒となる。

サンプリング周波数fsを48KHzとしたとき、１サンプ
リング時間の間隔は約21マイクロ秒となり、サンプリン
グ時間間隔のほとんどは、バッファ９−１〜９−３とHD
コントローラ11、ハードディスク装置12との間のデータ
転送及びCPU1から各構成要素のプログラミング時間にあ
てることが可能となる。

さて、その具体例の主要構成は、第２図に示されてい
る。このDMAコントローラ10は、アドレスバスと接続さ
れる入力側（IN）のアドレスバッファ101と出力側（OU
T）のアドレスバッファ102を有する。入力側のアドレス
バッファ101に与えられるアドレス信号によって、レジ
スタセレクタ103の指定内容が変化し、アドレスレジス
タ104とコントロールレジスタ105とに存在する所望のレ
ジスタが指定されることになる。

アドレスレジスタ104、コントロールレジスタ105には
４つのチャンネルCH1〜CH4のエリアがあり、チャンネル
CH1〜CH3は、バッファ９−１〜９−３と音声入出力装置
８−１〜８−３との間のDMA転送を行うためのレジスタ
であり、チャンネルCH4は、バッファ９−１〜９−３の
うちの指定したバッファとハードディスク装置12との間
のDMA転送を行なうためのレジスタである。

アドレスレジスタ104内の各チャンネルCH1〜CH4のレ
ジスタは、対応するバッファ９−１〜９−３及び指定さ
れたバッファのカレントアドレスとスタートアドレスと
を少なくとも記憶するエリアを有し、コントロールレジ
スタ105の各チャンネルCH1〜CH4のエリアには、例え
ば、DMA転送の方向を指定するコントロールデータが記
憶される。

このアドレスレジスタ104、コントロールレジスタ105
の内容は、データバッファ106を介してデータバスに対
して入出力可能となっている。そして、これらの各構成
要素を制御しているのが、タイミングコントロールロジ
ック107と、サービスコントローラ108、チャンネルセレ
クタ109である。

サービスコントローラ108は、ハードロジックもしく
はマイクロプログラム制御構成となっていて、タイミン
グコントロールロジック107からの信号、音声入出力装
置８−１〜８−３、HDコントローラ11からのDMA要求信
号DRQ1〜DRQ4や、CPU1からのDMA中断指令END（DMAEND）
を受けとり、上記各構成要素に対する回答（アクノーレ
ッジ）信号DAK1〜DAK4、DMA転送中を示すDMA可能（イネ
ーブリング）信号DMAENBを出力するほか、タイミングコ
ントロールロジック107に対し各種指令を出したり、チ
ャンネルセレクタ109に対しチャンネルセレクト信号を
出力したりする。チャンネルセレクタ109は、アドレス
レジスタ104、コントロールレジスタ105のなかの各チャ
ンネルCH1〜CH4に対応するレジスタを選択的に指定す
る。

タイミングコントロールロジック107は、デコーダ13
からの指定信号CS、コントロールレジスタ105からのコ
ントロール信号、サービスコントローラ108からの制御
信号を受けて、アドレスバッファ102、データバッファ1
06の入出力制御をするほか、アドレスインクリメンタ11
0を動作させて、アドレスレジスタ104のなかの指定され
たチャンネルのカレントアドレスレジスタをインクリメ
ントする。

〈CPU1の全体動作〉 以下に、本実施例の動作について説明する。CPU1の動
作を示すフローチャートが第３図及び第４図に示されて
いる。これはプログラムROM2に記憶されたプログラム
（ソフトウェア）によるもので、第３図はメインルーチ
ンを示し、第４図は、HDコントローラ11からのインタラ
プト信号INTの到来に応答して実行するインタラプトル
ーチンを示している。

まず第３図において、電源ユニット17のオンの指示が
なされると、CPU1はこれを検出してメインルーチンをス
タートさせ、ステップ３−１（以下、単に３−１と記
す）において各種初期状態を設定し、変数MODEをブラン
クにする。次に、３−２において、MODEが待機モードか
否か判断し、待機モードでなければ、３−３においてキ
ー入力を受け付け、３−５において、今、何のモードに
設定されたかを判断する。

CPU1が、現在プレイ／レコードモードであるとジャッ
ジすると、３−５から３−６に進み、MODEにPLAY/RECを
セットする。さらに３つあるトラックの夫々の動作モー
ドをキーボード４の入力指示に従って設定し（３−
７）、３−８において、A/D変換、D/A変換のいずれの動
作を各音声入出力装置８−１〜８−３が実行するのか、
バッファ６、デコーダ13を介して指定信号CSを順次送出
しながらIOWRを与えてセッティングする。いま、例え
ば、Tr1については、プレイ状態（従ってD/A変換動作状
態）、Tr2及びTr3は夫々レコード状態（従ってA/D変換
動作状態）とする。第８図に、このようなモード設定し
た場合の概略動作の概念図を示す。

そして、３−８では、DMAコントローラ10に対し、各T
r1〜Tr3についてのバッファ９−１〜９−３のアドレス
を初期化させる。つまり、第２図のアドレスバッファ10
1、レジスタセレクタ103、チャンネルセレクタ109等に
より、チャンネルCH1〜CH3の各レジスタ（アドレスレジ
スタ104、コントロールレジスタ105）を指定しながら、
データバッファ106を介して初期設定データを入力設定
する。

ここで、バッファ９−１〜９−３は、リングバッファ
として循環的に使用されるようになっており、初期状態
としては、各バッファ９−１〜９−３のスタートアドレ
スとカレントアドレスとは一致するようセットされる
（第８図に、各バッファ９−１〜９−３のスタートアド
レスとカレントアドレスとが、CH1〜CH3のアドレスレジ
スタ104に記憶されて制御される状態を模式的に示して
ある。）。

続いてCPU1は３−９の処理を実行し、RAM3内の作業
（ワーク）メモリエリアに存在するハードディスク装置
12の各トラックTr1〜Tr3に対応するディスクアクセスポ
インタを初期設定する（第８図にハードディスク装置12
の記憶エリアと、ディスクアクセスポインタとの関係を
示している）。

次にCPU1は、各音声入出力装置８−１〜８−３のA/D
変換動作又はD/A変換動作を開始させる（３−10）。続
いて、３−11において、ソフトウェア割込みをかけて、
HDコントローラ11が、ハードディスク装置12とバッファ
９−１〜９−３のいずれかとの間のデータ転送のプログ
ラム要求（HDコントローラ11がCPU1に対してインタラプ
トINTをかけること）を行なったとき（後述）と同じ処
理を実行する。

具体的には、第４図に示したフローチャートに従った
動作を３−11で実行することになる。例えば、いまの場
合、Tr1について、ハードディスク装置12からデジタル
音声データをバッファ９−１にDMA転送するために、DMA
コントローラ10のチャンネルとしてTr1に対応するチャ
ンネルCH1を決定する（４−１）。

続いて、このCH1のスタートアドレス（前述のとおり
３−８で初期設定されている）をCH4のスタートアドレ
スとしてコピーする（４−２）。このときのDMAコント
ローラ10側の動作は後述する。続いて、いまの場合CH1
のスタートアドレスとカレントアドレスからデータ転送
数を算出する（４−３）。いま、初期状態であるので、
Tr1に関してバッファ９−１には何らこれまでデータ転
送が行われておらず、従って、バッファ９−１のメモリ
エリア全てにハードディスク装置12からデータ転送して
やることができる。勿論、複数のトラックが、プレイ時
にあるのであれば、早期にハードディスク装置12から複
数のバッファに予め記憶されたデジタル音声データを転
送しなければならないので、ひとつのバッファにフルに
データ転送を行わず次々とDMA転送が各トラックについ
て行われるようにすることもできる。あるいは、必要な
バッファ９−１〜９−３に対しハードディスク装置12か
ら予めフルにデータ転送をした後、プレイ／レコード動
作を同期スタートしてもよい。

次に、４−４において、いまの場合CH1のカレントア
ドレスの内容を、CH4のスタートアドレスにコピーす
る。いまの場合は結局初期アドレスがスタートアドレス
となる。

このように、CPU1は、４−１〜４−４において、DMA
コントローラ10に対して各設定／制御を行なった上で、
次に４−５に進み、RAM3の作業メモリよりいまTr1のデ
ィスクアクセスポインタを取り出し、更に４−６におい
て、DMAコントローラ10のコントロールレジスタ105のCH
1のエリアの内容に従って得られるTr1の動作モード（い
まプレイモード）と、このTr1についてのディスクアク
セスポインタと、４−３で決定したハードディスク装置
12からバッファ９−１へのデータ転送数とによって、HD
コントローラ11をプログラミングする。このときのHDコ
ントローラ11側の動作は後に詳述する。

その結果、HDコントローラ11は、いまの場合ハードデ
ィスク装置12からバッファ９−１への方向のDMA転送
を、DMAコントローラ10に要求（DREQを出力）し、DMAコ
ントローラ10は対応するDMA転送を実行することにな
る。この動作についても後に詳述する。

続いて、４−７において、CPU1はRAM3の作業メモリ内
のTr1のディスクアクセスポインタを、上述した転送処
理を実行した結果ディスクアクセスポインタがとるであ
ろう値まで更新する。つまり、上述の説明からわかると
おり、ハードディスク装置12とバッファ９−１の間のデ
ータ転送はこの後、DMAコントローラ10が全て実行する
ことになり、CPU1はこのDMA転送が完了したときにハー
ドディスク装置12のアクセスポインタがとる値を、４−
７でセットするのである。そして、メインルーチン（第
３図）リターンする。

後の説明でも明らかになるとおり、最初の割込みルー
チン（第４図）が起動されて、HDコントローラ11が一度
動かされると、あとは、CPU1が指定したデータブロック
の転送が終了するたびに、HDコントローラ11から割込み
がなされる（INT信号がCPU1に与えられる）ので、CPU1
が行なうのは、録音／再生動作の終了になったか、キー
入力があったかまたはコントロールデータに指示してお
いたトリガがかかったかの判断を行うのみである。

すなわちCPU1は、３−12において、ディスクアクセス
ポインタ（RAM3）を参照し、メモリエリアオーバーか否
か、つまり終了か否かをジャッジし（３−13）、YESの
場合は、各音声入出力装置８−１〜８−３のA/D変換、D
/A変換動作を停止（３−14）させ、NOの場合は、コント
ロールデータやキー入力状態を参照し（３−15）、もし
変化がなければディスクアクセスポインタをチェックす
べく３−12の処理へもどり、以下３−12〜３−16をくり
かえす。

そして、３−16において何らかの変化があると、３−
16から３−17に進み、CPU1は、電源オフの指示があった
か判断し、指示がなければ、DMA転送を一時中断して、
新たな設定をすべく、DMAコントローラ10に対するDMA中
止指令（DMAEND）を出力する（３−18）。続けて、新た
な入力指示等に従って、DMAコントローラ10、音声入出
力装置８−１〜８−３をプログラムし（３−19）、再び
DMA動作を再開すべく３−20に進み、上述した３−11と
同様に第４図のインタラプトルーチンを実行した後、３
−12へもどる。３−17において電源オフの指示がある
と、３−21において、DMA転送を一時中断して、新たな
設定をすべく、DMAコントローラ10に対するDMA中止指令
（DMAEND）を出力する。続いてMODEを待機モードにし
（３−22）、再びDMA動作を再開すべく３−23に進み、
上述した３−11と同様に第４図のインタラプトルーチン
を実行した後、３−12に戻る。

このように、CPU1は、プレイ／レコード時にあって
は、３−６〜３−11の初期設定を行なった後は、３−1
2、３−13、３−15、３−16、更に３−18〜３−20をく
りかえし実行し、キーボード４での変更指示（例えばあ
るトラックについてポーズ（A/D、D/Aの中断）あるいは
パンチインチアウト（A/D、D/Aの動作の切換）等）や、
編集時に得たコントロールデータの変化に応答して、即
時にDMA転送制御を中断し、プログラムを変更した上
で、再び同様の処理を実行するように動作する。

３−５において、CPU1が現在、コントロールデータの
リスト生成を行うモードであると判断すると、３−５か
ら３−24に進み、モード（MODE）をコントロールデータ
リスト生成モード（LIST）に設定し、さらに３−25に進
み、編集するトラックやポイント、どのような編集をす
るのかを示す編集操作指定をCPU1は判断し、そのための
コントロールデータリストを生成しRAM3に記憶させる
（３−26）。具体的には、ハードディスク装置12からの
読み出しアクセスポイントのプログラム等を行う。この
コントロールデータに従って、プレイ時の音声データの
読み出し順序や読み出し方（例えばミュート操作を行
う）が決定される（３−16参照）。そして３−27におい
て、コントロールデータリスト生成が完了したか判断
し、完了していれば３−２にもどる、３−27において、
コントロールデータリストの生成が完了していないと判
断すると、続いて３−28において電源オフの指示がなさ
れているか判断し、指示がなされていれば、待機モード
にし（３−29）、３−25に戻る。３−28において、電源
オフの指示がなされていないと、３−25に戻り、コント
ロールデータ生成モードを維持する。そして、コントロ
ールデータ生成の終了を待って、３−２へ戻る。

３−５においてCPU1が、現在編集作業を行うモードで
あると判断すると、３−５から３−30に進み、モード
（MODE）を編集モード（EDIT）に設定し、指示に従った
編集作業を行う（３−31）。この編集作業は、特には詳
述しないが、ハードディスク装置12から指定したエリア
の音声データの読み出し、RAM3への転送、RAM3を用いて
の各種編集、そして編集後のデジタル音声データのハー
ドディスク装置12への再格納作業等を、CPU1の制御下で
実行する。

次に、編集作業が終了したか判断し（３−32）、終了
していれば３−２に戻る。終了していなければ、さらに
編集操作指定があるか判断し（３−33）、あれば、３−
31、３−32および３−33の処理を繰り返す。編集操作指
定がなければ、電源オフの指示があったか判断し（３−
34）、なければ３−31に戻る。電源オフの指示がなされ
ていると、モード（MODE）を待機モード（待機）に設定
し（３−35）、３−31に戻る。そして、編集終了の検知
（３−32）で、３−２へ戻る。

待機モードが３−２にて検出されるか、あるいは電源
オフ操作が３−５にて検出されると、３−36において、
CPU1は、ハードディスク装置12中の音声データの記憶さ
れている領域、およびストリーマ装置18の音声データを
記憶する領域をリザーブする。続いて、ハードディスク
装置12に記憶されている音声データをデータバスを介し
てストリーマ装置18に転送してストリーマ装置18に記憶
させる（３−37）。このデータ転送は、HDコントローラ
11がスーパーバイズして、両装置間で実行する。すなわ
ち、CPU1に直結しているRAM3の作業メモリには、第11図
に示されているように、３つのトラックTr1、Tr2および
Tr3のそれぞれに対応したハードディスク装置12の記憶
領域のスタートアドレス、エンドアドレスおよびディス
クアクセスポインタが記憶されているが、CPU1は、この
アドレスデータに従って、HDコントローラ11をプログラ
ミングする。これに応じてHDコントローラ11は、ハード
ディスク装置12のTr1用の領域に記憶された音声データ
をデータバスに出力する（第７図の動作については後に
詳述する）。ストリーマ装置18は、データバスに出力さ
れた音声データを順次記憶する。

ハードディスク装置12のTr1用の領域からのデータ転
送が完了するとCPU1は、Tr2のデータ転送を行うようHD
コントローラ11をプログラミングする。これに応じて、
HDコントローラ11は、ハードディスク装置12のTr2用の
領域に記憶された音声データをデータバスに出力し、ス
トリーマ装置18は、データバスに出力された音声データ
を順次記憶する。同様に、ハードディスク装置12のTr3
用の領域に記憶された音声データがストリーマ装置18に
転送され、記憶される。勿論、CPU1のハードディスクコ
ントローラ11に対するプログラムの仕方によっては、ハ
ードディスク装置12に記憶されているデータを全てスト
リーマ装置18へ順次自動的に転送することもできる。

続いて、CPU1は、ストリーマ装置18へのデータ転送が
終了したかを判断し（３−38）、終了していれば、電源
ユニット17をオフにするための処理を行う（３−39）。
これによって、電源オフの指示があっても、必要な作業
を行ってから（例えば編集中の作業を完了してから）、
実際にデジタルレコーダのパワーオフを行うことにな
る。

＜音声入出力装置８−１〜８−３の動作＞ 次に第５図を参照して、音声入出力装置８−１〜８−
３の動作状態を説明する。このフローチャートは、マイ
クロプログラム制御によるものであっても、ハードロジ
ック制御によるものであってもよく、機能実現手段は種
々選択できる。

さて、５−１においてCPU1から当該音声入出力装置の
指定信号CSが到来している（アクティブとなっている）
か否かジャッジし、YESならば５−２において、CPU1よ
り動作状態（レコード、プレイ、ストップ等）が設定さ
れる。これは第３図のCPU1のメインルーチンの中の３−
８、３−19に応答してなされる。

そして、５−１においてNOの判断がなされると５−３
において、当該音声入出力装置８−１〜８−３がレコー
ド状態であるのかプレイ状態であるのか判断し、レコー
ド状態と判断されると、５−３から５−４〜５−９の処
理へ進み、プレイ状態と判断されると５−10〜５−15の
処理へ進む。

先ずレコード状態に設定された音声入出力装置（いま
の場合音声入出力装置８−２、８−３）の動作を説明す
る。５−４において、サンプリング時刻となったか否か
判断し、サンプリング時刻となるまで、この５−４をく
りかえす。なお、サンプリング時刻の判断は、音声入出
力装置８−１〜８−３内部に夫々ハードタイマーをもっ
てその出力によって行ってもよく、あるいは共通なハー
ドタイマーを設けてその出力に従って各音声入出力装置
が動作するようにしてもよい。後の説明からも理解され
るとおり、各音声入出力装置８−１〜８−３のサンプリ
ング周波数を別々にすることも可能である。

さて、５−４において、YESの判断がなされると、与
えられるアナログ音声信号は、サンプルホールド（S/
H）され、A/D変換される。続いて、５−６において、DM
Aコントローラ10に対してDMA転送要求DRQをアクティブ
にして出力する。

DMAコントローラ10は、この要求信号DRQを受けとり、
DMA転送を行うべく、その回答信号DAKを出力する（この
場合の詳細動作は後述する）。従って、音声入出力装置
８−１〜８−３（いまの場合レコード状態である音声入
出力装置８−２又は８−３）は、５−７の判断がYESと
なると、５−８に進み、A/D変換して得たデジタル音声
データをデータバスに出力し、対応するバッファ９−１
〜９−３（いまの場合バッファ９−２又は９−３）へ送
る。そして、５−９にて、DMA転送要求DRQをインアクテ
ィブにする。従って、いまの場合、音声入出力装置８−
２、８−３にあっては、サンプリング周期毎に、外部か
ら与えられるアナログ音声信号をデジタル音声信号に変
換し、後述するようにDMAコントローラ10にて夫々指定
されるバッファ９−２、９−３のカレントアドレスに転
送する（第８図参照）。

また、５−３においてプレイ状態と判断されると、５
−10に進み、DMAコントローラ10に対しDMA転送要求DRQ
をアクティブにし、DMAコントローラ10から回答信号DAK
の到来を待って（５−11）、データバス上のデジタル音
声データを取込み（５−12）、上記要求DRQをインアク
ティブにする（５−13）。このときのDMAコントローラ1
0の動作は後述するが、いまの場合第８図に示すとお
り、Tr1に対応するバッファ９−１のカレントアドレス
の内容（これはすでにハードディスク装置12のTr1のエ
リアの内容が転送記録されている）が、以上の操作で音
声入出力装置８−１に入力設定されることになる。そし
て、サンプリング時刻となったか否か判断する（５−1
4）。このサンプリング時刻の到来の検出は、５−４に
おいて述べたことと同じである。

そして、５−14でYESとなると５−15に進みD/A変換及
びローパスフィルタリングを実行した上でアナログ音声
信号を外部に出力する。

以上レコード状態の場合と、プレイ状態の場合との１
つのサンプリング時刻における動作を説明したが、５−
９、５−15の各処理の終了後、５−１にもどり、以下同
様にして次々とサンプリング時刻に対する処理を実行す
る。

第９図は音声入出力装置８−１〜８−３の動作タイム
チャートを示しており、いまの場合Tr1の音声入出力装
置８−１がプレイモードとなっていて、サンプリング時
刻ｔとサンプリング時刻ｔ＋１の間で、サンプリング要
求（DRQ）が発生し、DMAコントローラ10内のチャンネル
CH1の制御によって、バッファ９−１から音声入出力装
置８−１への方向のDMA転送がなされ、サンプリング時
刻ｔ＋１に同期して、D/A変換動作がなされる。

一方、いまの場合Tr2、Tr3の音声入出力装置８−２、
８−３においては、レコードモードとなっており、サン
プリング時刻ｔあるいはｔ＋１に同期して、A/D変換が
行われ、その後にDMAコントローラ10に対してDMA転送命
令が出力される。そしてDMA転送が、Tr2、Tr3の順番で
（同時にDMA要求があった場合の優先順位が、CH1＞CH2
＞CH3＞CH4となっている関係によるもの）実行され、音
声入出力装置８−２、８−３からバッファ９−２、９−
３へデータ転送がなされることになる。

＜DMAコントローラ10の動作＞ 次に、第６図を参照してDMAコントローラ10の動作を
説明する。この第６図のフローチャートは、第２図のサ
ービスコントローラ108がマイクロプログラム制御で動
作するのを表わしているとしてもよく、あるいは、ハー
ドロジックでDMAコントローラ10が機能実現をしている
としてもよい。

先ず、６−１において、CPU1からの指定信号CSが到来
している（アクティブとなっている）か否か判断し、YE
Sならば、６−２においてリード信号RD、ライト信号WR
のいずれがCPU1から与えられているか判断し、リード信
号RDならば６−３に進みアドレスバスを介して与えられ
るアドレス信号にて指定されるレジスタ104、105の内容
をデータバスを介して出力してCPU1がリードできるよう
にし、逆にライト信号WRならば６−４に進み、指定した
レジスタにデータバスを介して所望のデータを入力設定
することになる。この６−３、６−４の処理は、CPU1の
メインルーチンの３−８、３−19などの処理に対応す
る。従って、６−４の処理によって第２図の各レジスタ
104、105には所望のデータがセットされることになる。

そして、このようなCPU1からのDMAコントローラ10に
対するアクセスやプログラムが終ると指定信号CSはイン
アクティブとされ、６−１から６−５に処理は進むこと
になる。

６−５では、各音声入出力装置８−１〜８−３からDM
A転送要求DRQ1〜DRQ3がきているか、HDコントローラ11
からDMA転送要求DREQ（DRQ4）がきているか判断し、も
し、いずれかから要求が来ていると、６−６に進み、DM
A可能信号DMAENBを“1"（アクティブ）にし、DMAユニッ
ト内のアドレスバスとデータバスをDMAコントローラ10
が専有するようにし、CPU1からのアクセスを受け付けな
くする。

続いて、複数の要求に際しては、チャンネルCH1〜CH4
の順の優先順位に従って、チャンネルを選択する（６−
７）。例えば、第９図の例ではサンプリング直後にTr
2、Tr3の音声入出力装置８−２、８−３からのデータ転
送要求が同時になされるがTr2の優先順位が高いので、
先にCH2のDMA転送を行うことになる。また後の説明でも
理解されるとおり、CH4の優先順位が最下位なので、ハ
ードディスク装置12とバッファ９−１〜９−３のうちの
１つとの間でデータ転送を行っているときに、いずれか
の音声入出力装置８−１〜８−３からデータ転送の要求
がなされると、後者のデータ転送を先に優先的に行うよ
うになる。

続いて、選択したチャンネル（いま、例えばCH2）の
カレントアドレス（アドレスレジスタ104のCH2のカレン
トアドレスレジスタの内容）をアドレスバスに出力する
（６−８）。そして選択したチャンネル（いま、例えば
CH2）のコントロールレジスタ105の内容を参照し、DMA
転送をいずれの方向へ行うか決定し（６−9,6−10）、
もしバッファ９−１〜９−３から他の要素（I/O）への
転送なら６−10から６−11へ進んで、バッファ９−１〜
９−３のうちの選択しているバッファに対しリード信号
RDを与え、逆に他の要素（I/O）からバッファ９−１〜
９−３への転送ならば６−12に進み、当該バッファに対
してライト信号WRを与える。

しかる後、回答信号DAKをアクティブにする（６−1
3）。その結果、いまの場合、Tr2の音声入出力装置８−
２は、５−７、５−８（第５図）の処理によって、サン
プリングした音声データをデータバスに送出し、バッフ
ァ９−２のカレントアドレスのエリアに、DMAコントロ
ーラ10が書込むことになる（第８図参照）。

６−14では、データ転送が終了したので、上記リード
信号RD又はライト信号WR、回答信号DAKをインアクティ
ブにし、６−15で当該チャンネル（いまCH2）のカレン
トアドレス（第２図のアドレスレジスタ104内）の内容
を＋１する。この６−15の動作により、バッファ９−１
〜９−３に対して新たなサンプリング音声データが書込
まれる都度、あるいは新たに音声データが読出される都
度、アップカウントされることになる。そして、６−15
の処理の後、６−１へもどる。

先程の状態（第９図参照）では、Tr2とTr3との音声入
出力装置８−２、８−３よりデータ転送要求がDMAコン
トローラ10に対してなされており、これまでにTr2につ
いてのみデータ転送の実行をしたのであるから続く６−
５においてはYESの判断がなされる。以下Tr3に関して、
音声入出力装置８−３からバッファ９−３の方向へのデ
ータ転送が、６−７〜６−10、６−12〜６−15を実行す
ることにより上記した場合と同様にしてなされる。

このようなデータ転送が完了すると６−５から６−16
に進み、DMA可能信号を“0"（インアクティブ）にし
て、DMAユニット内のデータバス、アドレスバスをDMAコ
ントローラ10が専有するのを中止し、CPU1からのアクセ
スを受付けられるようにする。

以上Tr2、Tr3に関し、音声入出力装置８−２、８−３
から夫々対応するバッファ９−２、９−３へのデータ転
送について説明したが、Tr1については、逆に、バッフ
ァ９−１から音声入出力装置８−１へのデータ転送がDM
Aコントローラ10によってなされる。

第９図に示してあるとおり、サンプリング時間ｔとｔ
＋１の中間で、Tr1に対応する音声入出力装置８−１
は、DMAコントローラ10に要求信号DRQを出力する。（第
５図、５−10）。

これに応答し、DMAコントローラ10は、上記した場合
と同様に６−５〜６−７を実行し、６−８において、バ
ッファ９−１の読み出すべきアドレスを示すアドレスデ
ータをアドレスバスを介して与える。６−９、６−10の
実行により、６−11に進み、今回はバッファ９−１に対
し読み出し信号RDを与え、６−13で回答信号DAKを“1"
とする。

その結果、バッファ９−１の指定アドレスのデジタル
音声データは、データバスを介して、Tr1の音声入出力
装置８−１へ転送され、取込まれることになる。しかる
後、６−14、６−15の処理を経て６−１へもどる。

また、DMAコントローラ10は、ハードディスク装置12
とバッファ９−１〜９−３との間のデータ転送も行う。
この場合は、チャンネルCH4のアドレスレジスタ104、コ
ントロールレジスタ105が使用される。この動作は、CPU
1のインタラプトルーチン（第４図）の実行によって、D
MAコントローラ10に対する設定／制御動作４−１〜４−
４、HDコントローラ11に対するプログラミング動作４−
５、４−６の後、実行される。

このDMAコントローラ10に対するCPU1の設定／制御動
作４−１〜４−４に対応して、DMAコントローラ10は、
６−３、６−４の処理を行なう。即ち、CPU1は今回チャ
ンネルCH4によってデータ転送するトラックを決定し、
そのトラックに対応するバッファのスタートアドレス
（つまり前回当該バッファとハードディスク装置12との
データ転送を行ったブロックデータの次のアドレス）を
CH4のスタートアドレスレジスタ（第２図のアドレスレ
ジスタ104内）にセットし、このトラックについての今
回のデータ転送数をスタートアドレスとカレントアドレ
ス（前回データ転送をハードディスク装置12との間で行
った後に歩進したアドレス）との差からCPU1は得るとと
もに、このトラックについてのカレントアドレスをスタ
ートアドレスにコピーする。

CPU1は、動作中のトラックに対応するバッファ９−１
〜９−３とハードディスク装置12との間のデータ転送を
各トラック毎に順番に行うようになり、各トラック毎に
前回のデータ転送（ブロック転送）に続くデータ転送を
行うようになる。第８図の例では、例えばTr1について
は、ハードディスク装置12から、図示のスタートアドレ
ス（CH1）とカレントアドレス（CH1）の間の空白部分に
対応するデータ量の転送をこれから行うようになる（他
のトラックについてはデータ転送の方向は逆であり、斜
線部分に対応するデータ量の転送を行うことは明らかで
ある）。なお、プレイモードのバッファ（９−１が該
当）では斜線部分がハードディスク装置12からの入力デ
ータ部分に対応し、レコードモードのバッファ（９−
２、９−３が該当）において、斜線部分が外部より音声
入力されたデータ部分に対応する。

そして、CPU1は、４−５、４−６によってHDコントロ
ーラ11に対してプログラミングを行った上で、実際の転
送要求をHDコントローラ11から発生させて、DMA転送を
開始させる。

DMAコントローラ10では、６−５において、HDコント
ローラ11から転送要求があることを検知すると、上記し
た場合と同様にして、６−６〜６−９を実行した後、バ
ッファ９−１〜９−３からハードディスク装置12方向へ
のデータ転送の要求か、ハードディスク装置12からバッ
ファ９−１〜９−３方向へのデータ転送の要求か６−10
において判断し、前者ならば６−11へ、後者ならば６−
12へ進んだ後、６−13〜６−15の各処理を実行する。こ
のとき、１回の転送操作で、例えば１サンプル分のデジ
タル音声データの転送がなされるので、この動作６−５
〜６−15を複数回くりかえし実行して、ブロック転送が
なされる。このハードディスク装置12とバッファ９−１
〜９−３とのデータ転送については、HDコントローラ11
の動作も大きく関連するので、後に更に説明する。

そしてDMA転送が完了すると、要求信号DRQ1〜４が到
来しなくなり、６−５から６−16へ進みDMA可能信号DMA
ENBを“0"（インアクティブ）とする。

＜HDコントローラ11の動作＞ 次に、第７図を参照してHDコントローラ11の動作を説
明する。このHDコントローラ11は、ハードロジックによ
っても、マイクロプログラム制御によってもよく、いず
れにしても第７図の動作フローの機能を実現する。

まず、CPU1から指定信号CSが与えられているか判断す
る（７−１）。これは、CPU1のインタラプトルーチン
（第４図の４−５、４−６）にて与えられる。NOの場合
はもとにもどるが、YESの場合は、７−２に進みCPU1か
らリード信号RDが与えられているか、ライト信号WRが与
えられているか判断し、リード時にはHDコントローラ11
内部の指定データ（アドレスレジスタの内容等）をデー
タバスを介してCPU1へ出力する。

また、ライト信号WRが与えられているときは７−２か
ら７−４に進み、今回DMAコントローラ10のチャンネルC
H4にてDMA転送するバッファとハードディスク装置12と
のデータ転送方向を設定し、７−５にて、アクセスする
ハードディスク装置12のアクセスポイントを設定する。
これは、CPU1がRAM3から得ている当該トラックのアクセ
スポインタによる（第４図、４−５）。

続いて７−６において、転送データ数（デジタル音声
データ数）をHDコントローラ11の内部カウンタに設定す
る。この転送データ数は、CPU1のインタラプトルーチン
（第４図）のなかの４−６にて得ている。

このように、７−４〜７−６を実行することによって
CPU1の制御のもとでHDコントローラ11はプログラムさ
れ、その後HDコントローラ11はDMAコントローラ10に対
しデータ転送の要求をする（７−７）。このことからも
理解されるとおり、CPU1は、HDコントローラ11からイン
タラプト信号INTを受けると、次のトラックに対応する
（つまり、いまTr1〜Tr3は全て動作中とすると、Tr1、T
r2、Tr3、Tr1………の順で）DMA転送の設定、制御をDMA
コントローラ10に対し実行し、HDコントローラ11をプロ
グラムする。その後、CPU1はHDコントローラ11とDMAコ
ントローラ10とから離れて、相互のインタラクションで
実際のDMA転送を実行させる。

HDコントローラ11は、７−７の次に７−８へ進み、DM
Aコントローラ10から回答信号DACK（DAK4）を受けとる
（第６図、６−13参照）まで７−８をくりかえす。

７−８の判断がYESとなると、７−９に進みDMAコント
ローラ10のCH4の動作によって、１サンプルのデジタル
音声データの転送が行われ、７−６にて設定した転送カ
ウンタを１だけダウンカウントする（７−10）。続く７
−11において、予め設定しておいた転送データ数分のデ
ータ転送が完了したか上記転送カウンタの内容に従って
ジャッジし、NOならば再び７−８へもどる。従って、DM
Aコントローラ10においては、HDコントローラ11から設
定したデータ数の転送（ブロック転送）が終了するま
で、転送要求DRQ4を続けて受けとることになり、この転
送要求に従って６−５〜６−15の処理（第６図）を実行
し、それに応答する形でHDコントローラ11側では７−８
〜７−11の処理を実行する。

そして、転送終了が７−11にて判断されると、７−12
に進み、HDコントローラ11からDMAコントローラ10に対
してのデータ転送の要求DREQ（DRQ4）を“0"（インアク
ティブ）とする。そして、次のトラックに関してハード
ディスク装置12とバッファ９−１〜９−３のいずれかと
の間のデータ転送を行わせるために、HDコントローラ11
はCPU1へインタラプト信号INTを与える（７−13）。こ
れに応答して、CPU1はインタラプトルーチン（第４図）
を実行することは上述したとおりである。

＜ハードディスク装置12とバッファ９−１〜９−３との
間のデータ転送動作＞ 以上までの説明で、ハードディスク装置12とバッファ
９−１〜９−３との間のデータ転送についても理解され
るところとなったが、第８図と第10図とを参照して、DM
Aコントローラ10に対してDMA要求が如何になされ、それ
に対してDMAコントローラ10が時分割で対応しているか
を、以下に説明する。

既に述べたとおり、第８図に示す設定状態にあって
は、Tr1についてはプレイ状態、Tr2、Tr3についてはレ
コード状態となっていて、夫々の音声入出力装置８−１
〜８−３から毎サンプリングタイム（第10図のfs）にバ
ッファ９−１〜９−３とのデータ転送要求がDMAコント
ローラ10になされる。

これは、CPU1がHDコントローラ11をプログラミングし
ている間（第４図の４−５、４−６、第７図の７−４〜
７−７）も生じる。DMAコントローラ10は、音声入出力
装置８−１〜８−３からのデータ転送要求があると、上
述したようにDMA可能信号DMAENBを出力し（第６図の６
−６）、CPU1によるHDコントローラ11のプログラミング
を中断（WAIT）して、各チャンネルCH1〜CH3によるDMA
転送の完了後に、それを再開させる（第10図参照）。

また、CH4によるDMA転送により、ハードディスク装置
12とバッファ９−１〜９−３との間のデータ転送が順次
行われているときも、上記各音声入出力装置８−１〜８
−３から各サンプリングタイム毎（第10図のfs）にデー
タ転送要求がなされる。

このとき、DMAコントローラ10では、第６図の６−７
の判断により優先度の高いチャンネル（CH1〜CH3）のデ
ータ転送を先に行うようになる。この間は、DMAコント
ローラ10へHDコントローラ11からデータ転送要求DRQ4が
出力し続けている（第７図、７−７参照）ものの、DMA
コントローラ10から回答信号DAK4がもどってこないの
で、次のデータ転送を待機している（７−８をくりかえ
している）ことになる。

従って、マクロ的には、DMAコントローラ10は第10図
に示されたとおり、Tr1、Tr2、Tr3のハードディスク装
置12とバッファ９−１〜９−３との間のDMA転送（ブロ
ック転送）をくりかえすことになるが、ミクロ的には、
HDコントローラ11に対するプログラミング中も、実際の
DMA転送中（CH4による）も、あるいは休止（アイドル）
中も、サンプリングタイミング毎に、バッファ９−１〜
９−３と音声入出力装置８−１〜８−３との間のDMA転
送（シングル転送）を、CH1〜CH3の各チャンネルによっ
て実行することになり、サンプリングタイミング毎のA/
D変換、D/A変換に十分速度的にも対処できるようになっ
ている。

＜他の実施例＞ 以上本発明の一実施例について詳述してきたがこの発
明は、種々の変形、応用が可能である。その一実施例を
第12図に示す。

第12図は、上述した第１図の実施例のストリーマ装置
18をアドレスバスを介してCPU1に接続するとともに、デ
ータバスおよびトランシーバー７を介してバッファ９−
１、９−２および９−３に接続した別の実施例を示す。
第13図は、第12図の実施例におけるハードディスク装置
12からストリーマ装置18へのデータ転送および保存処理
動作を示す。このデータ転送は、バッファ９−１、９−
２および９−３、DMAコントローラ10、ならびにHDコン
トローラ11を使用して行うものである。すなわち、この
データ転送は、CPU1のHDコントローラ11、DMAコントロ
ーラ10のプログラミングに従って実行する。

具体的に述べると、まず、最初の転送トラックをTr1
に決定し、DMAコントローラ10のCH4によって、バッファ
９−１〜９−３を連続した１つのバッファとしてハード
ディスク12の記憶内容をDMA転送する。第13図に示すと
おり、1DMAブロック分の音声データがハードディスク装
置12からバッファ９−１〜９−３に転送され終ると、CP
U1は、バッファ９−１〜９−３のリードアドレスをアド
レスバスに出力する一方、ストリーマ装置18にライト命
令を出して、ハードディスク装置12からバッファ９−１
〜９−３に転送され一時記憶された音声データを、スト
リーマ装置18に転送、保全させる。

同様に、ハードディスク装置12のTr2およびTr3用に記
憶された音声データも続けて、バッファ９−１〜９−３
を介してストリーマ装置18に転送され、保全される。

第14図は、上述した第１図の実施例のDMAユニットを
２組として、Tr1〜Tr3の３トラックのDMAユニットと、T
r4〜Tr6の３トラックのDMAユニットとの６トラックのデ
ジタルマルチトラックレコーダとして構成した例であ
る。つまりDMAユニットの増設で、マルチトラックの数
を増加できる。

第14図において、CPU1′は、６トラック分の制御、管
理を行うべくコントロールバス、アドレス、データバス
とを介して各ユニットと連結される。また、各DMAユニ
ットからCPU1′に対し、ハードディスク装置12とのデー
タ転送の完了を示すインタラプト信号INT0、INT1が与え
られることになる。

ROM2′、RAM3′は、先の実施例と同様でトラック数が
２倍になったのに対応して変更が施されたプログラムや
データが記憶されることになる。

CPU1′のウェイト（WAIT）信号としては、Tr1〜Tr3の
DMAユニットからの信号と、Tr4〜Tr6のDMAユニットから
の信号とが、オアゲート200を介して与えられることに
なる。

その他の構成及び作用は上記実施例と同様なので、こ
れ以上の説明は必要としないであろう。

この発明は、更に、固定のサンプリングレートで音声
信号の入出力動作を行う音声入出力装置をもつもののほ
か、各音声入出力装置のサンプリング周波数を変更でき
るタイプのデジタルマルチトラックレコーダにも適用で
きる。各音声入出力装置のサンプリング周波数を音階周
波数に依存して変更する（VCOやデジタル型発信器等に
よってサンプリングクロックを発生することになる）
と、装置全体がポリフォニックサンプラー（サンプリン
グ電子楽器）となる。この場合、演奏操作に依存して、
再生時（プレイ時）の各音声入出力装置のサンプリング
クロックを可変することになる。

また、各トラックに対し異なるサンプリング周波数を
設定することで、高周波まで必要としないトラック等を
低いサンプリング周波数を割り当てて、データ容量を減
らすなど自由度の高いトラック制御を行える。

〔発明の効果〕

本発明によれば、ユーザーが電源オフを指示する操作
を行うと、外部記録手段を用いた処理動作が完遂するま
で待機した後、領域記憶手段に記憶される記録領域を参
照して外部記録手段にアクセスし、その記録領域の音声
データを退避格納手段に転送して退避格納させるので、
音声データを自動的に退避格納でき、しかも領域記憶手
段に記憶される記録領域を参照して外部記録手段にアク
セスする為、転送する記録領域をサーチする手間が省け
る分、転送に要する時間を短縮化することができる。

【図面の簡単な説明】

図面は本発明のデジタルレコーダの実施例を示し、第１
図は一実施例の全体構成図、第２図は第１図のDMAコン
トローラの要部詳細図、第３図は第１図のCPUのメイン
ルーチンを示すフローチャート、第４図は第１図のCPU
のインタラプトルーチンを示すフローチャート、第５図
は第１図の音声入出力装置の動作を示すフローチャー
ト、第６図は第１図のDMAコントローラの動作を示すフ
ローチャート、第７図は第１図のHDコントローラの動作
を示すフローチャート、第８図は、全体的な動作を示す
概念図、第９図は、各トラック毎のD/A、A/D変換動作、
DMA転送を示すタイムチャート、第10図は、ハードディ
スク装置とバッファとの間のDMA転送の状態を示すタイ
ムチャート、第11図は、第１図のRAMの記憶内容例を示
す説明図、第12図は、本発明の別の実施例の構成を示す
ブロック図、第13図は第12図の実施例のハードディスク
装置からストリーマ装置へのデータ転送および保存処理
を示す概念図、第14図は本発明のさらに別の実施例の構
成を示すブロック図である。 １、１′……CPU、２、２′……ROM、３、３′……RA
M、８−１〜８−３……音声入出力装置、９−１〜９−
３……バッファ、10……DMAコントローラ、11……HDコ
ントローラ、12……ハードディスク装置、13……デコー
ダ、14、15……アンドゲート、16……インバータ、17…
…電源ユニット、18……ストリーマ装置。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】入力される音声データを外部記録手段に記
   録したり、この外部記録手段に記録した音声データを編
   集・再生するデジタルレコーダにおいて、 前記外部記録手段に記録される音声データの記録領域を
   記憶する領域記憶手段と、 電源オフを指示する操作がなされた場合、前記外部記録
   手段を用いた処理動作が完遂するまで待機してから音声
   データの保存を指示する保存指示手段と、 転送されて来る音声データを退避格納する退避格納手段
   と、 前記保存指示手段が保存を指示した場合、前記領域記憶
   手段に記憶される記録領域を参照して前記外部記録手段
   にアクセスし、その記録領域の音声データを前記退避格
   納手段へ転送する転送手段と を具備するデジタルレコーダ。