JP3298655B2 - デジタルレコーダ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、音声信号等をデジタル
的に記録、再生、更には編集することが可能なデジタル
レコーダに関する。

【０００２】

【従来の技術】従来から音声信号等を記録（録音）、再
生、編集する方法としては、磁気テープにアナログ音声
信号を磁気記録し、それを再生、編集することが行われ
ている。しかし、このような従来技術は、アナログ記録
再生によっている為、音質の劣化がさけられず、特に一
度録音した音声信号をダビングすると劣化が顕著とな
る。

【０００３】また、磁気テープを記録媒体としているの
で、目的の編集ポイントに到達するのに時間がかかって
しまうという問題や、磁気テープの当該録音部分を物理
的に切り貼りしたり、編集部分を他の場所に一度コピー
した上でなければ編集作業を行えないという問題もあ
る。

【０００４】音質劣化の問題に対しては、磁気テープへ
の記録方法をデジタル化することで対応できるものの、
シーケンシャルアクセスの記録媒体を用いるために生じ
る頭出しや編集の自由度に関する欠点は、単なるデジタ
ル化によっては除去することができない。

【０００５】そこで本願の出願人は特願平３−６５５２
２号において、記録媒体としてハードディスクを用いて
録音されたオリジナル・レコーディング・トラック（以
下、Ｏ．Ｒ．Ｔ．と称する）上の任意の区間をイベント
として登録し、再生時にはこのイベントを任意の順番に
並べ換えて再生するイヴェント・コントロール・トラッ
ク（以下、Ｅ．Ｃ．Ｔ．と称する）の機能を有するデジ
タルレコーダを提案している。

【０００６】この装置はイベントの指定を、そのイベン
トの開始ポイント、終了ポイントをそれぞれ数値、もし
くは波形の表示画面を見ながらヘア・カーソル等で移動
して指定することを想定している。

【０００７】

【発明が解決しようとする課題】しかしながら、この様
な従来のデジタルレコーダでは、例えば１つのイベント
区間を２つの連続したイベント区間に分ける場合、タイ
ムコード上で時間指定したり、画面上に表示されたイベ
ント区間にてヘア・カーソル等を用いてポイント指定し
てイベント区間を分けるようにしており、こうした時間
指定やポイント指定では隣り合うサンプリングポイント
間で区間分けすることが極めて難しいという問題があ
る。 また、隣り合うサンプリングポイント間で区間分け
することが極めて難しい為、連続したイベントでありな
がら、先行するイベント末尾に対応するサンプリングポ
イントのデータと、後続するイベント先頭のサンプリン
グポイントのデータとが不連続になり再生時のノイズ要
因となる問題もある。 なお、サンプリングポイントと
は、所定のサンプリング周期でサンプリングされて媒体
記録されるデータのアドレスに相当する。

【０００８】

【０００９】本発明は、このような状況に鑑みてなされ
たもので、サンプリングポイント精度で連続したイベン
ト区間を指定し得るデジタルレコーダを提供することに
ある。

【００１０】

【課題を解決するための手段】この様な課題を解決する
ために本発明は、予め登録されたイベントの内から連続
登録するイベントを指定し、その指定したイベントを再
生中に登録操作子がオン操作されると、この登録操作子
がオン操作された時点のサンプリングポイントを現在再
生中のイベントの終了点として登録する一方、その終了
点の次のサンプリングポイントを、現在再生中のイベン
トの次のイベントの開始点として登録するので、極めて
容易にサンプリングポイント精度で連続したイベント区
間を登録することが可能になる。 つまり、従来、タイム
コード上で時間指定したり、画面上に表示されたイベン
ト区間にてヘア・カーソル等を用いてポイント指定して
イベント区間を分けるようにしており、こうした時間指
定やポイント指定では隣り合うサンプリングポイント同
士で区間分けすることが極めて難しいが、本願発明では
登録操作子のオン操作だけでサンプリングポイント精度
で連続したイベント区間に区分けすることができる。 こ
うした本願発明は、デジタルレコーディング技術では周
知のパンチイン・パンチアウト編集に用いられ、例えば
１つのイベント区間を３つの連続したイベント区間ａ，
ｂ，ｃに区分けしておき、あるイベントにイベント区間
ａ，ｂとイベント区間ｂ，ｃとをパンチイン・パンチア
ウトして再生すると、イベント区間ａ，ｂとイベント区
間ｂ，ｃとはそれぞれサンプリングポイント精度で連続
したイベント区間になる為、その区間ではデータ不連続
にならず再生時のノイズ発生を抑えることができる、と
いう効果も奏する。

【００１１】

【００１２】

【実施例】

〈実施例の特徴〉図１は、本発明を適用したデジタルレ
コーダの全体構成を示すブロック図であって、その詳細
説明は後述するが、その特徴は、録音された内容の再生
時に、キーボード４の複数のスイッチのうち、特定スイ
ッチが操作されたとき、オリジナル・レコーディング・
トラック上の連続する区間の内容を別のイベントとして
登録するものであって、特定スイッチ操作時におけるサ
ンプリングポイントを前のイベントの終了ポイントとし
て登録し、その次のサンプリングポイントを次のイベン
トの開始ポイントとして登録するようにしたアルゴリズ
ムに特徴がある。

【００１３】すなわち、図１７に示すようにＯ．Ｒ．
Ｔ．上には種々のデータ（例えば音声データ）が記録さ
れている。このＯ．Ｒ．Ｔ．を再生し、定義されたイベ
ントは図１８に示すイベントテーブルに登録され、ユー
ザはこの中から任意のイベントを選択してＥ．Ｃ．Ｔ．
に並べ換えていく。図１８の中において、この実施例で
問題にしている連続したイベントとは、Ｏ．Ｒ．Ｔ．０
１の上で定義されているイベント＃１とイベント＃２の
ように連続した関係にあるものを対象としている。ここ
で連続したイベントは、連続した番号としてイベントテ
ーブルに登録されるものとする。

【００１４】本実施例の場合、単なる再生中の独立した
ポイント登録（孤立したイベントの登録）とは区別する
ため、予め連続登録という動作を指定する事になる。次
に、幾つの連続イベントを登録するのか、その数も予め
設定しておき、これらの設定の後に登録のための再生を
始める。

【００１５】最初の指定に関しては、その前のイベント
が存在しないので、イベント＃１の開始ポイントの指定
として処理されるが、２回目にポイントを指定すると、
イベント＃１の終了ポイントを指定すると共に、イベン
ト＃２の開始ポイントを指定するものとして処理され
る。そして、最後のイベントの終了ポイントを指定する
ことによってイベントの登録が終了する。

【００１６】このような登録を行うものがイベント登録
手段であり、図１９はこの動作を行うためのフローチャ
ートであり、この実施例では、連続イベントの指定は一
般のイベント指定と明確に区別する。このため、キーボ
ード４の所定のキーが操作されると、ステップ１９−１
に示すように連続指定のフラグがオンされる。また、こ
こでは登録しようとしているイベントの個数も予め設定
するので、ステップ１９−２に示すようにキーボード４
からの入力に対応して登録イベント個数を変数Ｎに登録
する。そして、ポイント指定スイッチのタッピング回数
ｉをステップ１９−３に示すように「１」に初期設定す
る。

【００１７】この装置は、再生中に特定キーを操作する
ことによってイベントの開始ポイントおよび終了ポイン
トを指定するのであるから、ステップ１９−４に示すよ
うに再生状態が指令される。再生指定後、ステップ１９
−５に示すようにポイント指定が検出されると（所定の
キーが操作されると）、その時点のイベントが最初のイ
ベントであるか否かがステップ１９−６において判断さ
れる。

【００１８】この時点では、ポイント指定のタッピング
回数ｉはステップ１９−３において「１」に設定された
状態となっているのでステップ１９−６は最初のイベン
トであると判断し、ステップ１９−７に示すように、現
在再生中にあるデータのアドレスに相当するカレントポ
イントＣＰをイベント１の開始ポイントＥＳｉとして登
録する。ここで１回目でない場合には次のサンプリング
ポイントを次のイベントの開始ポイントとして同時に登
録する必要があるので、指定タッピングの回数ｉを１だ
けインクリメントしたうえでステップ１９−５に戻る。

【００１９】次に、ポイント指定が行われたことがステ
ップ１９−５において検出されるとこの時点では指定タ
ッピングの回数ｉは「２」になっているので、ステップ
１９−６は最初のイベントではないと判断し、ステップ
１９−８の判断、すなわち指定タッピングの回数ｉが登
録イベントの個数Ｎよりも１だけ大きいか否かの判断が
行われる。この判断は登録が終了したか（Ｎ個のイベン
トの登録が完了したか）否かの判断であるが、現時点で
は指定タッピングの回数ｉは登録イベントの個数Ｎより
も小さいのでステップ１９−９の処理が行われる。

【００２０】ステップ１９−９の処理は、現在再生中に
あるデータのアドレスに相当するカレントポイントＣＰ
をｉ番目のイベントより１つ前のイベントの終了ポイン
トＥＥ（ｉ−１）として登録すると共に、そのカレント
ポイントＣＰを１だけインクリメントし、それをｉ番目
のイベントの開始ポイントＥＳｉとする。すなわち、現
時点のイベントは最初のイベント「１」であり、指定タ
ッピングの回数ｉは２であるから、ｉ番目より１つ前の
イベントの終了ポイントＥＥ（ｉ−１）は最初のイベン
トの終了ポイントとなるので、再生中にあるデータのア
ドレスに相当するカレントポイントＣＰを終了ポイント
ＥＥ（ｉ−１）として登録すると共に、そのカレントポ
イントＣＰを１だけインクリメントしたサンプリングポ
イントをｉ番目のイベントの開始ポイントＥＳｉとして
登録する。

【００２１】つまり、ポイント指定スイッチが操作され
るとそのときのサンプリングポイントがそのイベントの
終了ポイントとして記憶され、次のサンプリングポイン
トが次のイベント、すなわち後続イベントの開始ポイン
トして記憶される。例えば、図１３に示すオリジナルレ
コーディングトラック（Ｏ．Ｒ．Ｔ．）のトラックＴｒ
１を再生している場合、イベント１の終了ポイント００
７９９でタッピングが行われると、この００７９９がイ
ベント１の終了ポイントとして記憶されるとともに、次
ポイント００８００がイベント２の開始ポイントとして
記憶される。

【００２２】そして、指定タッピングの回数ｉがステッ
プ１９−１０において１だけインクリメントされ、ステ
ップ１９−５に戻る。この様にしてポイント指定スイッ
チが操作される度にステップ１９−９、１９−１０の処
理が行われる。ポイント指定スイッチがＮ回操作された
ときはステップ１９−８において、指定タッピングの回
数ｉはＮ＋１と判断されるので、ステップ１９−１１に
おいて、再生中にあるデータのアドレスに相当するカレ
ントポイントＣＰがｉ番目のイベントの終了ポイントＥ
Ｅｉとして記憶され、ステップ１９−１２において再生
状態を停止する。

【００２３】以上が本発明に係る特徴部分であり、その
操作によってＮ個の連続したイベントを登録することが
できる。登録が終了すると、後は所定の手順に従って再
生すれば良いが、参考のためこれを詳細に説明する。

【００２４】＜全体構成＞図１は、本発明のデジタルレ
コーダの一実施例の全体構成を示しており、この実施例
においては、同時に３トラックまでの録音、再生動作が
出来るようになっている。全体は、一点鎖線より左側の
ＣＰＵ部と、一点鎖線より右側のＤＭＡユニット（音声
記録再生処理装置）とに分かれる。

【００２５】ＣＰＵ部は、ＣＰＵ１と、このＣＰＵ１の
動作を規定するプログラム（詳細は後述）を記憶したプ
ログラムＲＯＭ２と、各種データを記憶するエリア、３
トラックのディスクアクセスポインタを記憶するエリ
ア、ハードディスク１２に記憶されている音声データを
手動もしくは自動にて複数に区切ったときの各区切られ
た音声データ（以下「イベント」と指称する）の識別情
報（イベント番号）および記憶位置（オリジナルトラッ
ク番号、スタートポイントおよびエンドポイント）を含
むイベントアドレステーブルを記憶するエリア、イベン
トアドレステーブルに含まれるイベントの識別情報を各
トラック毎にイベントの再生順序に配列して成るインデ
ィビジュアルコントロールトラックを記憶するエリア、
ならびにワークエリア等を含むＲＡＭ３と、ＣＰＵ１の
Ｉ／Ｏポートに接続された周辺機器である各種ファンク
ションキー、データ入力キー等を含むキーボード４、Ｃ
ＲＴあるいはＬＣＤとそのドライバを含み各種表示を行
う表示装置５とを有する。

【００２６】ＣＰＵ１は、後述するように、リアルタイ
ム動作時（録音／再生等）において、ＤＭＡユニットの
アドレスバス、データバスの空き時間に、必要に応じて
ＤＭＡユニットの各構成要素の制御を行ない、編集時に
おいて、データブロックの並べ換えや、ディスクアクセ
スポインタの操作等を行なう。キーボード４からは、後
述するように、各トラックの録音／再生モードの設定、
スタート、ストップ、ロケート、編集点の指定などが行
える。プログラムＲＯＭ２、ＲＡＭ３のアドレス端子に
は、アドレスバスを介してＣＰＵ１からアドレス信号が
送られ、その出力端子はデータバスを介してＣＰＵ１
に、あるいはトランシーバ７に接続されている。なお、
トラックは図面上ではＴｒの記号で示している。

【００２７】すなわちＣＰＵ部とＤＭＡユニットとを連
結するために、バッファ６、トランシーバ７がＤＭＡユ
ニット内に設けられている。バッファ６はＣＰＵ１とア
ドレスバスを介して接続され、更にＤＭＡユニット内の
アドレスバスに連結される。トランシーバ７はＣＰＵ１
とデータバスを介して接続され、更にＤＭＡユニット内
のデータバスに連結される。

【００２８】ＤＭＡユニット内には、トラック１のため
の音声入出力装置８−１、トラック２の為の音声入出力
装置８−２、トラック３の為の音声入出力装置８−３が
設けられていて、夫々には、アナログ音声信号が独立に
入出力可能となっている。

【００２９】各音声入出力装置８−１乃至８−３の内部
には、Ａ／Ｄ変換、Ｄ／Ａ変換を選択的に実行する変換
器のほか、サンプリングノイズ除去用のローパスフィル
タ、更にサンプリング周期でクロックを発生するクロッ
ク回路などが含まれている。これらの音声入出力装置８
−１乃至８−３においては、当該トラックがレコード
（記録）状態に設定されれば、外部からのアナログ音声
信号をサンプリング周期毎に適宜フィルタリングした
後、Ａ／Ｄ変換して、デジタル音声データを得る。逆に
当該トラックがプレイ（再生）状態に設定されれば、予
め読み出されたデジタル音声データをサンプリング周期
毎にＤ／Ａ変換して適宜フィルタリングした後、アナロ
グ音声信号として出力する。

【００３０】トラック１乃至トラック３の各音声入出力
装置８−１乃至８−３はデータバスを介して対応するバ
ッファ９−１（ＢＵＦ１）、バッファ９−２（ＢＵＦ
２）、バッファ９−３（ＢＵＦ３）とそれぞれ接続さ
れ、デジタル音声データの授受を行う。

【００３１】このバッファ９−１乃至９−３はトラック
１乃至トラック３に夫々対応しており、音声入出力装置
８−１乃至８−３との間のデータ転送は、ＤＭＡコント
ローラ１０にて直接メモリアクセス（ＤＭＡ）方式によ
り行われる。

【００３２】この各音声入出力装置８−１乃至８−３
は、ＤＭＡコントローラ１０に対し、レコーディング時
には、サンプリング周期で音声入出力装置８−１乃至８
−３からバッファ９−１乃至９−３方向への１回のサン
プリングに係るデジタルデータのＤＭＡ転送（シングル
転送）を要求（リクエスト）し（ＤＲＱ信号を送出し
（トラック１ではＤＲＱ１、トラック２ではＤＲＱ２、
トラック３ではＤＲＱ３としてＤＭＡコントローラ１０
に与えられる））、ＤＭＡコントローラ１０からの回答
（アクノーレッジが、トラック１ではＤＡＫ１、トラッ
ク２ではＤＡＫ２、トラック３ではＤＡＫ３としてＤＭ
Ａコントローラ１０から与えられる）を受けて、実際の
データ転送が実行される。プレイ時には、サンプリング
周期でバッファ９−１乃至９−３から音声入出力装置８
−１乃至８−３方向への１回のサンプリングに係るデジ
タルデータのＤＭＡ転送（シングル転送）の要求が、音
声入出力装置８−１乃至８−３からなされ、上記した場
合と同様にＤＭＡコントローラ１０によってデータ転送
が実行される。

【００３３】このバッファ９−１乃至９−３は１回もし
くは複数回のデジタル音声データを記憶できる容量を持
ち、例えばＲＡＭをトラック１乃至トラック３に３分割
し、夫々リングバッファ（最終アドレスと先頭アドレス
とが仮想的につながったバッファ）として使用すること
で、ＦＩＦＯバッファとして機能するよう構成されてい
る。

【００３４】このバッファ９−１乃至９−３に対するア
ドレス指定は、アドレスバスを介してＤＭＡコントロー
ラ１０などよりなされる。すなわちＤＭＡ転送を行って
いるときはＤＭＡユニット内のアドレスバス、データバ
ス、制御信号ラインはＤＭＡコントローラ１０が専有す
ることになる。

【００３５】そしてバッファ９−１乃至９−３はデータ
バスを介し、更にハードディスクコントローラ（以下、
ＨＤコントローラとする）１１の制御に従ってハードデ
ィスク１２とデータの授受を行う。ハードディスク１２
とＨＤコントローラ１１とはデータバスとコントロール
信号ラインとを介し連結され、ハードディスク１２に対
するリード／ライトアクセスが全てＨＤコントローラ１
１によりなされる。ハードディスク１２はトラック１乃
至トラック３の３トラック分の分割された記憶エリアを
有しており、バッファ９−１乃至９−３とのデータ転送
がＤＭＡコントローラ１０によりなされる。これはＨＤ
コントローラ１１が１つのデータブロックを転送し終る
と割込み（ＩＮＴ）をＣＰＵ１にかけ、次のデータブロ
ックの転送指示をＣＰＵ１に対し行うことによりなされ
る。ＣＰＵ１は、ＨＤコントローラ１１からインタラプ
ト信号ＩＮＴが到来すると、ＤＭＡコントローラ１０、
ＨＤコントローラ１１を所望の状態に設定したり、プロ
グラミングしたりした後、ＤＭＡ転送を行わせる。この
動作の詳細は後に説明する。

【００３６】ＤＭＡコントローラ１０はプレイ時は、ハ
ードディスク１２から予め指定された量（複数サンプリ
ング周期分）のデジタル音声データを読み出した後、バ
ッファ９−１乃至９−３のうちの指定されるバッファへ
ＤＭＡ転送（ブロック転送）するよう動作し、レコード
時にあっては、指定されたバッファから予め指定された
量（複数サンプリング周期分）のデジタル音声データを
読み出してハードディスク１２の指定される位置へＤＭ
Ａ転送（ブロック転送）するよう動作する。

【００３７】このハードディスク１２とバッファ９−１
乃至９−３との間のデータ転送時はＨＤコントローラ１
１よりＤＭＡコントローラ１０に対し要求信号ＤＲＥＱ
を出力し（ＤＭＡコントローラ１０側ではＤＲＱ４とし
て受取る）、転送可能となると逆に回答信号ＤＡＣＫを
受取る（ＤＭＡコントローラ１０側ではＤＡＫ４として
出力する）ことで、実際の転送状態となる。

【００３８】このように、ＤＭＡコントローラ１０は、
トラック１乃至トラック３の音声入出力装置８−１乃至
８−３とバッファ９−１乃至９−３との間の３チャンネ
ル（後述するＣＨ１乃至ＣＨ３）のデータ転送と、順番
に選択されたいずれかのバッファ９−１乃至９−３とハ
ードディスク１２との間の１チャンネル（後述するＣＨ
４）のデータ転送との、計４チャンネルの時分割データ
転送動作をする。

【００３９】ＣＰＵ１は、ＤＭＡユニット内の各構成要
素の機能、作用を管理するために、アドレスバスを介し
バッファ６にアドレス信号を与えるほか、各構成要素の
指定信号をバッファ６を介しデコーダ１３に供給して、
夫々の指定信号ＣＳを、各音声入出力装置８−１乃至８
−３、バッファ９−１乃至９−３、ＤＭＡコントローラ
１０、ＨＤコントローラ１１に与える。同時に、トラン
シーバ７を介し、データバスを経由して種々のデータの
やりとりがＣＰＵ１との間でなされる。

【００４０】更に、ＣＰＵ１から各音声入出力装置８−
１乃至８−３のＩＯＷＲ端子にはレコード状態（ライト
状態）とするのか、プレイ状態（リード状態）とするの
かを指定する指定信号ＷＲが、バッファ６を介して与え
られる。

【００４１】また、各バッファ９−１乃至９−３、ＤＭ
Ａコントローラ１０、ＨＤコントローラ１１に対しても
この指定信号（ライト信号）ＷＲと、別の指定信号（リ
ード信号）ＲＤとがバッファ６を介してＣＰＵ１から与
えられ、夫々の構成要素からデータを読み出したり逆に
データを書込んだりするようになる。また、ＤＭＡコン
トローラ１０からも、ＤＭＡ転送状態にあってはこれら
の指定信号ＲＤ、ＷＲを出力するようになる。これらの
信号と各構成要素の機能、動作の関係は後述する。

【００４２】ＤＭＡコントローラ１０は、ＤＭＡ転送を
各構成要素間で行っているとき、ＤＭＡ可能（イネーブ
リング）信号ＤＭＡＥＮＢを「１」にして出力する。そ
の結果、この信号ＤＭＡＥＮＢがインバータ１６を介し
て与えられるアンドゲート１４の出力は「０」となり、
バッファ６、トランシーバ７にはイネーブリング信号Ｅ
が「０」として与えられ、結局ＣＰＵ部とＤＭＡユニッ
トとのデータ、アドレスの授受はできなくなる。このと
き、アンドゲード１５に「１」信号がデコーダ１３より
与えられておれば、アンドゲート１５の出力が「１」と
なってＣＰＵ１にウェイト信号「ＷＡＩＴ」が供給され
る。

【００４３】つまり、ＣＰＵ１が、ＤＭＡユニットを管
理するために、バッファ６、トランシーバ７を開かせる
ためにデコーダ１３に所定の信号を与えているとき、つ
まりアンドゲート１４の一入力端にデコーダ１３より
「１」信号を供給しているとき（ＣＰＵ１がバッファ９
−１乃至９−３、ＤＭＡコントローラ１０、ＨＤコント
ローラ１１、音声入出力装置８−１乃至８−３のいずれ
かにアクセスするためのアドレス信号を出力すると、デ
コーダ１３の出力はアクティブとなりアンドゲート１
４、１５の夫々の一入力端への出力は「１」となる）、
ＤＭＡ転送を開始するとＣＰＵ１にはウェイト「ＷＡＩ
Ｔ」がかかり、ＤＭＡ転送が優先して実行された後、ウ
ェイト解除にともなってＣＰＵ１の動作が再開される。

【００４４】また、逆に、ＤＭＡコントローラ１０が、
ＤＭＡ転送を実行しているときに、ＣＰＵ１が例えばＤ
ＭＡコントローラ１０をアクセスしようとしても、アン
ドゲート１５よりウェイト信号「ＷＡＩＴ」が与えら
れ、ＣＰＵ１の実行サイクルは途中で引き延ばされて、
バッファ６、トランシーバ７はその間閉じられることに
なる。

【００４５】結局、ＣＰＵ１が、ＤＭＡユニットの各構
成要素にアクセスできるのは、 １．ＣＰＵ１がＤＭＡユニットの各構成要素をアクセス
するためのアドレスを出した。 ２．信号ＤＭＡＥＮＢがインアクティブ（「０」）つま
りＤＭＡユニットのデータバスが空いている。 の２つの条件を満足するときであるが、ＣＰＵ１は上述
したようにゲート１４、１５の作用によっていつＤＭＡ
ユニットにアクセスするかを考慮することなく処理をす
すめることができる。

【００４６】また、ＣＰＵ１は、キー入力やコントロー
ルデータのトリガに応じて直ちにＤＭＡユニットの動作
状態を変えたい場合、ＤＭＡコントローラ１０に対し
て、ＤＭＡコントローラ１０の状態がどのような状態で
あってもＤＭＡ転送を中断する指令ＤＭＡＥＮＤを出力
することができる（これは、ＤＭＡコントローラ１０に
は「ＥＮＤ」信号として与えられる）。

【００４７】＜ＤＭＡコントローラ１０の要部構成＞次
に、ＤＭＡコントローラ１０の一構成例を説明する。Ｄ
ＭＡコントローラ１０は、１バスサイクルが数百ナノ秒
である転送能力を持つ。従って、３トラック分のサンプ
リングデータを転送する時間は１から２マイクロ秒とな
る。

【００４８】サンプリング周波数ｆｓを４８ＫＨｚとし
たとき、１サンプリング時間の間隔は約２１マイクロ秒
となり、サンプリング時間間隔のほとんどは、バッファ
９−１乃至９−３とＨＤコントローラ１１、ハードディ
スク１２との間のデータ転送及びＣＰＵ１から各構成要
素のプログラミング時間にあてることが可能となる。

【００４９】さて、その具体例の主要構成は、図２に示
されている。このＤＭＡコントローラ１０は、アドレス
バスと接続される入力側（ＩＮ）のアドレスバッファ１
０１と出力側（ＯＵＴ）のアドレスバッファ１０２を有
する。入力側のアドレスバッファ１０１に与えられるア
ドレス信号によって、レジスタセレクタ１０３の指定内
容が変化し、アドレスレジスタ１０４とコントロールレ
ジスタ１０５とに存在する所望のレジスタが指定される
ことになる。

【００５０】アドレスレジスタ１０４、コントロールレ
ジスタ１０５は４つのチャンネルＣＨ１乃至ＣＨ４のエ
リアがあり、チャンネルＣＨ１乃至ＣＨ３はバッファ９
−１乃至９−３と音声入出力装置８−１乃至８−３との
間のＤＭＡ転送を行うためのレジスタであり、チャンネ
ルＣＨ４はバッファ９−１乃至９−３のうちの指定した
バッファとハードディスク１２との間のＤＭＡ転送を行
なうためのレジスタである。

【００５１】アドレスレジスタ１０４内の各チャンネル
ＣＨ１乃至ＣＨ４のレジスタは、対応するバッファ９−
１乃至９−３及び指定されたバッファのカレントアドレ
スとスタートアドレスとを少なくとも記憶するエリアを
有し、コントロールレジスタ１０５の各チャンネルＣＨ
１乃至ＣＨ４のエリアには、例えば、ＤＭＡ転送の方向
を指定するコントロールデータが記憶される。

【００５２】このアドレスレジスタ１０４、コントロー
ルレジスタ１０５の内容は、データバッファ１０６を介
してデータバスに対して入出力可能となっている。そし
て、これらの各構成要素を制御しているのが、タイミン
グコントロールロジック１０７と、サービスコントロー
ラ１０８、チャンネルセレクタ１０９である。

【００５３】サービスコントローラ１０８は、ハードロ
ジックもしくはマイクロプログラム制御構成となってい
て、タイミングコントロールロジック１０７からの信
号、音声入出力装置８−１乃至８−３、ＨＤコントロー
ラ１１からのＤＭＡ要求信号ＤＲＱ１乃至ＤＲＱ４や、
ＣＰＵ１からのＤＭＡ中断指令ＥＮＤ（ＤＭＡＥＮＤ）
を受けとり、前記各構成要素に対する回答（アクノーレ
ッジ）信号ＤＡＫ１乃至ＤＡＫ４、ＤＭＡ転送中を示す
ＤＭＡ可能（イネーブリング）信号ＤＭＡＥＮＢを出力
するほか、タイミングコントロールロジック１０７に対
し各種指令を出したり、チャンネルセレクタ１０９に対
しチャンネルセレクト信号を出力したりする。チャンネ
ルセレクタ１０９は、アドレスレジスタ１０４、コント
ロールレジスタ１０５のなかの各チャンネルＣＨ１乃至
ＣＨ４に対応するレジスタを選択的に指定する。

【００５４】タイミングコントロールロジック１０７は
デコーダ１３からの指定信号ＣＳ、コントロールレジス
タ１０５からのコントロール信号、サービスコントロー
ラ１０８からの制御信号を受けて、アドレスバッファ１
０２、データバッファ１０６の入出力制御をするほか、
アドレスインクリメンタ１１０を動作させて、アドレス
レジスタ１０４のなかの指定されたチャンネルのカレン
トアドレスレジスタをインクリメントし、そのチャンネ
ルに割り当てられたバッファの最終アドレスになった
ら、その開始アドレスにリセットされる。これにより、
バッファがリング状に用いられる。

【００５５】＜ＣＰＵ１の全体動作＞以下に、本実施例
の動作について説明する。ＣＰＵ１の動作を示すフロー
チャートが図３及び図４に示されている。これはプログ
ラムＲＯＭ２に記憶されたプログラム（ソフトウェア）
よるもので、図３はメインルーチンを示し、図４は、Ｈ
Ｄコントローラ１１からのインタラプト信号ＩＮＴの到
来に応答して実行するインタラプトルーチンを示してい
る。

【００５６】先ず図３において、ＣＰＵ１は電源オンに
応じてメインルーチンをスタートさせ、ステップ３−０
において各種初期状態を設定する。そして、ステップ３
−１においてキー入力を受け、ステップ３−２において
何のモードに設定されたかを判断する。

【００５７】ＣＰＵ１が現在プレイ／レコードモードで
あるとジャッジすると、ステップ３−２からステップ３
−３に進み、３つあるトラックを順次選択指定し、さら
にステップ３−４に進み各トラックの動作モードをキー
ボード４の入力指示に従って設定し、ステップ３−５に
おいてＡ／Ｄ変換、Ｄ／Ａ変換のいずれの動作を各音声
入出力装置８−１乃至８−３が実行するのか、バッファ
６、デコーダ１３を介して指定信号ＣＳを順次送出しな
がらＩＯＷＲを与えてセッティングする。今、例えばト
ラック１については、プレイ状態（従ってＤ／Ａ変換動
作状態）、トラック２及びトラック３は夫々レコード状
態（従ってＡ／Ｄ変換動作状態）となっているとする
と、このときの概略動作の概念図は図８のようになる。

【００５８】そしてステップ３−５では、ＤＭＡコント
ローラ１０に対し、各トラック１乃至トラック３につい
てのバッファ９−１乃至９−３のアドレスを初期化させ
る。つまり、図２のアドレスバッファ１０１、レジスタ
セレクタ１０３、チャンネルセレクタ１０９等により、
チャンネルＣＨ１乃至ＣＨ３の各レジスタ（アドレスレ
ジスタ１０４、コントロールレジスタ１０５）を指定し
ながら、データバッファ１０６を介して初期設定データ
を入力設定する。

【００５９】ここで、バッファ９−１乃至９−３はリン
グバッファとして循環的に使用されるようになってお
り、初期状態としては各バッファ９−１乃至９−３のス
タートアドレスとカレントアドレスとは一致するようセ
ットされる（図８に、各バッファ９−１乃至９−３のス
タートアドレスとカレントアドレスとが、ＣＨ１乃至Ｃ
Ｈ３のアドレスレジスタ１０４に記憶されて制御される
状態を模式的に示してある）。

【００６０】続いてＣＰＵ１はステップ３−６の処理を
実行し、ＲＡＭ３内の作業（ワーク）メモリエリアに存
在するハードディスク１２の各トラックトラック１乃至
トラック３に対応するディスクアクセスポインタを初期
設定する（図８にハードディスク１２の記憶エリアと、
ディスクアクセスポインタとの関係を示している）。

【００６１】次にＣＰＵ１は、各音声入出力装置８−１
乃至８−３のＡ／Ｄ変換動作又はＤ／Ａ変換動作を開始
させる（ステップ３−７）。続いて、ステップ３−８に
おいてソフトウェア割込みをかけて、ＨＤコントローラ
１１が、ハードディスク１２とバッファ９−１乃至９−
３のいずれかとの間のデータ転送のプログラム要求（Ｈ
Ｄコントローラ１１がＣＰＵ１に対してインタラプトＩ
ＮＴをかけること）を行なったとき（後述）と同じ処理
を実行する。

【００６２】具体的には、図４に示したフローチャート
に従った動作をステップ３−８で実行することになる。
例えば、いまの場合、トラック１について、ハードディ
スク１２からデジタル信号データをバッファ９−１にＤ
ＭＡ転送するために、ＤＭＡコントローラ１０のチャン
ネルとしてトラック１に対応するチャンネルＣＨ１を決
定する（ステップ４−１）。

【００６３】続いて、このＣＨ１のスタートアドレス
（前述のとおりステップ３−５で初期設定されている）
をＣＨ４のスタートアドレスとしてコピーする（ステッ
プ４−２）。このときのＤＭＡコントローラ１０側の動
作は後述する。今の場合、ＣＨ１のスタートアドレスと
カレントアドレスからデータ転送数を算出する（ステッ
プ４−３）。今、初期状態にあるので、トラック１に関
してバッファ９−１には何らこれまでデータ転送が行わ
れておらず、従って、バッファ９−１のメモリエリア全
てにハードディスク１２からデータ転送することができ
る。

【００６４】勿論、複数のトラックが、プレイ時にある
のであれば、早期にハードディスク１２から複数のバッ
ファに予め記憶されたデジタル音声データを転送しなけ
ればならないので、１つのバッファにフルにデータ転送
を行わず、次々とＤＭＡ転送が各トラックについて行わ
れるようにすることもできる。あるいは、必要なバッフ
ァ９−１乃至９−３に対しハードディスク１２から予め
フルにデータを転送した後、プレイ／レコード動作を同
期スタートしてもよい。

【００６５】次に、ステップ４−４において、いまの場
合ＣＨ１のカレントアドレスの内容を、ＣＨ４のスター
トアドレスにコピーする。いまの場合は結局初期アドレ
スがスタートアドレスとなる。

【００６６】このように、ＣＰＵ１は、ステップ４−１
乃至ステップ４−４において、ＤＭＡコントローラ１０
に対して各設定／制御を行なった上で、次にステップ４
−５に進み、ＲＡＭ３の作業メモリよりいまトラック１
のディスクアクセスポインタを取り出し、更にステップ
４−６において、ＤＭＡコントローラ１０のコントロー
ルレジスタ１０５のＣＨ１のエリアの内容に従って得ら
れるトラック１の動作モード（いまプレイモード）と、
このトラック１についてのディスクアクセスポインタ
と、ステップ４−３で決定したハードディスク１２から
バッファ９−１へのデータ転送数とによって、ＨＤコン
トローラ１１をプログラミングする。このときのＨＤコ
ントローラ１１側の動作は後に詳述する。

【００６７】その結果、ＨＤコントローラ１１は、今の
場合ハードディスク１２からバッファ９−１への方向の
ＤＭＡ転送をＤＭＡコントローラ１０に要求（ＤＲＥＱ
を出力）し、ＤＭＡコントローラ１０は対応するＤＭＡ
転送を実行することになる。この動作についても後に詳
述する。

【００６８】続いて、ステップ４−７において、ＣＰＵ
１はＲＡＭ３の作業メモリ内のトラック１のディスクア
クセスポインタを上述した転送処理を実行した結果ディ
スクアクセスポインタがとるであろう値まで更新する。
つまり、上述の説明からわかるとおり、ハードディスク
１２とバッファ９−１の間のデータ転送はこの後、ＤＭ
Ａコントローラ１０が全て実行することになり、ＣＰＵ
１はこのＤＭＡ転送が完了したときにハードディスク１
２のアクセスポインタがとる値を、ステップ４−７でセ
ットするのである。そして、メインルーチン（図３）リ
ターンする。

【００６９】後の説明でも明らかになるとおり、最初の
割込みルーチン（図４）が起動されて、ＨＤコントロー
ラ１１が一度動かされると、あとは、ＣＰＵ１が指定し
たデータブロックの転送が終了するたびに、ＨＤコント
ローラ１１から割込みがなされる（ＩＮＴ信号がＣＰＵ
１に与えられる）ので、ＣＰＵ１が行なうのは、録音／
再生動作の終了になったか、キー入力があったかまたは
コントロールデータに指示しておいたトリガがかかった
かの判断を行うのみである。

【００７０】すなわちＣＰＵ１は、ステップ３−９にお
いて、ディスクアクセスポインタ（ＲＡＭ３）を参照
し、メモリエリアオーバーか否か、つまり終了か否かを
ジャッジし（ステップ３−１０）、ＹＥＳの場合は、各
音声入出力装置８−１乃至８−３のＡ／Ｄ変換、Ｄ／Ａ
変換動作を停止（ステップ３−１１）させ、ステップ３
−１に戻る。ＮＯの場合は、キー入力状態を参照し(ス
テップ３−１２)、もし変化がなければ、ディスクアク
セスポインタをチェックすべくステップ３−９の処理へ
戻り、以下ステップ３−９乃至ステップ３−１３を繰り
返す。

【００７１】そして、ステップ３−１３において何らか
の変化があると、ステップ３−１３からステップ３−１
４に進み、ＣＰＵ１は、ＤＭＡ転送を一時中断して、新
たな設定をするために、ＤＭＡコントローラ１０に対す
るＤＭＡ中止指令（ＤＭＡＥＮＤ）を出力する。続け
て、新たな入力指示等に従って、ＤＭＡコントローラ１
０、音声入出力装置８−１乃至８−３をプログラムし
（ステップ３−１５）、再びＤＭＡ動作を再開するため
にべくステップ３−１６に進み、上述したステップ３−
８と同様に図４のインタラプトルーチンを実行した後、
ステップ３−９へもどる。

【００７２】このようにＣＰＵ１はプレイ／レコード時
にあっては、ステップ３−４乃至ステップ３−８の初期
設定を行なった後は、ステップ３−９、ステップ３−１
０、ステップ３−１２、ステップ３−１３更にステップ
３−１４乃至ステップ３−１６を繰り返し実行し、キー
ボード４での変更指示（例えばあるトラックについてポ
ーズ（Ａ／Ｄ、Ｄ／Ａの中断）あるいはパンチイン／ア
ウト（Ａ／Ｄ、Ｄ／Ａの動作の切換）等）や、編集時に
得たコントロールデータの変化に応答して、即時にＤＭ
Ａ転送制御を中断し、プログラムを変更した上で、再び
同様の処理を実行するように動作する。

【００７３】ステップ３−２において、ＣＰＵ１が、現
在、コントロールトラックモードにあると判断すると、
ステップ３−２からステップ３−１７に進み、ハードデ
ィスク１２に記憶されている音声データをイベント化す
る。なお、音声データは、所定のサンプリング周期でサ
ンプリングされたサンプリングポイントに対応した記録
アドレスに従ってハードディスク１２に記憶されてい
る。イベント化とは、サンプリングポイントに対応した
記録アドレスに従ってハードディスク１２に連続的に記
録されている音声データを複数の区間に区切り、各区切
られた音声データの区間（イベント）を識別するための
イベント番号および各イベント区間の開始／終了ポイン
ト（アドレスに相当）を作り出すことを意味する。具体
的には先に説明した図１９等による。イベント番号、開
始ポイントおよび終了ポイントは、ＲＡＭ３のイベント
アドレステーブル（ＥＡＴ）に登録される。開始ポイン
トおよび終了ポイントは、当該イベントが記憶されるハ
ードディスク１２のスタートアドレスおよびエンドアド
レスに相当する。イベントアドレステーブルの例は、後
述する図１６に示されている。

【００７４】イベント化が完了するとステップ３−１８
において、インディビジュアルコントロールトラック
（ＩＣＴ）が作成される。ＩＣＴは、イベントアドレス
テーブル（ＥＡＴ）に含まれるイベントの識別情報（イ
ベント番号）を各トラック毎にイベントの再生順序に配
列して成るものである。また、ＩＣＴの例については、
後に図１４を参照して説明する。

【００７５】そして、コントロールトラックモードの終
了がステップ３−２１で検出されると、ＣＰＵ１は３−
１において再びキー入力を調べる。

【００７６】ステップ３−２において、ＣＰＵ１が、現
在、編集（ＥＤＩＴ）モードにあると判断すると、ステ
ップ３−２からステップ３−２２に進み、編集するトラ
ックやポイント、どのような編集をするのか（例えば、
ある時間指定したポイントに録音した音のタイミングを
前後にずらしたり、修正、削除したりすること）をＣＰ
Ｕ１は判断し、各種編集作業を実行する（ステップ３−
２３）。この編集作業は、特には詳述しないが、ＨＤコ
ントローラ１１とＤＭＡコントローラ１０とに対するハ
ードディスク１２からの読み出しアクセスポイントのプ
ログラムや、ＲＡＭ３への転送、ＲＡＭ３を用いての各
種編集、そして編集後のデジタル音声データのハードデ
ィスク１２への再格納作業、アクセスポイントの指定等
を、ＣＰＵ１の制御下で実行する。ステップ３−２４に
おいて編集作業の終了が検出されると、ＣＰＵ１は、ス
テップ３−１において再びキー入力を調べる。

【００７７】＜音声入出力装置８−１乃至８−３の動作
＞次に図５を参照して音声入出力装置８−１乃至８−３
の動作状態を説明する。このフローチャートは、マイク
ロプログラム制御によるものであっても、ハードロジッ
ク制御によるものであってもよく、機能実現手段は種々
選択できる。

【００７８】さて、ステップ５−１においてＣＰＵ１か
ら当該音声入出力装置の指定信号ＣＳが到来している
（アクティブとなっている）か否かジャッジし、ＹＥＳ
ならばステップ５−２において、ＣＰＵ１より動作状態
（レコード、プレイ、ストップ等）が設定される。これ
は図３のＣＰＵ１のメインルーチンの中のステップ３−
５、ステップ３−１５に応答してなされる。

【００７９】そして、ステップ５−１においてＮＯの判
断がなされるとステップ５−３において、当該音声入出
力装置８−１乃至８−３がレコード状態であるのかプレ
イ状態であるのか判断し、レコード状態と判断される
と、ステップ５−３からステップ５−４乃至ステップ５
−９の処理へ進み、プレイ状態と判断されるとステップ
５−１０乃至ステップ５−１５の処理へ進む。

【００８０】先ずレコード状態に設定された音声入出力
装置（いまの場合音声入出力装置８−２、８−３）の動
作を説明する。ステップ５−４において、サンプリング
時刻（所定のサンプリング周期でサンプルホールドする
タイミング）となったか否かを判断し、サンプリング時
刻となるまで、このステップ５−４を繰り返す。なお、
サンプリング時刻の判断は、音声入出力装置８−１乃至
８−３内部に夫々ハードタイマーをもってその出力によ
って行ってもよく、あるいは共通なハードタイマーを設
けてその出力に従って各音声入出力装置８−１乃至８−
３が動作するようにしてもよい。後の説明からも理解さ
れるとおり、各音声入出力装置８−１乃至８−３のサン
プリング周波数を別々にすることも可能である。

【００８１】さて、ステップ５−４において、ＹＥＳの
判断がなされると、与えられるアナログ音声信号は、サ
ンプルホールド（Ｓ／Ｈ）され、Ａ／Ｄ変換される。続
いてステップ５−６において、ＤＭＡコントローラ１０
に対してＤＭＡ転送要求ＤＲＱをアクティブにして出力
する。

【００８２】ＤＭＡコントローラ１０は、この要求信号
ＤＲＱを受けとり、ＤＭＡ転送を行うために、その回答
信号ＤＡＫを出力する（この場合の詳細動作は後述す
る）。従って、音声入出力装置８−１乃至８−３（いま
の場合レコード状態である音声入出力装置８−２又は８
−３）は、ステップ５−７の判断がＹＥＳとなると、ス
テップ５−８に進み、Ａ／Ｄ変換して得たデジタル音声
データをデータバスに出力し、対応するバッファ９−１
乃至９−３（いまの場合バッファ９−２又は９−３）へ
送る。そして、ステップ５−９にて、ＤＭＡ転送要求Ｄ
ＲＱをインアクティブにする。従って、いまの場合、音
声入出力装置８−２、８−３にあっては、サンプリング
周期毎に、外部から与えられるアナログ音声信号をデジ
タル音声信号に変換し、後述するようにＤＭＡコントロ
ーラ１０にて夫々指定されるバッファ９−２、９−３の
カレントアドレスに転送する（図８参照）。

【００８３】またステップ５−３においてプレイ状態と
判断されると、ステップ５−１０に進み、ＤＭＡコント
ローラ１０に対しＤＭＡ転送要求ＤＲＱをアクティブに
し、ＤＭＡコントローラ１０から回答信号ＤＡＫの到来
を待って（ステップ５−１１）、データバス上のデジタ
ル音声データを取込み（ステップ５−１２）、上記要求
ＤＲＱをインアクティブにする（ステップ５−１３）。
このときのＤＭＡコントローラ１０の動作は後述する
が、いまの場合図８に示すとおり、トラック１に対応す
るバッファ９−１のカレントアドレスの内容（これはす
でにハードディスク１２のトラック１のエリアの内容が
転送記録されている）が、以上の操作で音声入出力装置
８−１に入力設定されることになる。そして、サンプリ
ング時刻となったか否か判断する（ステップ５−１
４）。このサンプリング時刻の到来の検出は、ステップ
５−４において述べたことと同じである。

【００８４】そして、ステップ５−１４でＹＥＳとなる
とステップ５−１５に進みＤ／Ａ変換及びローパスフィ
ルタリングを実行した上でアナログ音声信号を外部に出
力する。

【００８５】以上レコード状態の場合と、プレイ状態の
場合との１つのサンプリング時刻における動作を説明し
たが、ステップ５−９、ステップ５−１５の各処理の終
了後ステップ５−１に戻り、以下同様にして次々とサン
プリング時刻に対する処理を実行する。

【００８６】図９は音声入出力装置８−１乃至８−３の
動作タイムチャートを示しており、いまの場合トラック
１の音声入出力装置８−１がプレイモードとなってい
て、サンプリング時刻ｔとサンプリング時刻ｔ＋１の間
で、サンプリング要求（ＤＲＱ）が発生し、ＤＭＡコン
トローラ１０内のチャンネルＣＨ１の制御によって、バ
ッファ９−１から音声入出力装置８−１への方向のＤＭ
Ａ転送がなされ、サンプリング時刻ｔ＋１に同期して、
Ｄ／Ａ変換動作がなされる。

【００８７】一方、いまの場合トラック２、トラック３
の音声入出力装置８−２、８−３においては、レコード
モードとなっており、サンプリング時刻ｔあるいはｔ＋
１に同期して、Ａ／Ｄ変換が行われ、その後にＤＭＡコ
ントローラ１０に対してＤＭＡ転送命令が出力される。
そしてＤＭＡ転送が、トラック２、トラック３の順番で
（同時にＤＭＡ要求があった場合の優先順位が、ＣＨ１
＞ＣＨ２＞ＣＨ３＞ＣＨ４となっている関係によるも
の）実行され、音声入出力装置８−２、８−３からバッ
ファ９−２、９−３へデータ転送がなされることにな
る。

【００８８】＜ＤＭＡコントローラ１０の動作＞次に、
図６を参照してＤＭＡコントローラ１０の動作を説明す
る。この図６のフローチャートは、図２のサービスコン
トローラ１０８がマイクロプログラム制御で動作するの
を表わしているとしてもよく、あるいは、ハードロジッ
クでＤＭＡコントローラ１０が機能実現をしているとし
てもよい。

【００８９】先ずステップ６−１において、ＣＰＵ１か
らの指定信号ＣＳが到来している（アクティブとなって
いる)か否か判断し、ＹＥＳならば、リード信号ＲＤ、
ライト信号 ＷＲのいずれがＣＰＵ１から与えられてい
るか判断し、リード信号ＲＤならばステップ６−３に進
み、アドレスバスを介して与えられるアドレス信号にて
指定されるレジスタ１０４、１０５の内容をデータバス
を介して出力してＣＰＵ１がリードできるようにし、逆
にライト信号ＷＲならばステップ６−４に進み、指定し
たレジスタにデータバスを介して所望のデータを入力設
定することになる。このステップ６−３、ステップ６−
４の処理は、ＣＰＵ１のメインルーチンのステップ３−
５、ステップ３−１５などの処理に対応する。従って、
ステップ６−４の処理によって図２の各レジスタ１０
４、１０５には所望のデータがセットされることにな
る。

【００９０】そして、このようなＣＰＵ１からのＤＭＡ
コントローラ１０に対するアクセスやプログラムが終る
と指定信号ＣＳはインアクティブとされ、ステップ６−
１からステップ６−５に処理は進むことになる。

【００９１】ステップ６−５では、各音声入出力装置８
−１乃至８−３からＤＭＡ転送要求ＤＲＱ１乃至ＤＲＱ
３がきているか、ＨＤコントローラ１１からＤＭＡ転送
要求ＤＲＥＱ（ＤＲＱ４）がきているか判断し、もし、
いずれかから要求が来ているとステップ６−６に進み、
ＤＭＡ可能信号ＤＭＡＥＮＢを「１」に（アクティブ）
にし、ＤＭＡユニット内のアドレスバスとデータバスを
ＤＭＡコントローラ１０が専有するようにし、ＣＰＵ１
からのアクセスを受け付けなくする。

【００９２】続いて、複数の要求に際しては、チャンネ
ルＣＨ１乃至ＣＨ４の順の優先順位に従って、チャンネ
ルを選択する（ステップ６−７）。例えば、図９の例で
はサンプリング直後にトラック２、トラック３の音声入
出力装置８−２、８−３からのデータ転送要求が同時に
なされるがトラック２の優先順位が高いので、先にＣＨ
２のＤＭＡ転送を行うことになる。また後の説明でも理
解されるとおり、ＣＨ４の優先順位が最下位なので、ハ
ードディスク１２とバッファ９−１乃至９−３のうちの
１つとの間でデータ転送を行っているときに、いずれか
の音声入出力装置８−１乃至８−３からデータ転送の要
求がなされると、後者のデータ転送を先に優先的に行う
ようになる。

【００９３】続いて選択したチャンネル（いま、例えば
ＣＨ２）のカレントアドレス（アドレスレジスタ１０４
のＣＨ２のカレントアドレスレジスタの内容）をアドレ
スバスに出力する（ステップ６−８）。そして選択した
チャンネル（いま、例えばＣＨ２）のコントロールレジ
スタ１０５の内容を参照し、ＤＭＡ転送をいずれの方向
へ行うか決定し（ステップ６−９）、もしバッファ９−
１乃至９−３から他の要素（Ｉ／Ｏ）への転送なら６−
１０から６−１１へ進んで、バッファ９−１乃至９−３
のうちの選択しているバッファに対しリード信号ＲＤを
与え、逆に他の要素（Ｉ／Ｏ）からバッファ９−１乃至
９−３への転送ならば６−１２に進み、当該バッファに
対してライト信号ＷＲを与える。

【００９４】しかる後、回答信号ＤＡＫをアクティブに
する（ステップ６−１３）。その結果、いまの場合、ト
ラック２の音声入出力装置８−２は、ステップ５−７、
ステップ５−８（図５）の処理によって、サンプリング
した音声データをデータバスに送出し、バッファ９−２
のカレントアドレスのエリアに、ＤＭＡコントローラ１
０が書込むことになる（図８参照）。

【００９５】ステップ６−１４ではデータ転送が終了し
たので、上記リード信号ＲＤ又はライト信号ＷＲ、回答
信号ＤＡＫをインアクティブにし、ステップ６−１５で
当該チャンネル（いまＣＨ２）のカレントアドレス（図
２のアドレスレジスタ１０４内）の内容を＋１する。ま
た、そのアドレスが最終アドレスになったら、開始アド
レスに戻る。このステップ６−１５の動作により、バッ
ファ９−１乃至９−３に対して新たなサンプリング音声
データが書込まれる都度、あるいは新たに音声データが
読出される都度、アップカウントされることになる。そ
して、ステップ６−１５の処理の後、ステップ６−１へ
戻る。

【００９６】先程の状態（図９参照）は、トラック２と
トラック３との音声入出力装置８−２、８−３よりデー
タ転送要求がＤＭＡコントローラ１０に対してなされ、
これまでにトラック２についてのみデータ転送の実行を
したのであるから、続くステップ６−５においてはＹＥ
Ｓの判断がなされる。以下トラック３に関して、音声入
出力装置８−３からバッファ９−３への方向のデータ転
送が、ステップ６−７乃至ステップ６−１０、ステップ
６−１２乃至ステップ６−１５を実行することにより上
記した場合と同様にしてなされる。

【００９７】このようなデータ転送が完了するとステッ
プ６−５からステップ６−１６に進み、ＤＭＡ可能信号
を「０」（インアクティブ）にして、ＤＭＡユニット内
のデータバス、アドレスバスをＤＭＡコントローラ１０
が専有するのを中止し、ＣＰＵ１からのアクセスを受付
けられるようにする。

【００９８】以上トラック２、トラック３に関し、音声
入出力装置８−２、８−３から夫々対応するバッファ９
−２、９−３へのデータ転送について説明したが、トラ
ック１については、逆に、バッファ９−１から音声入出
力装置８−１へのデータ転送がＤＭＡコントローラ１０
によってなされる。

【００９９】図９に示してあるとおり、サンプリング時
間ｔとｔ＋１の中間で、トラック１に対応する音声入出
力装置８−１は、ＤＭＡコントローラ１０に要求信号Ｄ
ＲＱを出力する（図５、ステップ５−１０）。

【０１００】これに応答し、ＤＭＡコントローラ１０
は、上記した場合と同様にステップ６−５乃至ステップ
６−７を実行し、ステップ６−８において、バッファ９
−１の読み出すべきアドレスを示すアドレスデータをア
ドレスバスを介して与える。ステップ６−９、ステップ
６−１０の実行により、ステップ６−１１に進み、今回
はバッファ９−１に対し読み出し信号ＲＤを与え、ステ
ップ６−１３で回答信号ＤＡＫを「１」とする。

【０１０１】その結果、バッファ９−１の指定アドレス
のデジタル音声データは、データバスを介して、トラッ
ク１の音声入出力装置８−１へ転送され取込まれること
になる。その後、ステップ６−１４、ステップ６−１５
の処理を経てステップ６−１へ戻る。

【０１０２】また、ＤＭＡコントローラ１０は、ハード
ディスク１２とバッファ９−１乃至９−３との間のデー
タ転送も行う。この場合は、チャンネルＣＨ４のアドレ
スレジスタ１０４、コントロールレジスタ１０５が使用
される。この動作は、ＣＰＵ１のインタラプトルーチン
（図４）の実行によって、ＤＭＡコントローラ１０に対
する設定／制御動作ステップ４−１乃至ステップ４−
４、ＨＤコントローラ１１に対するプログラミング動作
ステップ４−５、ステップ４−６の後、実行される。

【０１０３】このＤＭＡコントローラ１０に対するＣＰ
Ｕ１の設定／制御動作ステップ４−１乃至ステップ４−
４に対応して、ＤＭＡコントローラ１０はステップ６−
３、ステップ６−４の処理を行なう。即ち、ＣＰＵ１は
今回チャンネルＣＨ４によってデータ転送するトラック
を決定し、そのトラックに対応するバッファのスタート
アドレス（つまり前回当該バッファとハードディスク１
２とのデータ転送を行ったブロックデータの次のアドレ
ス）をＣＨ４のスタートアドレスレジスタ（図２のアド
レスレジスタ１０４内）にセットし、このトラックにつ
いての今回のデータ転送数をスタートアドレスとカレン
トアドレス（前回データ転送をハードディスク１２との
間で行った後に歩進したアドレス）との差からＣＰＵ１
は得るとともに、このトラックについてのカレントアド
レスをスタートアドレスにコピーする。

【０１０４】ＣＰＵ１は動作中のトラックに対応するバ
ッファ９−１乃至９−３とハードディスク１２との間の
データ転送を各トラック毎に順番に行うようになり、各
トラック毎に前回のデータ転送（ブロック転送）に続く
データの転送を行うようになる。図８の例では例えばト
ラック１については、ハードディスク１２から図示のス
タートアドレス（ＣＨ１）とカレントアドレス（ＣＨ
１）の間の空白部分に対応するデータ量の転送をこれか
ら行うようになる（他のトラックについてもデータ転送
の方向は逆であるが、同様の制御によることは明らかで
ある）。なお、プレイモードのバッファ（９−１が該
当）およびレコードモードのバッファ（９−２、９−３
が該当）では斜線部分が音声入力されたデータ部分に対
応する。

【０１０５】そして、ＣＰＵ１は、ステップ４−５、ス
テップ４−６によってＨＤコントローラ１１に対しプロ
グラミングを行った上で、実際の転送要求をＨＤコント
ローラ１１から発生させて、ＤＭＡ転送を開始させる。

【０１０６】ＤＭＡコントローラ１０では、ステップ６
−５において、ＨＤコントローラ１１から転送要求があ
ることを検知すると、上記した場合と同様にして、ステ
ップ６−６乃至ステップ６−９を実行した後、バッファ
９−１乃至９−３からハードディスク１２方向へのデー
タ転送の要求か、ハードディスク１２からバッファ９−
１乃至９−３方向へのデータ転送の要求かステップ６−
１０において判断し、前者ならばステップ６−１１へ、
後者ならばステップ６−１２へ進んだ後、ステップ６−
１３乃至ステップ６−１５の各処理を実行する。このと
き、１回の転送操作で、例えば１サンプル分のデジタル
音声データの転送がなされるので、このステップ６−５
乃至ステップ６−１５の動作を複数回くりかえし実行し
て、ブロック転送がなされる。このハードディスク１２
とバッファ９−１乃至９−３とのデータ転送について
は、ＨＤコントローラ１１の動作も大きく関連するの
で、後に更に説明する。

【０１０７】そしてＤＭＡ転送が完了すると、要求信号
ＤＲＱ１乃至４が到来しなくなり、ステップ６−５から
ステップ６−１６へ進み、ＤＭＡ可能信号ＤＭＡＥＮＢ
を「０」（インアクティブ）とする。

【０１０８】＜ＨＤコントローラ１１の動作＞次に、図
７を参照してＨＤコントローラ１１の動作を説明する。
このＨＤコントローラ１１は、ハードロジックによって
も、マイクロプログラム制御によってもよく、いずれに
しても図７の動作フローの機能を実現する。

【０１０９】まず、ＣＰＵ１から指定信号ＣＳが与えら
れているか判断する（ステップ７−１）。これはＣＰＵ
１のインタラプトルーチン（図４のステップ４−５、ス
テップ４−６）にて与えられる。ＮＯの場合は元に戻る
が、ＹＥＳの場合は、ステップ７−２に進みＣＰＵ１か
らリード信号ＲＤが与えられているか、ライト信号ＷＲ
が与えられているか判断し、リード時にはＨＤコントロ
ーラ１１内部の指定データ（アドレスレジスタの内容
等）をデータバスを介してＣＰＵ１へ出力する。

【０１１０】また、ライト信号ＷＲが与えられていると
きはステップ７−２からステップ７−４に進み、今回Ｄ
ＭＡコントローラ１０のチャンネルＣＨ４にてＤＭＡ転
送するバッファとハードディスク１２とのデータ転送方
向を設定し、ステップ７−５にて、アクセスするハード
ディスク１２のアクセスポイントを設定する。これはＣ
ＰＵ１がＲＡＭ３から得ている当該トラックのディスク
アクセスポインタによる（図４、ステップ４−５）。

【０１１１】続いてステップ７−６において、転送デー
タ数（デジタル音声データ数）をＨＤコントローラ１１
の内部カウンタに設定する。この転送データ数は、ＣＰ
Ｕ１のインタラプトルーチンのなかのステップ４−６に
て得ている。

【０１１２】このように、ステップ７−４乃至７−６を
実行することによってＣＰＵ１の制御のもとでＨＤコン
トローラ１１はプログラムされ、その後ＨＤコントロー
ラ１１はＤＭＡコントローラ１０に対しデータ転送の要
求をする（ステップ７−７）。このことからも理解され
るとおり、ＣＰＵ１は、ＨＤコントローラ１１からイン
タラプト信号ＩＮＴを受けると、次のトラックに対応す
る（つまり、いまトラック１乃至トラック３は全て動作
中とすると、トラック１、トラック２、トラック３、ト
ラック１……の順で）ＤＭＡ転送の設定、制御をＤＭＡ
コントローラ１０に対し実行し、ＨＤコントローラ１１
をプログラムする。その後、ＣＰＵ１はＨＤコントロー
ラ１１とＤＭＡコントローラ１０とから離れて、相互の
インタラクションで実際のＤＭＡ転送を実行させる。

【０１１３】ＨＤコントローラ１１は、ステップ７−７
の次にステップ７−８へ進み、ＤＭＡコントローラ１０
から回答信号ＤＡＣＫ（ＤＡＫ４）を受けとる（図６、
ステップ６−１３参照）までステップ７−８を繰り返
す。

【０１１４】ステップ７−８の判断がＹＥＳとなると、
ステップ７−９に進みＤＭＡコントローラ１０のＣＨ４
の動作によって、１サンプルのデジタル音声データの転
送が行われ、ステップ７−６にて設定した転送カウンタ
を１だけダウンカウントする（ステップ７−１０）。続
くステップ７−１１において、予め設定しておいた転送
データ数分のデータ転送が完了したか上記転送カウンタ
の内容に従ってジャッジし、ＮＯならば再びステップ７
−８へもどる。従って、ＤＭＡコントローラ１０におい
ては、ＨＤコントローラ１１から設定したデータ数の転
送（ブロック転送）が終了するまで、転送要求ＤＲＱ４
を続けて受けとることになり、この転送要求に従ってス
テップ６−５乃至ステップ６−１５の処理（図６）を実
行し、それに応答する形でＨＤコントローラ１１側では
ステップ７−８乃至ステップ７−１１の処理を実行す
る。

【０１１５】そして、転送終了がステップ７−１１にて
判断されると、ステップ７−１２に進み、ＨＤコントロ
ーラ１１からＤＭＡコントローラ１０に対してのデータ
転送の要求ＤＲＥＱ（ＤＲＱ４）を「０」（インアクテ
ィブ）とする。そして、次のトラックに関してハードデ
ィスク１２とバッファ９−１乃至９−３のいずれかとの
データ転送を行わせるために、ＨＤコントローラ１１は
ＣＰＵ１へインタラプト信号ＩＮＴを与える（ステップ
７−１３）。これに応答して、ＣＰＵ１はインタラプト
ルーチン（図４）を実行することは上述したとおりであ
る。

【０１１６】＜ハードディスク１２とバッファ９−１乃
至９−３との間のデータ転送動作＞以上までの説明でハ
ードディスク１２とバッファ９−１乃至９−３との間の
データ転送についても理解されるところとなったが、図
８と図１０とを参照して、ＤＭＡコントローラ１０に対
してＤＭＡ要求がなされ、それに対してＤＭＡコントロ
ーラ１０が時分割で対応している様子を以下に説明す
る。

【０１１７】既に述べたとおり、図８に示す設定状態に
あっては、トラック１についてはプレイ状態、トラック
２、トラック３についてはレコード状態となっていて、
夫々の音声入出力装置８−１乃至８−３から毎サンプリ
ングタイム（図１０のｆｓ）にバッファ９−１乃至９−
３とのデータ転送要求がＤＭＡコントローラ１０になさ
れる。

【０１１８】これは、ＣＰＵ１がＨＤコントローラ１１
をプログラミングしている間（図４のステップ４−５、
ステップ４−６、図７のステップ７−４乃至ステップ７
−７）も生じる。ＤＭＡコントローラ１０は、音声入出
力装置８−１乃至８−３からのデータ転送要求がある
と、前述したようにＤＭＡ可能信号ＤＭＡＥＮＢを出力
し（図６のステップ６−６）、ＣＰＵ１によるＨＤコン
トローラ１１のプログラミングを中断（ＷＡＩＴ）し
て、各チャンネルＣＨ１乃至ＣＨ３によるＤＭＡ転送の
完了後に、それを再開させる（図１０参照）。

【０１１９】また、ＣＨ４によるＤＭＡ転送により、ハ
ードディスク１２とバッファ９−１乃至９−３との間の
データ転送が順次行われているときも、上記各音声入出
力装置８−１乃至８−３から各サンプリングタイム毎
（図１０のｆｓ）にデータ転送要求がなされる。

【０１２０】このときＤＭＡコントローラ１０では図６
のステップ６−７の判断により優先度の高いチャンネル
（ＣＨ１乃至ＣＨ３）のデータ転送を先に行うようにな
る。この間は、ＤＭＡコントローラ１０へＨＤコントロ
ーラ１１からデータ転送要求ＤＲＱ４が出力され続けて
いる（図７、ステップ７−７参照）ものの、ＤＭＡコン
トローラ１０から回答信号ＤＡＫ４が戻ってこないの
で、次のデータ転送を待機している（ステップ７−８を
くりかえしている）ことになる。

【０１２１】従って、マクロ的には、ＤＭＡコントロー
ラ１０は図１０に示されたとおり、トラック１、トラッ
ク２、トラック３のハードディスク１２とバッファ９−
１乃至９−３との間のＤＭＡ転送（ブロック転送）を繰
り返すことになるが、ミクロ的には、ＨＤコントローラ
１１に対するプログラミング中も、実際のＤＭＡ転送中
（ＣＨ４による）も、あるいは休止（アイドル）中も、
サンプリングタイミング毎に、バッファ９−１乃至９−
３と音声入出力装置８−１乃至８−３との間のＤＭＡ転
送（シングル転送）を、ＣＨ１乃至ＣＨ３の各チャンネ
ルによって実行することになり、サンプリングタイミン
グ毎のＡ／Ｄ変換、Ｄ／Ａ変換に十分速度的にも対処で
きるようになっている。

【０１２２】〈録音及び編集作業〉図１１は、図１の実
施例の動作を時間の経過に従って示し、図１２は、図１
の実施例の種々の処理の相互関係を示す。まず、ステッ
プ１１−１、ステップ１１−２およびステップ１１−３
において、それぞれトラック選択、録音および必要に応
じてパンチイン／アウト操作が行われると、オリジナル
レコーディングトラック（ＯＲＴ）、イベントアドレス
テーブル（ＥＡＴ）およびオリジナルトラックスケジュ
ール（ＯＴＳ）が自動的に作成される。ＯＲＴは、イベ
ントの識別情報（イベント番号）を録音／再生順序に従
って配列して成るものでありＲＡＭ３に記憶される。Ｅ
ＡＴは、前述のように、イベントの識別情報（イベント
番号）およびイベントのハードディスク１２上の記憶位
置（オリジナルトラック番号、スタートポイント（スタ
ートアドレス）およびエンドポイント(エンドアドレ
ス)）を含み、ＲＡＭ３に記憶される。ＯＴＳは各イベ
ントについて最初に設定されたもしくはパンチイン／ア
ウト操作後の録音／再生開始時刻を含むテーブルで、Ｒ
ＡＭ３に記憶される。

【０１２３】ハードディスク１２のトラック１、トラッ
ク２およびトラック３用の記憶エリアが図１２に示され
ているように、それぞれ、アドレス０００００乃至０９
９９９、アドレス１００００乃至１９９９９、およびア
ドレス２００００乃至２９９９９であり、イベント１乃
至１１がハードディスク１２のアドレスに記憶されたも
のとすると、ＥＡＴは、図１６のようになる。なお、Ｅ
ＡＴ中アトリビュートの欄のＥは、イベントが最初に録
音されてからグループ又は分割が行われていないことを
示す。図１３は、図１６のＥＡＴに対応したＯＲＴの一
例を示す。また、図１４のＢｌａｎｋは無音部分をブラ
ンクとして定義したことを示す。

【０１２４】図１５は、図１３のＯＲＴに対応するＯＴ
Ｓの一例を示す。上述のように、トラック選択（ステッ
プ１１−１）、録音（ステップ１１−２）およびパンチ
イン／アウト（ステップ１１−３）に応じて、ＥＡＴが
自動的に生成されるが、イベント化（ステップ１１−
４）をマニュアルで行うことができ、またＥＡＴをマニ
ュアルで作成できる。

【０１２５】図１９は、イベントのマニュアル指定処理
の一例を示すが、この動作については実施例の冒頭で説
明しているので、ここでの説明は省略する。

【０１２６】また、イベントのマニュアル指定の別の手
法としては、ＩＣＴ（インディビジュアルコントロール
トラック）上の時間軸上でイベントの範囲を指定するこ
とによる。

【０１２７】図１４はＩＣＴの一例を示す。ＩＣＴは、
前述のように、ＥＡＴに含まれるイベントの識別情報
（イベント番号）を各トラック毎にイベントの再生順序
に配列して成るものである。図１４のＩＣＴ−１、ＩＣ
Ｔ−２、ＩＣＴ−３は、それぞれトラック１、トラック
２およびトラック３に対応する。ＩＣＴは、図１３のＯ
ＲＴを編集者の選択（キー操作）に応じて変更したもの
である。

【０１２８】図２０は、ＩＣＴ処理の結果作成されたＩ
ＴＳの一例を示す。ＩＴＳは、各トラック毎に各イベン
トの再生開始時刻を記録したテーブルであり、ＲＡＭ３
に記憶される。

【０１２９】尚、上記実施例では、スイッチ操作に従っ
て指定したサンプリングポイントにより当該イベントの
終了ポイントを指定し、次のサンプリングポイントを次
のイベントの開始ポイントとして指定しているが、この
他、スイッチ操作に従って指定したサンプリングポイン
トにより当該イベントの次のイベントの開始ポイントを
指定し、当該イベントの終了ポイントは上記サンプリン
グポイントより１つ前のポイントとして指定することも
できる。要は、イベントの終了ポイントと、次のイベン
トの開始ポイントとが連続するようになればよいのであ
る。

【０１３０】

【発明の効果】以上説明したように本発明のデジタルレ
コーダによれば、予め登録されたイベントの内から連続
登録するイベントを指定し、その指定したイベントを再
生中に登録操作子がオン操作されると、この登録操作子
がオン操作された時点のサンプリングポイントを現在再
生中のイベントの終了点として登録する一方、その終了
点の次のサンプリングポイントを、現在再生中のイベン
トの次のイベントの開始点として登録するので、極めて
容易にサンプリングポイント精度で連続したイベント区
間を登録することができる。 つまり、従来、タイムコー
ド上で時間指定したり、画面上に表示されたイベント区
間にてヘア・カーソル等を用いてポイント指定してイベ
ント区間を分けるようにしており、こうした時間指定や
ポイント指定では隣り合うサンプリングポイント同士で
区間分けすることが極めて難しいが、本願発明では登録
操作子のオン操作だけでサンプリングポイント精度で連
続したイベント区間に区分けすることができる。 こうし
た本願発明は、デジタルレコーディング技術では周知の
パンチイン・パンチアウト編集に用いられ、例えば１つ
のイベント区間を３つの連続したイベント区間ａ，ｂ，
ｃに区分けしておき、あるイベントにイベント区間ａ，
ｂとイベント区間ｂ，ｃとをパンチイン・パンチアウト
して再生すると、イベント区間ａ，ｂとイベント区間
ｂ，ｃとはそれぞれサンプリングポイント精度で連続し
たイベント区間になる為、その区間ではデータ不連続に
ならず再生時のノイズ発生を抑えることができる。

【図面の簡単な説明】

【図１】本発明のデジタルレコーダの一実施例の全体構
成を示すブロック図である。

【図２】図１のＤＭＡコントローラ１０の要部の具体例
を示すブロック図である。

【図３】図１のＣＰＵのメインルーチンを示すフローチ
ャートである。

【図４】図１のＣＰＵのインタラプトルーチンを示すフ
ローチャートである。

【図５】図１の音声入出力装置８−１乃至８−３の動作
を示すフローチャートである。

【図６】図１のＤＭＡコントローラの動作を示すフロー
チャートである。

【図７】図１のＨＤコントローラの動作を示すフローチ
ャートである。

【図８】図１のデジタルレコーダの全体的な動作を示す
概念図である。

【図９】各トラック毎のＤ／Ａ、Ａ／Ｄ変換動作、ＤＭ
Ａ転送を示すタイムチャートである。

【図１０】ハードディスクとバッファとの間のＤＭＡ転
送の状態を示すタイムチャートである。

【図１１】図１の実施例の動作を時間の経過とともに示
すフローチャートである。

【図１２】図１の実施例の編集作業を説明する図であ
る。

【図１３】オリジナルレコーディングトラック（ＯＲ
Ｔ）の一例を示す説明図である。

【図１４】インディビジュアルコントロールトラック
（ＩＣＴ）の一例を示す説明図である。

【図１５】オリジナルトラックスケジュール（ＯＴＳ）
の一例を示す説明図である。

【図１６】イベントアドレステーブル（ＥＡＴ）の一例
を示す説明図である。

【図１７】連続したイベントの状態を説明する図であ
る。

【図１８】イベントテーブル（ＥＴ）の状態を示す図で
ある。

【図１９】本発明の要部の動作であるイベントのマニュ
アル指定処理の一例を示すフローチャートである。

【図２０】イベントトラックスケジュール（ＩＴＳ）の
一例を示す説明図である。

【符号の説明】

１ ＣＰＵ ２ ＲＯＭ ３ ＲＡＭ ８−１、８−２、８−３ 音声入出力装置 ９−１、９−２、９−３ バッファ １０ ＤＭＡコントローラ １１ ＨＤコントローラ １２ ハードディスク １３ デコーダ １４、１５ アンドゲート １６ インバータ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 所定のサンプリング周期でサンプリング
   されて媒体記録されたサンプリングポイント毎のデータ
   の内から区間指定されたデータがイベントとして登録さ
   れるデジタルレコーダにおいて、 予め登録されたイベントの内から連続登録するイベント
   を指定し、指定したイベントを再生する再生手段と、 この再生手段が再生中のイベントを、連続したイベント
   として登録する際にオン操作される登録操作子と、 この登録操作子がオン操作された時点のサンプリングポ
   イントを現在再生中のイベントの終了点として登録する
   一方、その終了点の次のサンプリングポイントを、現在
   再生中のイベントの次のイベントの開始点として登録す
   る連続イベント登録手段とを具備することを特徴とする
   デジタルレコーダ。