JPH04117688A - デジタルレコーダ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、音声信号をデジタル的に記録、再生。

更には編集することが可能なデジタルレコーダに関する
。

〔従来の技術〕

従来から音声信号を記録（録音）、再生、ｇｉ集する方
法としては、磁気テープにアナログ音声信号を磁気記録
し、それを再生、編集することが行われている。しかし
、このような従来技術は、アナログ記録再生によってい
る為、音質の劣化がさけられず、特に−度録音した音声
信号をダビングすると劣化が顕著となる。

また、磁気テープを記録媒体としているので、目的の編
集ポイントに到達するのに時間がかかってしまうという
問題や、磁気テープの肖該録音部分を物理的に切り貼り
したり、編集部分を他の場所に一度コピーした上でなけ
れば編集作業を行えないという問題もある。

音質劣化の問題に対しては、磁気テープへの記録方法を
デジタル化することで対応できるもののシーケンシャル
アクセスの記録媒体を用いるために生じる頭出しや編集
の自由度に関する欠点は、単なるデジタル化によっては
除去することができない。

そこで、近年では、記録媒体としてウィンチエスタ−型
のハードディスクを用いてディスクレコーディングを行
うことにより従来の問題点を解消する提案がなされてい
る（例えば、ＪＡＳＪｏｕｒｎａ　ｌ’　８９・４月号
、第１６頁乃至第２２頁「ディジタル・オーディオ・ワ
ークステーション（ＤＡＷ）の動向〜ＡＥＳ日本支部１
月例会より〜ノを参照）。

このようなハードディスクに記録された音声データに対
し所要データの挿入、削除等の編集を行って得られた音
声データを再生する場合、編集点の前後には異音や不連
続防止のため、３乃至３０ｍ５の信号の乗り渡りいわゆ
るクロスフェードが必要となる。このクロスフェードを
実現するために従来提案されている方法には、次の２つ
がある。

（１）第１の方法は、ハードディスクに記録されている
音声データそのものを書き換える方法である。この方法
は、音声データの修正が困廻であり。

ハードディスクに記録されたデータはランダムアクセス
可能であるという利点を生かしていない。

（２）第２の方法は、ハードディスクに記録されている
音声データそのものを書き換えず、ＣＰＵが編集点につ
いての情報を記憶し、ハードディス、りへのアクセスを
制御して、編集点前後の２つのデータブロックを読み出
し、クロスフェード区間用の１つのデータブロックを作
り出すリアルタイム処理方法である。この方法は、編集
の自由度の点で最適であるが、１つのトラックに対して
２つ分のトラックのデータへのアクセスを必要とするの
で、全てのトラックに同−ｌ１ｉｉ集点でクロスフェー
ド処理するのに、トラック数の２倍のデータ転送幅（デ
ータ転送速度）を必要とする。また、リアルタイムでク
ロスフェード処理を行うには、高速な信号処理を必要と
する。従って、この方法を実現するにはコストの高い装
置を必要とする。

本発明は、上述の従来の問題点を解決し、記憶されてい
る音声データを書き換えることなく、自由に音声データ
を編集できる簡単な構成のデジタルレコーダを提供する
ことを目的とする。

〔課題を解決するための手段ならびに作用〕本発明の一
構成例によれば、音声データの入出力動作を行う音声入
出力手段と、この音声人出カ手段から供給されるデジタ
ル音声データを記憶する音声データ記憶手段と、この音
声データ記憶手段に記憶されている音声データに対して
クロスフェード処理して得られたクロスフェードデータ
を記憶するクロスフェードデータ記憶手段と、音声デー
タおよびクロスフェードデータの再生順序を示す再生ス
ケジュールテーブルを記憶する手段と。

この再生スケジュールテーブルに示された順序に従って
音声データ記憶手段およびクロスフェードデータ記憶手
段から音声データおよびクロスフェードデータを音声入
出力手段に供給する制御手段とを具備するデジタルレコ
ーダが提供される。

再生スケジュールテーブルを記憶する手段は。

例えば中央処理装！ＩＣ以下、ｃｐｖと略称）のランダ
ムアクセスメモリ（以下、ＲＡＭと略称）に設けられる
。

この構成によって、音声データ記憶手段に記憶された音
声データは書き換えられずそのまま保持されるので１編
集の自由を確保できる。また、音声データをクロスフェ
ード処理して得られるデータは、クロスフェードデータ
記憶手段に記憶されるので、リアルタイム処理を行わな
くてよいので、高速信号処理を必要としない。

音声データ記憶手段を例えば磁気ハードディスクあるい
は光磁気ディスク等のディスク装置により構成し、クロ
スフェードデータ記憶手段を例えば半導体メモリ等の静
的ＲＡＭにより構成すると。

クロスフェードデータメモリを、音声入出力装置と音声
データ記憶手段との間に設けられるバッファの一部の領
域を利用して構成でき、クロスフェードデータの記憶の
ためにディスクの音声データの記憶領域が制限されるこ
とがない、また、クロスフェードデータの転送速度が、
ディスクアクセス待ちによって低下することはない。

音声データ記憶手段およびクロスフェードデータ記憶手
段を、同一のディスク装置の別の領域に設けると、ディ
スクへのアクセスが増加するため。

データ転送速度がやや低下するが、再生スケジュールテ
ーブルの記憶手段識別情報が不要となり。

構成をより簡単にできる。

また、例えば音声データの挿入、削除等の編集種類、編
集点、ならびにクロスフェードタイムおよび音量カーブ
等の所要の編集内容に応じて音声データ記憶手段から所
要の音声データを取り出して所要のクロスフェード処理
を行うクロスフェード処理手段を備えると、編集内容に
より適合したクロスフェードを行うことができる。クロ
スフェード処理手段は１例えばＣＰＵおよびそのプログ
ラムによって実現できる。

さらに、再生スケジュールテーブルを編集動作が行われ
る毎に更新する手段を設けることにより、編集作業がよ
り簡単になる。この更新手段は５例えばＣＰＵおよびそ
のプログラムによって実現できる。

〔実施例〕

以下、この発明のデジタルレコーダの好適な実施例を図
面を参照して説明する。

〈全体構成〉 第１図は、本発明のデジタルレコーダの一実施例の全体
構成を示しており、この実施例においては、同時に３ト
ラツクまでの録音、再生動作が出来るようになっている
。全体は、図示のとおり。

ＣＰＵ部（図中左側の部分）と、ＤＭＡユニット（音声
記録再生処理装置）（図中右側の部分）とにわかれる。

ＣＰＵ部は、ＣＰＵＩと、このＣＰ　Ｕ　１の動作を規
定するプログラム（詳細は後述）を記憶したプログラム
ＲＯＭ２と、各種データを記憶するエリア、３トラツク
のカレントポインタを記憶するエリア、音声データおよ
びクロスフェードデータの再生順序を示す再生スケジュ
ールを記憶するエリア、ならびにワークエリア等を含む
ＲＡＭ３と、ＣＰＵＩのＩ１０ボートに接続された周辺
機器である各種ファンクションキー、データ入力キー等
を含むキーボード４．ＣＲＴあるいはＬＣＤとそのドラ
イバを含み各種表示を行う表示袋＠５とを有する。上述
のカレントポインタは記憶手段（後述のクロスフェード
データメモリ９〜４またはハードディスク１２）を指示
するタイプデータ（ＭまたはＤ）と記憶手段のアドレス
を指定するデータとから構成される。すなわち、カレン
トポインタはディスクアクセスポインタとクロスフェー
ドデータメモリアクセスポインタとを兼用したポインタ
である。ＣＰＵＩは、後述するようにリアルタイム動作
時（録音／再生等）において、ＤＭＡユニットのアドレ
スバス、データバスの空き時間に、必要に応じてＤＭＡ
ユニットの各構成要素の制御を行ない１編集時において
、データブロックの並べ換えや、ディスクアクセスポイ
ンタの操作。

クロスフェード処理等を行なう、キーボード４からは、
後述するように、各トラック（以下、Ｔｒとする）の録
音／再生モードの設定、スタート。

ストップ、ロケート、編集点の指定挿入、削除等の編集
種類の指定、クロスフェードタイム、および音量カーブ
の指定などが行える。

プログラムＲＯＭ２．ＲＡＭ３のアドレス端子には、ア
ドレスバスを介してＣＰＵＩからアドレス信号が送られ
、その出力端子はデータバスを介してＣＰＵＩにあるい
はトランシーバ７に接続されている。

すなわち、Ｃ：ＰＵ部とＤＭＡユニットとを連結するた
めに、バッファ６、トランシーバ７がＤＭＡユニット内
に設けられている。バッファ６はＣＰＵＩとアドレスバ
スを介して接続され、更にＤＭＡユニット内のアドレス
バスに連結される。トランシーバ７はＣＰＵＩとデータ
バスを介して接続され、更にＤＭＡユニット内のデータ
バスに連結される。

ＤＭＡユニット内には、Ｔｒｉの為の音声入出力装置１
８−１．Ｔｒ２の為の音声入出力袋Ｎ８−２、Ｔｒ３の
為の音声入出力袋［８−３が設けられていて、夫々には
、アナログ音声信号が独立に入出力可能となっている。

各音声入出力装置８−１〜８−３の内部には、Ａ／Ｄ変
換、Ｄ／Ａ変換を選択的に実行する変換器のほか、サン
プリングノイズ除去用のローパスフィルタ、更にサンプ
リング周期でクロックを発生するクロック回路などが含
まれている。これらの音声入出力装置８−１〜８−３に
おいては、当該トラックがレコード（記録）状態に設定
されれば、外部からのアナログ音声信号をサンプリング
周期毎に適宜フィルタリングした後、Ａ／Ｄ変換してデ
ジタル音声データを得る。逆に当該トラックがプレイ（
再生）状態と設定されれば、予め読み出されたデジタル
音声データをサンプリング周期毎にＤ／Ａ変換して適宜
フィルタリングした後、アナログ音声信号として出力す
る。

Ｔｒｉ〜Ｔｒ３の各音声入出力装置８−１〜８−３は、
データバスを介して対応するバッファ９−１　（ＢＵＦ
ｌ）、バッファ９−２　（ＢＵＦ２）、バッファ９−３
　（ＢＵＦ３）とそれぞれ接続され、デジタル音声デー
タの授受を行う。

このバッファ９−１−９−３はＴｒｉ−Ｔｒ３に夫々対
応しており、音声入出力装置８−１〜８−３との間のデ
ータ転送は、ＤＭＡコントローラ１０にて直接メモリア
クセス（ＤＭＡ）方式により行われる。

バッファ９−１−９−２および９−３ならびにクロスフ
ェードメモリ９−４は、第１図に示すように同−ＲＡＭ
中の、例えばアドレスＯ〜９９９９．１００００〜１９
９９９．２００００〜２９９９９および３００００〜３
９９９９に設けられる。クロスフェードデータメモリ９
−４は、データバスおよびトランシーバ７を介してＣＰ
ＵＩに接続され、ＣＰＵＩが音声データをクロスフェー
ド処理して得られるクロスフェードデータを記憶する。

クロスフェードデータメモリ９−４とバッファ９−１〜
９−３との間のデータ転送はＣＰＵ１がアドレスバスお
よびバッファ６を介してＤＭＡコントローラ１０をプロ
グラムし、その後、ＤＭＡコントローラ１０の制御下で
行われる。

この各音声入出力装置Ｆ８−１〜８−３は、ＤＭＡコン
トローラ１０に対し、レコーディング時には、サンプリ
ング周期で音声入出力装置１８−１〜８−３からバッフ
ァ９−１〜９−３方向への１回のサンプリングに係゛る
デジタルデータのＤＭＡ転送（シングル転送）を要求、
（リクエスト）シ（ＤＲＱ信号を送出しくＴｒｉではＤ
ＲＱＬ、Ｔｒ２ではＤＲＱ２．Ｔｒ３ではＤＲＱ３とし
てＤＭＡコントローラ１０に与えられる））、ＤＭＡコ
ントローラ１０からの回答（アクノーレッジが、Ｔｒｌ
ではＤＡＫＩ、Ｔｒ２ではＤＡＫ２、Ｔｒ３ではＤＡＫ
３としてＤＭＡコントローラ１０から与えられる）を受
けて実際のデータ転送が実行される。プレイ時には、サ
ンプリング周期でバッファ９−１〜９−３から音声入出
力装置ｉ！８−１〜８−３方向への１回のサンプリング
に係るデジタルデータのＤＭＡ転送（シングル転送）の
要求が、音声入出力装置８−１〜８−３から、なされ、
上記した場合と同様にＤＭＡコントローラ１０によって
データ転送が実行される。

このバッファ９−１〜９−３は、複数回もしくは多数回
のデジタル音声データを記憶できる容量をもち、例えば
ＲＡＭ中にＴｒｉ〜Ｔｒ３に対応させて３つの領域を設
け、夫々リングバッファ（最終アドレスと先頭アドレス
とが仮想的にっながったバッファ）として使用すること
で、ＦＩＦＯバッファとして機能するよう構成されてい
る。

クロスフェードデータメモリ９−４は、複数回もしくは
多数回のクロスフェードデータを記憶できる容量を有し
、バッファ９−１〜９−３が設けら九るＲＡＭの一部の
領域中にＦＩＦＯ／＜ソファとして構成される。

バッファ９−１〜９−３およびクロスフェードデータメ
モリ９−４に対するアドレス指定は、アドレスバスを介
してＤＭ、Ａコントローラ１０などよりなされる。すな
わちＤＭＡ転送を行っているときはＤＭＡユニット内の
アドレスバス、データバス、制御信号ラインはＤＭＡコ
ントローラ１゜が専有することになる。

バッファ９−１〜９−３はデータバスを介し。

更にハードディスクコントローラ（以下、ＨＤコントロ
ーラとする）１１の制御に従ってハードディスク１２と
データの授受を行う。ハードディスク１２とＨＤコント
ローラ１１とはデータバスとコントロール信号ラインと
を介し連結され、ハードディスク１２に対するリート／
ライトアクセスが全てＨＤコントローラ１１によりなさ
れる。ハードディスク１２は、Ｔｒｉ〜Ｔ　ｒ　３の３
トラック分の分割された記憶エリアを有しており（第１
２図参照）、バッファ９−１〜９−３とのデータ転送が
ＤＭＡコントローラ１０によりなされる。

これは、ＨＤコントローラ１１が１つのデータブロック
を転送し終ると割込み（ＩＮＴ）をＣＰＵ１にかけ、次
のデータブロックの転送指示をＣＰＵ１に対し行うこと
によりなされる。ＣＰＵＩは、ＨＤコントローラ１１か
らインタラブド信号ＩＮＴが到来すると、ＤＭＡコント
ローラ１０．ＨＤコントローラ１１を所望の状態に設定
したり、プログラミングしたりした後、ＤＭＡ転送を行
わせる。この動作の詳細は後に説明する。

ＤＭＡコントローラ１０は、プレイ時にあっては、ハー
ドディスク１２から予め指定された量（複数サンプリン
グ周期分）のデジタル音声データを読み出した後、バッ
ファ９−１〜９−３のうちの指定されるバッファへＤＭ
Ａ転送（ブロック転送）するよう動作し、レコード時に
あっては、指定されたバッファから予め指定された量（
複数サンプリング周期分）のデジタル音声データを読み
出してハードディスク１２の指定される位置へＤＭＡ転
送（ブロック転送）するよう動作する。

このハードディスク１２とバッファ９−１〜９−３との
間のデータ転送の際は、ＨＤコントローラ１１よりＤＭ
Ａコントローラ１０に対し要求信号ＤＲＥＱを出力しく
ＤＭＡコントローラ１０側ではＤＲＱ４として受取る）
、転送可能となると逆に回答信号ＤＡＣＫを受取る（Ｄ
ＭＡコントローラ１０側ではＤＡＫ４として出力する）
ことで、実際の転送状態となる。

このように、ＤＭＡコントローラ１０は、Ｔｒ１〜Ｔｒ
３の音声入出力装置８−１〜８−３とバッファ９−１〜
９−３との間の３チヤンネル（後述するＣＨＩ〜ＣＨ３
）のデータ転送と、順番に選択されたいずれかのバッフ
ァ９−１〜９−３とハードディスク１２またはクロスフ
ェードデータメモリ９−４の間の１チヤンネル（後述す
るＣＨ４）のデータ転送との、計４チャンネルの時分割
データ転送動作をする。

ＣＰＵ１は−ＤＭＡユニット内の各構成要素の機能、作
用を管理するために、アドレスバスを介しバッファ６に
アドレス信号を与えるほか、各構成要素の指定信号をバ
ッファ６を介しデコーダ１３に供給して、夫々の指定（
８号Ｃ８を、各音声入出力袋［８−１〜８−３、バッフ
ァ９−１〜９−３、クロスフェードデータメモリ９−４
、ＤＭＡコントローラ１０．）（Ｄコントローラ１１に
与える。同時に、トランシーバ７を介し、データバスを
経由して種々のデータのやりとりがＣＰＵＩとの間でな
される。

更に、ＣＰＵＩから各音声入出力装置８−１〜８−３の
ｌ０ＷＲ端子にはレコード状ａ（ライト状Ｓ）とするの
かプレイ状ＭＡ（リード状態）とするのかを指定する指
定信号ＷＲが、バッファ６を介して与えられる。

また、各バッファ９−１〜９−３．ＤＭＡコントローラ
１０、ＨＤコントローラ１１に対してもこの指定信号（
ライト信号）ＷＲと、別の指定信号（リード信号）ＲＤ
とがバッファ６を介してＣＰｔＪｌから与えられ、夫々
の構成要素からデータを読み出したり逆にデータを書込
んだりするようになる。また、ＤＭＡコントローラ１０
からも。

ＤＭＡ転送状態にあってはこれらの指定信号ＲＤ、ＷＲ
を出力するようになるにれらの信号と各構成要素の機能
、動作の関係は後述する。

ＤＭＡコントローラ１０は、ＤＭＡ転送を各構成要素間
で行っているとき、ＤＭＡ可能（イネ−ブリング）信号
ＤＭＡＥＮＢを“Ｉ　ＩＩにして出力する。その結果、
この信号ＤＭＡＥＮＢがインバータ１６を介して与えら
れるアンドゲート１４の出力は０″となり、バッファ６
、トランシーバ７にはイネ−ブリング信号ＥがＩｌｏ”
として与えられ２結局ＣＰＵ部とＤＭＡユニットとのデ
ータ、アドレスの授受はできなくなる。このとき、アン
ドゲート１５に゛′ｌ″信号がデコーダ１３より与えら
れておれば、アンドゲート１５の出力がＩＩ　Ｉ　ＩＩ
となってＣＰＵＩにウェイト信号ＷＡＩＴが供給される
。

つまり、ＣＰＵＩが、ＤＭＡユニットを管理するために
、バッファ６、トランシーバ７を開かせるべくデコーダ
１３に所定の信号を与えているとき、つまりアンドゲー
ト１４の一入力端にデコーダ１３より゛１″信号を供給
しているとき（ＣＰＵ１がバッファ９−１〜９−３、ク
ロスフェードデータメモリ９−４、ＤＭＡコントローラ
１０、ＨＤコントローラ１１．音声入出力装置８−１〜
８−３のいずれかにアクセスするためのアドレス１８号
を出力すると、デコーダ１３の出力はアクティブとなり
アントゲート１４．１５の夫々の一入力端への出力は“
１″となる）、ＤＭＡ転送を開始するとＣＰＵＩにはウ
ェイト（ＷＡ　Ｉ　Ｔ）がかかり、Ｄ　Ｍ、　Ａ転送が
優先して実行された後、ウェイト解除にともなってＣＰ
ＵＩの動作が再開される。

また、逆に、ＤＭＡコントローラ１０が、ＤＭＡ転送を
実行しているときに、ＣＰＵＩが例えばＤＭＡコントロ
ーラ１０をアクセスしようとしても、アンドゲート１５
よりウェイト信号ＷＡ　Ｉ　Ｔが与えられＣＰＵＩの実
行サイクルは途中で引き延ばされて、バッファ６、トラ
ンシーバ７はその間閉じられることになる。

結局、ＣＰｔＪｌが、ＤＭＡユニットの各構成要素にア
クセスできるのは、 ■ＣＰＵＩがＤＭＡユニットの各構成要素をアクセスす
るためのアドレスを出した。

■（＄　号Ｄ　Ｍ　Ａ　Ｅ　Ｎ　Ｂがインアクティブ（
”　Ｏ”　）つまりＤＭＡユニットのデータバスが空い
ている。

の２つの条件を満足するときであるが、ＣＰＵＩは上述
したように、ゲート１４．１５の作用によって、いつＤ
ＭＡユニットにアクセスするかを考慮することなく処理
をすすめることができる。

また、ＣＰＵＩは、キー人力やコントロールデータのト
リガに応じて直ちにＤＭＡユニットの動作状態を変えた
い場合、ＤＭＡコントローラ１゜に対して、ＤＭＡコン
トローラ１０の状態がどのような状態であっても、ＤＭ
Ａ転送を中断する指令ＤＭＡＥＮＤを出力することがで
きる。（これは、ＤＭＡコントローラ１０にはＥＮＤ信
号として与えられる）。

＜ＤＭＡコントローラ１０の要部構成〉次に、ＤＭＡコ
ントローラ１０の一構成例を説明する。ＤＭＡコントロ
ーラ１ｏは、１バスサイクルが数百ナノ秒である転送能
力をもつ。従って。

３トラック分のサンプリングデータを転送する時間はｌ
か６２マイクロ秒となる。

サンプリング周波数ｆｓを４８ＫＨｚとしたとき、１サ
ンプリング時間の間隔は約２１マイクロ秒となり、サン
プリング時間間隔のほとんどは。

バッファ９−１〜９−３とＨＤコントローラ１１、ハー
ドディスク１２との間のデータ転送及びクロスフェード
データメモリ９−４とバッファ９−１〜９−３との間の
データ転送並びにｃＰＵｌがら各構成要素のプログラミ
ング時間にあてることが可能となる。

さて、その具体例の主要構成は、第２図に示されている
。このＤＭＡコントローラ１０は、アドレスバスと接続
される入力側（ＩＮ）のアドレスバッファ１０１と出力
側（ＯＵＴ）のアドレスバッファ１０２を有する。入力
側のアドレスバッファ１０１に与えられるアドレス信号
によって、レジスタセレクタ１０３の指定内容が変化し
、アドレスレジスタ１０４とコントロールレジスタ１０
５とに存在する所望のレジスタが指定されることになる
。

アドレスレジスタ１０４、コントロールレジスタ１０５
には４つのチャンネルＣＨＩ〜ＣＨ４のエリアがあり、
チャンネルＣＨＩ〜ＣＨ３は、バッファ９−１〜９−３
と音声入出力装置８−１〜８−３との間のＤＭＡ転送を
行うためのレジスタであり、チャンネルＣＨ４は、バッ
ファ９−１〜９−３のうちの指定したバッファとハード
ディスク１２またはクロスフェードメモリ９−４との間
のＤＭＡ転送を行なうためのレジスタである。

アドレスレジスタ１０４内の各チャンネルＣＨ１〜ＣＨ
４のレジスタは、対応するバッファ９−１〜９−３及び
指定されたバッファのカレントアドレスとスタートアド
レスとを少なくとも記憶するエリアを有し、コントロー
ルレジスタ１０５の各チャンネルＣＨ１〜ＣＨ４のエリ
アには、例えば、ＤＭＡ転送の方向を指定するコントロ
ールデータが記憶される。

このアドレスレジスタ１０４．コントロールレジスタ１
０５の内容は、データバッファ１０６を介してデータバ
スに対して入出力可能となっている。そして、これらの
各構成要素を制御しているのが、タイミングコントロー
ルロジック１０７゜サービスコントローラ１０８、チャ
ンネルセレクタ１０９である。

サービスコン１〜ローラ１０８は、ハードロジックもし
くはマイクロプログラム制ｍｓ成となっていて、タイミ
ングコントロールロジック１０７からの信号、音声入出
力装置８−１〜８−３、ＨＤコン１−ローラ１１からの
ＤＭＡ要求信号ＤＲＱ　１〜ＤＲＱ４や、ＣＰＵＩから
のＤＭＡ中断指令ＥＮＤ　（ＤＭＡＥＮＤ）を受けとり
、上記各構成要素に対する回答（アクノーレッジ）信号
ＤＡＫ　１〜ＤＡＫ４．ＤＭＡ転送中を示すＤＭＡ可能
（イネ−ブリング）信号ＤＭＡＥＮＢを出力するほか、
タイミングコントロールロジック１０７に対し各種指令
を出したり、チャンネルセレクタ１０９に対しチャンネ
ルセレクト信号を出力したりする。

チャンネルセレクタ１０９は、アドレスレジスタ１０４
、コントロールレジスタ１０５のなかの各チャンネルＣ
ＨＩ〜ＣＨ４に対応するレジスタを選択的に指定する。

タイミングコントロールロジック１０７は、デコーダ１
３からの指定信号Ｏ８，コントロールレジスタ１０５か
らのコントロール信号、サービスコントローラ１０８か
らの制御信号を受けて、アドレスバッファ１０２．デー
タバッファ１０６の入出力制御をするほか、アドレスイ
ンクリメンタ１１０を動作させて、アドレスレジスタ１
０４のなかの指定されたチャンネルのカレントアドレス
レジスタをインクリメントする。

＜ＣＰＵＩの全体動作〉 以下に、本実施例の動作について説明する６ＣＰＵＩの
動作を示すフローチャートが第３＠及び第４図に示され
ている。これはプログラムＲＯＭ２に記憶されたプログ
ラム（ソフトウェア）よるもので、第３図はメインルー
チンを示し、第４図は、ＨＤコントローラ１１からのイ
ンタラブド信号ＩＮＴの到来に応答して実行するインタ
ラブドルーチンを示している。

まず第３図において、キーボード４によりセットされて
いるモードが、プレイ／レコードモードなのか、エデイ
ツト（ＩｉＡ集）モードなのかをジャッジする（ステッ
プ３−１．以下、単に３−１と記す）、もし、エデイツ
トモードであるとすると。

３−２に進み、ｇ集するトラックや編集点、Ｉｉｌ集種
類（例えば、ある時間指定したポイントに録音した音の
タイミングを前後にずらしたり、修正。

削除したりすること）、クロスフェトタイムおよび音量
カーブ指定をＣＰＵＩが判断し、再生スケジュールテー
ブルを生成しＲＡＭ３に記憶させたり（３−３）、クロ
スフェードデータ作成等各種編集作業を実行した上で、
３−１にもどる。

編集作業は、−船釣に説明すると、ＨＤコントローラ１
１とＤＭＡコントローラ１０とに対するハードディスク
１２からの読み出しアクセスポイントのプロゲラ１１や
、ＲＡＭ３への転送、ＲＡＭ３を用いての各種編集、そ
して編集後のデジタル音声データのハードディスク１２
への再格納作業。

アクセスポイントの指定等であり、これをＣＰＵ１の制
御下で実行する６なお、クロスフェードデータの作成お
よび再生スケジュールテーブルについては、それぞれ第
１２図および第１３図を参照して後に詳述する。

さて、ＣＰＵＩが、３−１において、現在プレイ／レコ
ードモードであるとジャッジすると、３−１から３−４
に進み、３つあるトラックの夫々の動作モードをキーボ
ード４の入力指示に従って設定し、３−５において、Ａ
／Ｄ変換、Ｄ／Ａ変換のいず九の動作を各音声込出力装
［８−１〜８−３が実行するのか、バッファ６、デコー
ダ１３を介して指定信号Ｃ５を順次送出しながらｌ０Ｗ
Ｒを与えてセツティングする６いま１例えば、Ｔｒｌに
ついては、プレイ状態（従ってＤ／Ａ変換動作状ｆｉ）
−Ｔｒ２及びＴｒ３は夫々レコード状態（従ってＡ／Ｄ
変換動作状態）とする、第８図に、このようなモート設
定した場合の概略動作の概念を示す。

そして、３−５では、ＤＭＡコントローラ１０に対し、
各Ｔ　ｒ　１〜Ｔｒ３についてのバッファ９−１〜９−
３のアドレスを初期化する。つまり。

第２図のアドレスバッファ１０１、レジスタセレクタ１
０３、チャンネルセレクタ１０９等により、チャンネル
ＣＨＩ〜ＣＨ３の各レジスタ（アドレスレジスタ１０４
、コントロールレジスタ１０５）を指定しながら、デー
タバッファ１０６を介して初期設定データを入力設定す
る。

ここで、バッファ９−１〜９−３は、リングバッファと
して循環的に使用されるようになっており、初期状層と
しては、各バッファ９−１〜９−３のスタートアドレス
とカレントアドレスとは一致するようセットされる（第
８図に、各バッファ９−１〜９−３のスタートアドレス
とカレントアドレスとが、ＣＨ１〜３のアドレスレジス
タ１０４に記憶されて制御される状態を模式的に示しで
ある）。

続いてＣＰＵＩは３−６の処理を実行し、ＲＡＭ３内の
作業（ワーク）メモリエリアに存在するハードディスク
１２の各トラックＴｒｉ〜Ｔ　ｒ　３に対応するカレン
トポインタを初期設定する（第８図にハードディスク１
２の記憶エリアと、カレントポインタとの関係を示して
いる）。

次にＣＰＵ４は、各音声入出力装置８−１〜８−３のＡ
／Ｄ変換動作又はＤ／Ａ変換動作を開始させる（３−７
）。続いて、３−８において、ソフトウェア割込みをか
けて、ＨＤコントローラ１１が、ハードディスク１２と
バッファ９−１〜９−３のいずれかとの間のデータ転送
のプログラム要求（ＨＤコントローラ１１がＣＰＵＩに
対してインタラブドＴＮＴをかけること）を行なったと
き（後述）と同じ処理を実行する。

具体的には、第４図に示したフローチャートに従った動
作を３−８で実行することになる０例えば、Ｔｒｉにつ
いて、ハードディスク１２からディジタル音声データを
またはクロスフェードデータメモリ９−４からクロスフ
ェードデータをバッファ９−１にＤＭＡ転送するために
、ＤＭＡコントシトラエ０のチャンネルとしてＴｒｉに
対応するチャンネルＣＨＩを選定する（４−１）、また
、ＤＭＡコントローラ１０のアドレスレジスタ１０４の
ＣＨＩの工υアからカレントアドレスおよびスタートア
ドレスを読み出して、バッファ９−１からのまたはバッ
ファ９−１へのデータ転送可能数（録音時ではバッファ
９−１のデータ充満領域の量すなわちバッファ９−１か
らのデータ転送可能数、再生時ではバッファ９−１の空
き領域の量すなわちバッファ９−１へのデータ転送可能
数）を算出する（４−１）。

次に、当該トラック（ここでは、トラックＴｒ１）が録
音モードか再生モードか判断する（４−２）。録音モー
ドであれば、ＤＭＡコントローラ１０およびＨＤコント
ローラ１１をプログラムして、バッファ９−１からＨＤ
コントローラ１０へのデータ転送を行う（４−８）、よ
り具体的に述べるとＤＭＡコントローラ１０に対するプ
ログラミングは、ＣＨＩのスタートアドレスをＣＨ４の
スタートアドレスおよびカレントアドレスにコピーする
ことにより行う。ＣＨ４のカレントアドレスは、単位量
のデータがバッファ９−１−からＨＤコントローラ１１
に転送される毎に増加する。ＨＤコントローラ１１に対
するプログラミングは、ＲＡＭ３の作業メモリからＴｒ
ｉのカレントポインタを読み出し、このポインタと、４
−１で算出したバッファ９−１からＨＤコントローラ１
１へのデータ転送可能数と、４−２において検出された
モード（録音モード）とによって行う。

この結果、ＨＤコントローラ１１は、いまの場合、バッ
ファ９−１からハードディスク１２への方向のＤＭＡ転
送を、ＤＭＡコントローラ１０に要求しくＤＲＥＱを出
力し）、ＤＭＡコントローラ１０は対応するＤＭＡ転送
を実行することになる。続いて、ＣＰＵＩは、カレント
ポインタを。

上述した転送処理を実行した結果とるであろう値まで更
新する（４−９）。すなわち、バッファ９−１とハード
ディスク１２との間のデータ転送は、この後、ＤＭＡコ
ントシトラｌＯが全て実行することになり、ＣＰＵＩは
このＤＭＡ転送が完了したときのハードディスク１２の
アドレスをカレントポインタにセットするのである。

第４図の４−２において、再生モートと判断されると、
ＣＰＵＩは、ＲＡＭａ中のカレントポインタが属する再
生スケジュールテーブル中の現テーブル要素の残りデー
タ数を算出する（４−３）。

再生スケジュールテーブルは、各トラック毎に生成され
、第１３図に示すように（第１３図はトラックＴｒｉ用
）、ハードディスク１２とクロスフェードデータメモリ
９−４とを区別するためのタイプデータ（Ｄがハードデ
ィスク１２を示し１Ｍがクロスフェードメモリ９−４を
示す）と、記憶手段（ディスク１２またはメモリ９−４
）の再生すべき領域の始点および終点を示すスタートア
ドレスおよびエンドアドレスとを含んで構成され、前述
のようにＲＡＭ３中に記憶されている。また再生スケジ
ュールテーブルは、１つのタイプデータ、１つのスター
トアドレスおよび１つのエンドアドレスから１つのテー
ブル要素を構成している。

第１３図に示された再生スケジュールテーブルは、５つ
のテーブル要素から成っている。

ＲＡＭ３中のカレントポインタは、音声入出力装置８−
１．８−２または８−３（この例では８１）が現在再生
している音声データの記憶位置を指示するのではなく、
次にバッファ９−１．９−２または９−３（この例では
９−１）に転送すべきハードディスク１２またはクロス
フェードデータメモリ９−４のデータブロックの先頭を
示す。

カレントポインタは、前述のように、記憶手段の種類を
示すデータ（ＤまたはＭ）とアドレスデータとからなっ
ている。いま、カレントポインタの値が（Ｄ４９０００
）とすると、このポインタが属するテーブル要素は、第
１３図の１番上のテーブル要素である。この場合、残り
データ数は４９８９９−　（４９０００−１）＝９００
である。

次に、４−４において、今求めた残りデータ数と４−１
で算出された転送可能データ数とが比較され、転送可能
データ数の方が大きければ、タイプ指定（ＤまたはＭ）
に従い、当該テーブル要素が示すデータをバッファ９−
１に転送する（４−５）。いま、前述のようにカレント
ポインタの値が（Ｄ４９０００）、残りデータ数が９０
０、データ転送可能数が５０００とすると、９００＜５
０００であるから、カレントポインタが示すディスク１
２のアドレス４９０００がら９００個分のアドレスに記
憶された音声データがバッファ９−１に転送される。

このディスク１２からバッファ９−１へのデータ転送は
、ＤＭＡコントローラ１０およびＨＤコントローラ１１
をプログラムして行う、ＤＭＡコントローラ１０に対す
るプログラミングは、ＣＨｌのスタートアドレスをＣＨ
４のスタートアドレスおよびカレントアドレスにコピー
することにより行う、ＣＨ４のカレントアドレスは、単
位量のデータがハードディスク１２からバッファ９−１
に転送される毎に増加する。ＨＤコントローラ１１に対
するプログラミングは、カレントポインタの値（この例
では（Ｄ４９０００））、４−３で算出した現テーブル
要素の残りデータ数（この例では９００）、および４−
２で検出されたモード（この例では再生モード）によっ
て行う。

この結果、ＨＤコントローラ１１は、ハードディスク１
２からバッファ９−１の方向へのＤＭＡ転送を、ＤＭＡ
コントローラ１０に要求しくＤＲＥＱを出力し）、ＤＭ
Ａコントローラ１０は対応するＤＭＡ転送を実行するこ
とになる。続いて。

ＣＰＵＩは、カレントポインタを、この転送処理を実行
した結果とるべき値に更新する（４−６）。

上述の例（第１３図参照）では、カレントポインタは（
Ｍ３００００）に更新されて次のテーブル要素（第１３
図の例では上から２番目のテーブル要素）に移行する。

そして、バッファ９−１へのデータ転送可能数も更新す
る（この例では、４１００となる）。

そして、再びステップ４−３に戻って、カレントポイン
タが属する再生スケジュールテーブルの現テーブル要素
の残りデータ数を算出する（この例ではＭ３００００か
らＭ３０１９９までなので２００）、次に、残りデータ
数（２００）とバッファ９−１へのデータ転送可能数（
４１００）とを比較する（４−４）、この例では、デー
タ転送可能数が大きいので、４−５において、タイプ指
定に従い当該テーブル要素が示すデータをバッファ９−
１へ転送する（この例では、クロスフェードデータメモ
リ９−４のアドレス３００００から３０１９９までの２
００個のクロスフェードデータを転送する）、このデー
タ転送は、カレントポインタおよび残りデータ数を使用
してＤＭＡコントローラ１ｏをプログラムすることによ
り行われる。このプログラミングにより、ＣＨ４のスタ
ート及びカレントアドレスは、ＣＨ１のスタートアドレ
スの値に設定され、カレントアドレスが残りデータ数分
増加した時点でクロスフェードデータメモリ９−４から
バッファ９〜１へのデータ転送が完了する。なお、この
４−６の転送期間中はＣＰＵＩは第３図のメインルーチ
ンを実行し、転送完了のＤＭＡコントローラ１０あるい
はＨＤコントローラ」−１からの通知に従って、第４図
のインタラブドルーチンへの復帰を行ってもよい、この
データ転送完了により、カレントポインタはＤ１２０１
００　（第１３図）に更新され、データ転送可能数は３
９００に更新される（４−６）。

次に４−３に戻り、再びテーブル要素の残りデータ数が
算出される。今度の場合、残りデータ数は１９８００＝
　（１３９８９９−１２０１００＋１）となり、データ
転送可能数３９００より大きいので、４−４から４−７
に進み、ハードディスク１２のアドレス１２０１００か
ら３９００個のデータが転送される。さらに、４−９に
進み、カレントポインタがＤ１２４０００に更新される
。

そしてメインルーチン（第３図）にリターンする。

後の説明でも明らかになるとおり、最初の割込みルーチ
ン（第４図）が起動されて、ＨＤコントローラ１１が一
度動かされると、あとは、ＣＰＵ１が指定したデータブ
ロックの転送が終了するたびに、ＨＤコントローラ１１
から割込みがなされる（ＩＮＴ信号がＣＰＵＩに与えら
れる）ので、ＣＰＵＩが行なうのは、録音／再生動作の
終了になったか、キー人力があったかまたはコントロー
ルデータに指示しておいたトリガがかかったかの判断を
行うのみである。

すなわちＣＰＵＩは、３−９において、カレントポイン
タ　（ＲＡＭ３）　を参照し、メモリエリアオーバーか
否か、つまり終了か否かをジャッジしく３−１０）、Ｙ
ＥＳの場合は、各音声入出力装置８−１〜８−３のＡ／
Ｄ変換、Ｄ／Ａ変換動作を停止（３−１１）させ、３−
１に戻る。Ｎｏの場合は、キー人力状態を参照しく３−
１２）、もし変化がなければ、カレントポインタをチエ
ツクすべく３−９の処理へもどり、以下３−９〜３−１
３をくりかえす。

そして、３−１３において何らかの変化があると、３−
１３から３−１４に進み、ＣＰＵＩは、ＤＭＡ転送を一
時中断して、新たな設定をすべく。

ＤＭＡコントローラ１０に対するＤＭＡ中止指令（ＤＭ
ＡＥＮＤ）を出力する。続けて、新たな入力指示等に従
って、ＤＭＡコントローラ１０．音声入出力袋Ｗ８−１
〜８−３をプログラムしく３−１５）、再びＤＭＡ動作
を再開すべく３−１６に進み、上述した３−８と同様に
第４図のインタラブドルーチンを実行した後、３−９へ
もどる。

このように、ＣＰＵＩは、プレイ／レコード時にあって
は、３−４〜３−８の初期設定を行なった後は、３−９
．３−】ｏ、３−１２．３−１３、更に３−１４〜３−
１６をくりかえし実行し、キーボード４での変更指示（
例えばあるトラックについてポーズ（Ａ／Ｄ、Ｄ／Ａの
中断）あるいはパンチイン／アウト（Ａ／Ｄ、Ｄ／Ａの
動作の切換）等）や、ｌＷ集時に得たコントロールデー
タの変化に応答して、即時にＤＭＡ転送制御を中断し、
プログラムを変更した上で、再び同様の処理を実行する
ように動作する。

〈音声入出力袋［８−１〜８−３の動作〉次に第５図を
参照して、音声入出力装置８−１〜８−３の動作状態を
説明する。このフローチャートは、マイクロプログラム
制御によるものであっても、ハードロジック制御による
ものであってもよく１機能実現手段は種々選択できる。

さて、５−１においてＣＰＵＩから当該音声入出力装置
の指定信号Ｃ８が到来している（アクティブとなってい
る）か否かジャッジし、ＹＥＳならば５−２において、
ＣＰＵＩより動作状態（レコード、プレイ、ストップ等
）が設定される。これは第３図のＣＰＵＩのメインルー
チンの中の３−５．３−１５に応答してなされる。

そして、５−１においてＮＯの判断がなされると５−３
において、当該音声入出力装置８−１〜８−３がレコー
ド状態であるのかプレイ状態であるのか判断し、レコー
ド状態と判断されると、５−３から５−４〜５−９の処
理へ進み、プレイ状態と判断されると５−１０〜５−１
５の処理へ進む。

先ずレコード状態に設定された音声入出力装置（いまの
場合音声入出力装Ｗ８−２．８−３）の動作を説明する
。５−４において、サンプリング時刻となったか否か判
断し、サンプリング時刻となるまで、この５−４をくり
かえす。なお、サンプリング時刻の判断は、音声入出力
装置８−１〜８−３内部に夫々ハードタイマーをもって
その出力によって行ってもよく、あるいは共通なハード
タイマーを設けてその出力に従って各音声入出力装置が
動作するようにしてもよい。後の説明からも理解される
とおり、各音声入出力装置８−１〜８−３のサンプリン
グ周波数を別々にすることも可能である。

さて、５−４において、ＹＥＳの判断がなされると、与
えられるアナログ音声信号は、サンプルホールド（Ｓ／
Ｈ）され、Ａ／Ｄ変換される。続いて、５−６において
、ＤＭＡコントローラ１０に対してＤＭＡ転送要求ＤＲ
Ｑをアクティブにして出力する。

ＤＭＡコントローラ１０は、この要求信号ＤＲＱを受け
とり、ＤＭＡ転送を行うべく、その回答信号ＤＡＫを出
力する（この場合の詳細動作は後述する）、従って、音
声入出力装置８−１〜８−３（いまの場合レコード状態
である音声入出力装置８−２又は８−３）は、５−７の
判断がＹＥＳとなると、５−８に進み、Ａ／Ｄ変換して
得たデジタル音声データをデータバスに出力し、対応す
るバッファ９−１〜９−３（いまの場合バッファ９−２
又は９−３）へ送る。そして、５−９にて、ＤＭＡ転送
要求ＤＲＱをインアクティブにする。

従って、いまの場合、音声入出力装置８−２．８−３に
あっては、サンプリング周期毎に、外部から与えられる
アナログ音声信号をデジタル音声信号に変換し、後述す
るようにＤＭＡコントローラ１０にて夫々指定されるバ
ッファ９−２．９−３のカレントアドレスに転送する（
第８図参照）。

また、５−３においてプレイ状態と判断されると、５−
１．０に進み、ＤＭＡコントローラ１０に対しＤＭＡ転
送要求ＤＲＱをアクティブにし、ＤＭＡコントローラ１
ｏから回答信号ＤＡＫの到来を待って（５−１１）、デ
ータバス上のデジタル音声データを取込み（５−１２）
、上記要求ＤＲＱをインアクティブにする（５−１３）
、このときのＤＭＡコントローラ１０の動作は後述する
が。

いまの場合第８図に示すとおり、Ｔｒｉに対応するバッ
ファ９−１のカレントアドレスの内容（これはすでにハ
ードディスク１２のＴｒｉのエリアの内容が転送記録さ
れている）が１以上の操作で音声入出力装置８−１に入
力設定されることになる。そして、サンプリング時刻と
なったか否か判断する（５−１４）、このサンプリング
時刻の到来の検出は、５−４における場合と同様に行な
われる。

そして、５−１４でＹＥＳとなると５−１５に進み、Ｄ
／Ａ変換及びローパスフィルタリングを実行した上でア
ナログ音声信号を外部に出力する。

以上レコード状態の場合と、プレイ状態の場合の１つの
サンプリング時刻における動作を説明したが、５−９．
５−１５の各処理の終了後、５−１にもどり以下同様に
して次々とサンプリング時刻に対する処理を実行する。

第９図は音声入出力装置１！８−１〜８−３の動作タイ
ムチャートを示しており、いまの場合Ｔｒｉの音声入出
力装置８−１がプレイモードとなっていて、サンプリン
グ時刻ｔとサンプリング時刻ｔ＋１の間で、サンプリン
グ要求（Ｄ　ＲＱ）が発生し、ＤＭＡコントローラ１０
内のチャンネルＣＨ１の制御によって、バッファ９−１
から音声入出力装Ｗ８−１の方向へのＤＭＡ転送がなさ
れ、サンプリング時刻ｔ＋１に同期して、Ｄ／Ａ変換動
作がなされる。

一方、いまの場合Ｔｒ２、Ｔｒ３の音声入出力装置８−
２．８−３においては、レコードモードとなっており、
サンプリング時刻ｔあるいはｔ＋１に同期して、Ａ／Ｄ
変換が行われ、その後にＤＭＡコントローラ１０に対し
てＤＭＡ転送命令が出力される。そしてＤＭＡ転送が、
Ｔｒ２、Ｔｒ３の順番で（同時にＤＭＡ要求があった場
合の優先順位が、ＣＨＩ＞ＣＨ２＞ＣＨ３＞ＣＨ４とな
っている関係によるもの）実行され、音声入出力装置８
−２．８−３からバッファ９−２．９−３へデータ転送
がなされることになる。

＜ＤＭＡコントローラ１０の動作〉 次に、第６図を参照してＤＭＡコントローラ１０の動作
を説明する。この第６図のフローチャートは、第２図の
サービスコントローラ１０８がマイクロプログラム制御
で動作するのを表わしているとしてもよく、あるいは、
ハードロジックでＤＭＡコントローラ１０が機能実現を
しているとしてもよい。

先ず２Ｇ−１において、ＣＰＵＩからの指定信号Ｏ８が
到来している（アクティブとなっている）か否か判断し
、ＹＥＳならば、６−２においてリード信号ＲＤ、ライ
ト信号ＷＲのいずれがＣＰＵ１から与えられているか判
断し、リード信号ＲＤならば６−３に進み、アドレスバ
スを介して与えられるアドレス信号にて指定されるレジ
スタ１０４．１０５の内容をデータバスを介して出力し
てＣＰＵＩがリードできるようにし、逆にライト信号Ｗ
Ｒならば６−４に進み、指定したレジスタにデータバス
を介して所望のデータを入力設定することになる。この
６−３，６−４の処理は、ｃｐＵｌのメインルーチンの
３−５．３−１５などの処理に対応する。従って、６−
４の処理によって第２図の各レジスタ１０４．１０５に
は所望のデータがセットされることになる。

そして、このようなＣＰＵＩからのＤＭＡコントローラ
１０に対するアクセスやプログラムが終ると指定信号Ｃ
８はインアクティブとされ、６−１から６−５に処理は
進むことになる。

６−５では、各音声入出力装置８−１〜８−３からＤＭ
Ａ転送要求ＤＲＱ１〜ＤＲＱ３がきているか、ＨＤコン
トローラ１１からＤ　Ｍ、　Ａ転送要求ＤＲＥＱ　（Ｄ
ＲＱ４）がきているか判断し、もし。

いずれかから要求が来ていると６−６に進み、ＤＭＡ可
能信号ＤＭＡＥＮＢをｔｔｌｚｔ（アクティブ）にし、
ＤＭＡユニット内のアドレスバスとデータバスをＤＭＡ
コントローラ１０が専有するようにし、ＣＰＵＩからの
アクセスを受は付けなくする。

続いて、複数の要求に際しては、チャンネルＣＨ１〜Ｃ
Ｈ４の順の優先順位に従って、チャンネルを選択する（
６−７）、例えば、第９図の例ではサンプリング直後に
Ｔｒ２．Ｔｒ３の音声入出力装Ｗ８−２．８−３からの
データ転送要求が同時になされるがＴｒ２の優先順位が
高いので、先にＣＨ２のＤＭＡ転送を行うことになる。

また後の説明でも理解されるとおり、ＣＨ４の優先順位
が最下位なので、ハードディスク１２とバッファ９−１
〜９−３のうちの１つとの間でデータ転送を行っている
ときに、いずれがの音声入出力装置８−１〜８−３から
データ転送の要求がなされると、後者のデータ転送を先
に優先的に行うようになる６ 続いて、選択したチャンネル（いま１例えばＣＨ２）の
カレントアドレス（アドレスレジスタ１０４のＣＨ２の
カレントアドレスレジスタの内容）をアドレスバスに出
力する（６−８）、そして選択したチャンネル（いま、
例えばＣＨ２）のコントロールレジスタ１０５の内容を
参照し、ＤＭＡ転送をいずれの方向へ行うが決定しく６
−９，６−１０）、もしバッファ９−１〜９−３から他
の要素（Ｉｌｏ）　へ（１）転送なら６−１０から６−
１１へ進んで、バッファ９−１〜９−３のうちの選択し
ているバッファに対しリード信号ＲＤを与え。

逆に他の要素（１／○）からバッファ９−１〜９−３へ
の転送ならば６−１２に進み、当該バッファに対してラ
イト信号ＷＲを与える。

しかる後５回答信号ＤＡＫをアクティブにする（６−１
３）。その結果、いまの場合、Ｔｒ２の音声入出力装置
１８−２は、５−７．５−８（第５図）の処理によって
、サンプリングした音声データをデータバスに送出し、
バッファ９−２のカレントアドレスのエリアに、ＤＭＡ
コントローラ１０が書込むことになる（第８図参照）６
６−１４では、データ転送が終了したので、上記リード
信号ＲＤ又はライト信号ＷＲ，回答信号ＤＡＫをインア
クティブにし、６−１５で、当該チャンネル（いまＣＨ
２）のカレントアドレス（第２図のアドレスレジスタ１
０４内）の内容を＋１する。この６−１５の動作により
、バッファ９−１〜９−３に対して新たなサンプリング
音声データが書込まれる都度、あるいは新たに音声デー
タが読出される都度、アップカウントされることになる
６そして、６−１５の処理の後、６−１へもどる。

先程の状態（第９図参照）では、Ｔｒ２とＴｒ３との音
声入出力装置８−２．８−３よりデータ転送要求がＤＭ
Ａコントローラ１０に対してなされており、これまでに
Ｔｒ２についてのみデータ転送の実行をしたのであるか
ら続く６−５においてはＹＥＳの判断がなされる。以下
Ｔ　ｒ　３に関して、音声入出力装置！８−３からバッ
ファ９−３の方向へのデータ転送が、６−７〜６−１０
．６−１２〜６−１５を実行することにより上記した場
合と同様にしてなされる。

このようなデータ転送が完了すると６−５から６−１６
に進み、ＤＭＡ可能信号を０”　（インアクティブ）に
して、ＤＭＡユニット内のデータバス、アドレスバスを
ＤＭＡコントローラ１０が専有するのを中止し、ＣＰＵ
Ｉからのアクセスを受付けられるようにする。

以上Ｔｒ２、Ｔｒ３に関し、音声入出力袋［８−２，８
−３から夫々対応するバッファ９−２．９−３へのデー
タ転送について説明したが、Ｔｒｌについては、逆に、
バッファ９−１から音声入出力袋ｗ８−１へのデータ転
送がＤＭＡコントローラ１０によってなされる。

第９図に示しであるとおり、サンプリング時間ｔとｔ＋
ｉの中間で、Ｔｒｌに対応する音声入出力装置８−１は
、ＤＭＡコントローラ１ｏに要求信号Ｄ　ＲＱを出力す
る（第５図、５−１０）。

これに応答し、ＤＭＡコントローラ１ｏは、上記した場
合と同様に６−５〜６−７を実行し、６−８において、
バッファ９−１の読み出すべきアドレスを示すアドレス
データをアドレスバスを介して与える。６−９．６−１
０の実行により、６−１１に進み、今回はバッファ９−
１に対し読み出し信号ＲＤを与え、６−１３で回答信号
ＤＡＫを“１”とする。

その結果、バッファ９−１の指定アドレスのデジタル音
声データは、データバスを介して、Ｔｒｌの音声入出力
袋ｍ５−ｉへ転送され取込まれることになる。しかる後
、６−１４．６−１５の処理を経て６−１へもどる。

また、ＤＭＡコントローラ１０は、ハードディスク１２
またはクロスフェードデータメモリ９−４とバッファ９
−１〜９−３との間のデータ転送も行う。

即ち、ＣＰＵＩは、今回チャンネルＣＨ４によってデー
タ転送するトラックを決定し、そのトラックに対応する
バッファのスタートアドレス（つまり前回当該バッファ
とハードディスク１２またはクロスフェードデータメモ
リ９−４とのデータ転送を行ったブロックデータの次の
アドレス）をＣＨ４のスタートアドレスレジスタ（第２
図のアドレスレジスタ１０４内）にセットし、このトラ
ックについての今回のデータ転送数をスタートアドレス
とカレントアドレス（前回データ転送をハードディスク
１２またはクロスフェードデータメモリ９−４との間で
行った後に歩進したアドレス）との差からＣＰＵ１は得
るとともに、このトラックについてのカレントアドレス
をスタートアドレスにコピーする。

Ｃ：ＰＵｌは、動作中のトラックに対応するバッファ９
−１〜９−３とハードディスク１２またはクロスフェー
ドデータメモリ９−４との間のデータ転送を各トラック
毎に順番に行うようになり。

各トラック毎に、前回のデータ転送（ブロック転送）に
続くデータ転送を行うようになる。第８図の例では、例
えばＴｒｉについては、ハードディスク１２から、図示
のスタートアドレス（ＣＨＩ）とカレントアドレス（Ｃ
ＨＩ）の間の空白部分に対応するデータ量の転送をこれ
から行うようになる（他のトラックについてもデータ転
送の方向は逆であるが、同様の制御によることは明らか
である）。なお、プレイモードのバッファ（９−１が該
当）およびレコードモードのバッファ　（９−２゜９−
３が該当）では斜線部分が音声入力されたデータ部分に
対応する。

そして、ＣＰＵＩは、ＨＤコントローラ１１に対してプ
ログラミングを行った上で、実際の転送要求をＨＤコン
トローラ１１から発生させて、ＤＭＡ転送を開始させる
。

ＤＭＡコントローラ１０では、６−５において。

ＨＤコントローラ１１から転送要求があることを検知す
ると、上記した場合と同様にして、６−６〜６−９を実
行した後、バッファ９−１〜９−３からハードディスク
１２方向へのデータ転送の要求か、ハードディスク１２
からバッファ９−１〜９−３方向へのデータ転送の要求
か６−１０において判断し、前者ならば６−１１へ、後
者ならば６−１２へ進んだ後、６−１３〜６−１５の各
処理を実行する。このとき、１回の転送操作で、例えば
１サンプル分のデジタル音声データの転送がなされるの
で、この動作６−５〜６−１５を複数回くりかえし実行
して、ブロック転送がなされる。

このハードディスク１２とバッファ９−１〜９−３との
データ転送については、ＨＤコントローラ１１の動作も
大きく関連するので、後に更に説明する。

そして、ＤＭＡ転送が完了すると、要求信号ＤＲＱＩ〜
４が到来しなくなり、６−５から６−１６へ進み、ＤＭ
Ａ可能信号ＤＭＡＥＮＢを０”（インアクティブ）とす
る。

＜ＨＤコントローラ１１の動作〉 次に、第７図を参照してＨＤコントローラ１１の動作を
説明する。このＨＤコントローラ１１は。

ハードロジックによっても、マイクロプログラム制御に
よってもよく、いずれにしても第７図の動作フローの機
能を実現する。

まず、Ｃ：ＰＵｌから指定信号Ｃ８が与えられているか
判断する（７−１）。これは、ＣＰＵ１のインタラブド
ルーチンにて与えられる。ＮＯの場合はもとにもどるが
、ＹＥＳの場合は、７−２に進みＣＰＵＩからリード信
号ＲＤが与えられているか、ライト信号ＷＲが与えられ
ているか判断し、リード時にはＨＤコンシトーラ１１内
部の指定データ（アドレスレジスタの内容等）をデータ
バスを介してＣＰＵＩへ出力する。

また、ライト信号ＷＲが与えられているときは７−２か
ら７−４に進み、今回ＤＭＡコントローラ１０のチャン
ネルＣＨ４にてＤＭＡ転送するバッファとハードディス
ク１２とのデータ転送方向を設定し、７−５にて、アク
セスするハードデイスフ１２のアクセスポインタを設定
する。これは、ＣＰＵＩがＲＡＭ３から得ている当該ト
ラックのカレントポインタによる。

続いて７−６において、転送データ数（デジタル音声デ
ータ数）をＨＤコントローラ１１の内部カウンタに設定
する。

このように、７−４〜７−６を実行することによってＣ
ＰＵＩの制御のもとてＨＤコントローラ１１はプログラ
ムされ、その後ＨＤコントローラ１１はＤＭＡコントロ
ーラ１０に対しデータ転送の要求をする（７−７）。こ
のことからも理解されるとおり、ＣＰＵＩは、ＨＤコン
トローラ１１からインタラブド信号ＩＮＴを受けると、
次のトラックに対応する（つまり、いまＴｒｉ〜Ｔ　ｒ
　３は全て動作中とすると、Ｔｒｉ、Ｔｒ２、Ｔｒ３、
Ｔｒｉ・・・・・・・・・の順で）ＤＭＡ転送の設定、
制御をＤＭＡコントローラ１０に対し実行し、ＨＤコン
トローラ１１をプログラムする。その後、ＣＰＵ１はＨ
Ｄコントローラ１１とＤＭＡコントローラ１０とから離
れて、相互のインタラブド信号で実際のＤＭＡ転送を実
行させる。

ＨＤコントローラ１１は、７−７の次に７−８へ進み、
ＤＭＡコントローラ１０から回答信号ＤＡＣＫ　（ＤＡ
Ｋ４）を受けとる（第６図、６−１３参照）まで７−８
をくりかえす。

７−８の判断がＹＥＳとなると、７−９に進みＤＭＡコ
ントローラ１０のＣＨ４の動作によって、１サンプルの
デジタル音声データの転送が行われ。

７−６にて設定した転送カウンタを１だけダウンカウン
トする（７−１０）。続＜７−１１において、予め設定
していた転送データ数分のデータ転送が完了したか上記
転送カウンタの内容に従ってジャッジし、ＮＯならば７
−８へもどる。従って、ＤＭＡコントローラ１０におい
ては、ＨＤコントローラ１１から設定したデータ数の転
送（ブロック転送）が終了するまで、転送要求ＤＲＱ４
を続けて受けとることになり、この転送要求に従って６
−５〜６−１５の処理（第６図）を実行し、それに応答
する形でＨＤコントローラ１１側では７−８〜７−１１
の処理を実行する。

そして、転送終了が７−１１にて判断されると、７−１
２に進み、ＨＤコントローラ１１からＤＭＡコントロー
ラ１ｏに対してのデータ転送の要求ＤＲＥＱ　（ＤＲＱ
４）を１１Ｑ？＋（インアクティブ）とする、そして、
次のトラックに関してハードディスク１２とバッファ９
−１〜９−３のいずれかとのデータ転送を行わせるため
に、ＨＤコントローラ１１はＣＰＵＩヘインタラプト信
号ＩＮＴを与える（７−１３）、これに応答して、ＣＰ
ＵＩはインタラブドルーチン（第４図）を実行すること
は上述したとおりである。

〈ハードディスク１２とバッファ９−１〜９−３との間
のデータ転送動作〉 以上までの説明で、ハードディスク１２とバッファ９−
１〜９−３との間のデータ転送についても理解されると
ころとなったが、第８図と第１０図とを参照して、ＤＭ
Ａコントローラ１０に対してＤＭＡ要求がなされ、それ
に対してＤＭＡコントローラ１０が時分割で対応してい
る様子を、以下に説明する。

既に述べ′たとおり、第８図に示す設定状態にあっては
、Ｔ　ｒ　１についてはプレイ状態、Ｔｒ２゜Ｔｒ３に
ついてはレコード状態となっていて、夫々の音声入出力
袋Ｗ８−１〜８−３から毎サンプリングタイム（第１０
図のｆｓ）にバッファ９−１〜９−３とのデータ転送要
求がＤＭＡコントローラ１０になされる。

これは、ＣＰＵＩがＨＤコントローラ１１をプログラミ
ングしている間（第７図の７−４〜７−７）も生じる。

ＤＭＡコントローラ１０は、音声入出力装置８−１〜８
−３からのデータ転送要求があると、上述したようにＤ
ＭＡ可能信号ＤＭＡＥＮＢを出力しく第６図の６−６）
、ＣＰＵＩによるＨＤコントローラ１１のプログラミン
グを中断（ＷＡＩＴ）して、各チャンネルＣＨＩ〜ＣＨ
３によるＤＭＡ転送の完了後に、それを再開させる（第
１０図参照）。

また、ＣＨ４によるＤＭＡ転送により、ハードディスク
１２とバッファ９−１〜９−３との間のデータ転送が順
次行われているときも、上記各音声入出力装Ｗ１８−１
〜８−３から各サンプリングタイム毎（第１０図のｆｓ
）にデータ転送要求がなされる。

このとき、ＤＭＡコントローラ１０では、第６図の６−
７の判断により優先度の高いチャンネル（ＣＨＩ〜ＣＨ
３）のデータ転送を先に行うようになる。この間は、Ｄ
ＭＡコントローラ１０へＨＤコントローラ１１からデー
タ転送要求ＤＲＱ４が出力され続けている（第７図、７
−７参照）ものの、ＤＭＡコントローラ１０から回答信
号ＤＡＫ４がもどってこないので、次のデータ転送を待
機している（７−８をくりかえしている）ことになる。

従って、マクロ的には、ＤＭＡコントローラ１０は第１
０図に示されたとおり、Ｔｒｉ、Ｔｒ２゜Ｔｒ３のハー
ドディスク１２とバッファ９−１〜９−３との間のＤＭ
Ａ転送（ブロック転送）をくりかえすことになるが、ミ
クロ的には、ＨＤコントローラ１１に対するプログラミ
ング中も、実際のＤＭＡ転送中（ＣＨ４による）も、あ
るいは休止（アイドル）中も、サンプリングタイミング
毎に、バッファ９−１〜９−３と音声入出力装置８−１
〜８−３との間のＤＭＡ転送（シングル転送）を、ＣＨ
２−ＣＨ２の各チャンネルによって実行することになり
、サンプリングタイミング毎のＡ／Ｄ変換、Ｄ／Ａ変換
に十分速度的にも対処できるようになっている。

第１１図は、録音時のバッファ９−１．９−２および９
−３の動作を示す、音声入出力装［８−１，８−２およ
び８−３がすべて録音モードにあり、第１１図（ａ）に
示すようにバッファ９−１゜９−２および９−３には同
量の音声データが記憶されているものとする（図中、斜
線が描かれた領域に音声データが記憶されているものと
する）。

優先順位は、Ｔ　ｒ　１　＞　Ｔ　ｒ　２　＞　Ｔ　ｒ
　３なので、まず、Ｔｒｉに対応したバッファ９−１に
記憶されたデータブロックＰがハードディスク１２に転
送される。転送が完了すると、第１１図（ｂ）に示すよ
うに、バッファ９−１のカレントアドレスがスタートア
ドレスとなって再び音声データの記憶がスタートする１
次に、Ｔ　ｒ　２に対応するバッファ９−２に記憶され
たデータブロックＱがハードディスク１２に転送される
。転送が完了すると、第１１図（Ｃ）に示すように、バ
ッファ９−２のカレントアドレスがスタートアドレスと
なって音声データの記憶がスタートする。最後に、Ｔｒ
３に対応するバッファ９−３に記載されたデータブロッ
クＲがハードディスク１２に転送される。転送が完了す
ると、第１１図（ｄ）に示すように。

バッファ９−３のカレントアドレスがスタートアドレス
となって音声データの記憶がスタートする。

このように、Ｔｒｉ、Ｔｒ２およびＴｒ３のデータ転送
が完了すると、再びＴｒｉに戻って、バッファ９−１に
それまでの期間に新たに記憶されたデータブロックＳが
ハードディスク１２に転送される。

第１２図は、ハードディスク１２中の音声データの記憶
位置、音声データのクロスフェード処理、メモリ９−４
中のクロスフェードデータの記憶位置、ならびに再生動
作時の配列のそれぞれの一例を示す。ハードディスク１
２のアドレスＯから４９９９９には音声データＤＷが、
アドレス５００００から９９９９９には音声データＤＸ
が、アドレス１０００００から１１９９９９には音声デ
ータＤＹが、アドレス１２００００から１３９９９９に
は音声データＤ１が、アドレス１４００００から１９９
９９９まで音声データＤＺがそれぞれ記憶されているも
のとする。なお、ハードディスク１２のアドレスＯから
９９９９９までがＴｒｉに、アドレス１０００００から
１９９９９９までがＴｒ２に、アドレス２０００００か
ら２９９９９９までがＴｒ３に、それぞれ対応している
。

今、音声データＤＷとＤＸとの間に音声データＤ１を挿
入して再生する場合、音声データＤＷとＤｌとの間のク
ロスフェードデータ　（Ａ＋Ｂ）が次のようにして求め
られる。なお、この処理は第３図の３−２．３−３によ
り実行される。すなわち、ＣＰＵＩは、ハードディスク
１２のアドレス４９９００から４９９９９までに記憶さ
れた音声データＤＷと、アドレス５００００から５００
９９に記憶された音声データＤＸとをＨＤコントローラ
１１を制御して取り出し、これらのデータに漸減音量カ
ーブの係数を乗算して音声データＡを得る。ＣＰＵＩは
また、ハードディスク１２のアドレス１１９９００から
１１９９９９に記憶された音声データＤＹとアドレス１
２００００から１２００９９までに記憶された音声デー
タＤ１とをＨＤコントローラ１１を制御して取り出し、
こ九らのデータに漸増音量カーブの係数を乗算して音声
データＢを得る。そして音声データＡとＢが加算され、
クロスフェードデータメモリ９−４のアドレス３０００
０から３０１９９に記憶される６また、音声データＤ１
とＤＸとの間のクロスフェードデータ（Ｃ＋Ｄ）は次の
ように求められる。

すなわち、ＣＰＵＩはハードディスク１２のアドレス１
３９９００から１３９９９９に記憶された音声データＤ
１と、アドレス１４００００から１４００９９に記憶さ
れた音声データＤＺとをＨＤコントローラ１１を制御し
て取り出し、これらのデータに漸減音量カーブの係数を
乗算してデータＣを得る。ＣＰＵＩはまた。ハードディ
スク１２の４９９００から４９９９９に記憶された音声
デーｌＤＷと７ドレス５０ｏＯＯから５００９９に記憶
された音声データＤＸとをＨＤコントローラ１１を制御
して取り出し、これらのデータに漸増音量カーブの係数
を乗算してデータＤを得る。これらのデータＣとＤを加
算したデータがクロスフェードデータメモリ９−４のア
ドレス３０２００から３０３９９に記憶される。

音声データＤＷ、ＤＩおよびＤＸと、クロスフェードデ
ータ（Ａ＋Ｂ）および（Ｃ十Ｄ）との再生順序は、第１
２図の右側に示すように、音声データＤＷ、クロスフェ
ードデータ（Ａ＋Ｂ）　、音声データＤｉ、クロスフェ
ードデータ（Ｃ＋　Ｄ）、音声データＤＸの順となる。

このような再生順序を実現するために、ＲＡＭ３には、
第１３図に示す前述の再生スケジュールテーブルがＣＰ
ＵＩによって形成される。

第１４図は、再生時のバッファ９−１．９−２および９
−３の動作を示す、いま、音声入出力装置８−１．８−
２および８−３がすべて再生モードにあり、第１４図（
ａ）に示すように、バッファ９−１．９−２および９−
３には音声データが再生されることにより、同一位置の
空き領域があるものとする（図中、斜線の描かれている
領域に音声データが記憶されているものとする）、優先
順位はＴ　ｒ　１　＞　Ｔ　ｒ　２　＞　Ｔ　ｒ　３な
ので、まず、Ｔｒｌに対応したバッファ９−１の空き領
域Ｐにハードディスク１２またはクロスフェードデータ
メモリ９−４からデータが転送される。転送が完了する
と、第１４図（ｂ）に示すように、バッファ９−１のカ
レントアドレスがスタートアドレスとされる。なお、こ
の間に、既に記憶されている音声データが読み出され、
音声入出力装置８−１へ転送される９次に、Ｔｒ２に対
応するバッファ９−２の空き領域Ｑにハードディスク１
２またはクロスフェードデータメモリ９−４からデータ
が転送される。転送が完了すると、第１４図（Ｃ）に示
すように、バッファ９−２のカレントアドレスがスター
トアドレスとされる。また、その間に、既に記憶されて
いる音声データが音声入出力装置８−２へ転送される０
次に、Ｔｒ３に対応するバッファ９−３の空き領域Ｒに
ハードディスク１２またはクロスフェードデータメモリ
９−４からデータが転送される。転送が完了すると、第
１４図（ｃｌ）に示すように、バッファ９−３のカレン
トアドレスがスタートアドレスとされる。その間に既に
記憶されている音声データが音声入出力装置８−３へ転
送される。

次に、Ｔｒｉに対応するバッファ９−１の空き領域Ｓに
、ハードディスク１２のアドレス４９０００から４９８
９９に記憶された音声データ、クロスフェードデータメ
モリ９−４のアドレス３００００から３０１９９に記憶
されたデータ（Ａ＋Ｂ）、およびハードディスク１２の
アドレス１２０１００から１２３９９９に記憶された音
声データが、この順に転送されるものとする。以下この
転送動作を、第４図、第１２図、第１３図および第１４
図を参照して説明する。

まず、ＤＭＡコントローラ１０のチャンネルとしてＴｒ
ｉに対応するチャンネルＣＨＩを選定する（第４図の４
−１）、また、ＤＭＡコントローラ１０のアドレスレジ
スタ１０４のＣＥ（１のエリアからカレントアドレスお
よびスタートアドレスを読み出して、バッファ９−１へ
のデータ転送可能数すなわちバッファ９−１の空き領域
Ｓの量を算出する（第４図の４−１）、この例では５０
００である。

次に、トラックＴｒｉが録音モードか再生モードか判断
する（第４図の４−２）。ここでは、再生モードなので
、ＣＰＵＩは、ＲＡＭａ中のカレントポインタが属する
第１３図の再生スケジュールテーブル中の現テーブル要
素の残りデータ数を算出する（第４図の４−３）、いま
、カレントポインタが（Ｄ４９０００）とすると、この
ポインタが属するテーブル要素は、第１３図の１番上の
テーブル要素であり、残りデータ数は、４９８９９−　
（４９０００−１）＝９００である。

次に、第４図の４−４において、今求めた残りデータ数
９００と、第４図の４−１で算出されたデータ転送可能
数５０００とが比較され、後者が前者より大きいので、
カレントポインタが示すディスクのアドレス（Ｄ４９０
００）から９００個分のアドレスに記憶された音声デー
タＤＷがバッファ９−１に転送される（第４図の４−５
）。

このディスク１２からバッファ９−１へのデータ転送は
、ＤＭＡコントローラ１０およびＨＤコントローラ１１
をプログラムすることにより行われる。ＤＭＡコントロ
ーラ１０に対するプログラミングは、ＣＨｌのスタート
アドレス（第１４図（ｄ）に示された領域Ｓのスタート
アドレス）をＣＨ４のスタートアドレスおよびカレント
アドレスにコピーすることにより行う、ＣＨ４のカレン
トアドレスは、単位量のデータがＨＤコントローラ１１
からバッファ９−１に転送される毎に増加する。ＨＤコ
ントローラ１１に対するプログラミングは、ＲＡＭ３の
カレントポインタの値（Ｄ４９０００）、第４図の４−
３で算出した現テーブル要素の残りデータ数９００．お
よび第４図の４−２で検出されたモード（再生モード）
を使用して行われる。

この結果、ＨＤコントローラ１１は、ハードディスク１
２からバッファ９−１の方向へのＤＭＡ転送を、ＤＭＡ
コントローラ１０に要求しくＤＲＥＱを出力し）、ＤＭ
Ａコントローラ１０に対応するＤＭＡ転送を実行させる
ことになる。続いて、ＣＰＵＩはカレントポインタを、
この転送処理を実行した結果とるべき値（Ｍ３００００
）に更新する。これにより、処理が第１３図の再生スケ
ジュールテーブルの２番目のテーブル要素に移行し。

データ転送可能数が４１００に更新される（第４図の４
−６）。

そして、再びステップ４−３に戻って、カレントポイン
タ（Ｍ３００００）が属する再生スケジュールテーブル
の現テーブル要素（２番目のテーブル要素）の残りデー
タ数を算出する。ここでは、３０１９９−　（３０００
０−１）＝２００である０次に、この残りデータ数２０
０と、バッファ９−１へのデータ転送可能数４１００と
が比較される（４−４）、後者の方が大きいので、４−
５において、クロスフェードデータメモリ９−４のアド
レス３００００から３０１９９に記憶されたデータ（Ａ
＋Ｂ）がバッファ９−１に転送される（４−５）、この
データ転送は、ＲＡＭ３のカレントポインタおよび残り
データ数を使用してＤＭＡコントローラ１０をプログラ
ムすることにより行われる。このプログラミングにより
、ＣＨ４のスタートアドレスおよびカレントアドレスは
ＣＨＩのスタートアドレスの値に設定され、カレントア
ドレスが残りデータ数分増加した時点でクロスフェード
データメモリ９−４からバッファ９−１への転送が完了
する。

このデータ転送の完了により、ＣＰｔＪｌはＲＡＭ３の
カレントポインタを（Ｄ１２０１００）に更新し、再生
スケジュールテーブルの上から３番目のテーブル要素に
移行する。そして、バッファ９−１へのデータ転送可能
数が３９００に更新される（４−６）。

再びステップ４−３に戻って、カレントボインタ　（Ｄ
１２０１００）が属する３番目のテーブル要素の残りデ
ー々数を算出する。ここではＤ１２０１００からＤ１３
９８９９までなので、残りデータ数は１９８００である
１次に、この残りデータ数（１９８００）とバッファ９
−１へのデータ転送可能数（３９００）とが比較される
（４−４）。

ここでは、残りデータ数の方が大きいので、４−７にお
いて、ハードディスク１２のアドレス１２０１００から
１２３９９９までの３９００個の音声データＤ１がバッ
ファ９−１に転送される。このデータ転送は、前述のよ
うにＤＭＡコントローラ１０およびＨＤコントローラ１
１をプログラムすることにより行われる。

その後、トラックＴｒ２およびＴｒ３に対応したバッフ
ァ９−２および９−３へのデータ転送が行われ、これら
が完了した後、再び、トラックＴｒ１に対応したバッフ
ァ９−１へのデータ転送が行われ、前述した場合と同様
に、ディスク１２に記憶された音声データＤ１、メモリ
９−４に記憶されたクロスフェードデータ（Ｃ＋Ｄ）、
およびディスク１２に記憶された音声データＤＸがバッ
ファ９−１に転送される。

上述した第１図の実施例では、ハードディスク１２とは
別に、クロスフェードデータメモリ９−４を設けたので
、ハードディスク１２の記憶領域が制限されることがな
い。また、ハードディスク１２の記憶領域が分断されな
いので、ディスクアクセス待ちが頻発してデータ転送速
度が低下することがない。

〈他の実施例〉 以上１本発明の一実施例について詳述してきたが１本発
明は１種々の変形が可能である。その−例を第１５図に
示す。

第１５図は、上述した実施例のＤＭＡユニットを２組と
して、Ｔｒｉ〜Ｔｒ３の３トラツクのＤＭＡユニットと
、Ｔｒ４〜Ｔｒ６の３トラツクのＤＭＡユニットとの６
トラツクのデジタルマルチトラックレコーダ りＤＭＡユニットの増設で，マルチトラックの数を増加
できる。

第１５図において、ＣＰＵＩ’は、６トラツク分の制御
，管理を行うべくコントロールバス、アドレスバス、デ
ータバスを介して各ユニットと連結される．また、各Ｄ
ＭＡユニットからＣＰＵＩ’に対し，ハードディスクと
のデータ転送の完了を示すインタラブド信号ＩＮＴＯ．
ＩＮＴＩが与えられることになる。

ＲＯＭ２’　、ＲＡＭ３’は，先の実施例と同様でトラ
ック数が２倍になったのに対応して変更が施されたプロ
グラムやデータが記憶されることになる。

ＣＰＵＩ’のウェイト（ＷＡ　Ｉ　Ｔ）信号としては．
Ｔｒｉ〜Ｔｒ３のＤＭＡユニットからの信号と、Ｔ　ｒ
　４〜Ｔｒ６のＤＭＡユニットからの信号とが、オアゲ
ート２００を介して与えられることになる。

その他の構成及び作用は上記実施例と同様なので，これ
以上の説明は必要としないであろう。

本発明は、更に、固定のサンプリングレートで音声信号
の入出力動作を行う音声入出力装置をもつもののほか、
各音声入出力装置のサンプリング周波数を変更できるタ
イプのデジタルマルチトラックレコーダとしてもよい．
各音声入出力装置のサンプリング周波数を音階周波数に
依存して変更する（ＶＣ○やデジタル型発信器等によっ
てサンプリングクロックを発生することになる）と、装
置全体がポリフォニックサンプラー（サンプリング電子
楽器）となる、この場合、演奏操作に依存して、再生時
（プレイ時）の各音声入出力装置のサンプリングクロッ
クを可変することになる。

また、各トラックに対し異なるサンプリング周波数を設
定することで，高周波まで必要としないトラック等を低
いサンプリング周波数を割り当てて、データ容量を減ら
すなど自由度の高いトラック制御を行える、 第１６図は、本発明のさらに別の実施例を示す。

この実施例は、クロスフェードデータメモリを、ＤＭＡ
コントローラ１０によって制御されるＲＡＭ内ではなく
，音声データを記憶するハードディスク１２内に設ける
．この実施例では、クロスフエートデータの記憶領域が
追加された分だけディスク１２へのアクセスが増加する
ため、データ転送速度がやや低下するが、ＲＡＭ３に記
憶される再生スケジュールテーブル中に記憶手段を指定
する情報（第１３図のＤおよびＭ）が不要となり、また
ＤＭＡ転送においても同−ＲＡＭ内のメモリーメモリ転
送がなくなるので処理を省略化できる。

なお、第１２図に示されたクロスフェード処理では、連
結される２つの音声データ（例えばＤＷとＤＸ）のそれ
ぞれの後部および前部の１００アドレス分ずつを使用し
てクロスフェードデータを作っているが、使用するデー
タ数は目的に合わせて種々に設定できる。

また、音量カーブも種々設定でき１例えば予めＲＡＭ５
中にいくつかの音量カーブを記憶させておき、キーボー
ドから指定できるようにしてもよい。

〔発明の効果〕 請求項１の発明によ九ば、音声記憶手段に記憶された音
声データは書き換えられずそのまま保持されるので、編
集の自由を確保できる。また、クロスフェードデータは
それ用の記憶手段に記憶されるので、リアルタイム処理
を行わなくてよくなり、高速信号処理を必要としない。

請求項２の発明によれば、クロスフェードメモリを、音
声入出力装置と音声データ記憶手段との間に設けられる
バッファ（ＲＡＭ）の一部の領域を利用して構成でき、
クロスフェードデータの記憶のためにディスクの音声デ
ータ記憶領域が制限されることがない、また、クロスフ
ェードデータの転送速度が、ディスクアクセス待ちによ
って低下することはない。

請求項３の発明によれば、再生スケジュールテーブルの
記憶手段識別情報が不要となり、構成をより簡単にでき
る。

請求項４の発明によれば、編集内容により適合したクロ
スフェードを行うことができる。

請求項５の発明によれば１編集作業がより簡単になる。

【図面の簡単な説明】

図面は本発明のデジタルレコーダの実施例を示し、第１
図は一実施例の全体構成図、第２図は第１図のＤＭＡコ
ントローラの要部詳細図、第３図は第１図のＣ，ＰＵの
メインルーチンを示すフローチャート、第４図は第１図
のＣＰＵのインタラブドルーチンを示すフローチャート
、第５図は第１図の音声入出力装置の動作を示すフロー
チャート。 第６ｒｇＪは第１図のＤＭＡコントローラの動作を示す
フローチャート、第７図は第１図のＨＤコントローラの
動作を示すフローチャート、第８＠は、音声入出力装置
、バッファおよびハードディスクの間の各トラックのデ
ータ転送動作を示す概念図、第９図は、各トラック毎の
Ｄ／Ａ、Ａ／Ｄ変換動作、ＤＭＡ転送を示すタイムチャ
ート、第１０図は、ハードディスクとバッファとの間の
ＤＭＡ転送の状態を示すタイムチャート、第１１図は録
音時のバッファの動作を示す概念図、第１２図は。 ハードディスク中の音声データの記憶位置、音声データ
のクロスフェード処理、クロスフェードデータメモリ中
のクロスフェードデータの記憶位置、ならびに再生動作
時の音声データおよびクロスフェードデータの配列の各
側を示す概念図、第１３図は、再生スケジュールテーブ
ルの一例を示す説明図、第１４図は、再生時のバッファ
の動作を示す概念図、第１５図は、別の実施例を示すブ
ロック図、第１６図は、さらに別の実施例を示すブロッ
ク図である。 １．１′・・・・・・ＣＰＵ、２．２′・・・・・・Ｒ
ＯＭ、３゜３′・・・・・・ＲＡＭ、８−１〜８−３・
・・・・・音声入出力装置、９−１〜９−３・・・・・
・バッファ、９−４・・・・・・クロスフェードデータ
メモリ、１０・・・・・・ＤＭＡコントローラ、１１・
・・・・・ＨＤコントローラ、１２・・・・・・ハード
ディスク、１３・・・・・・デコーダ、１４，１５・・
・・・・アンドゲート、１６・・・・・・インバータ。 特許出願人　　カシオ計算機株式会社 ｒ ＵＦ３ 第 図 第１３図 第１６図

Claims (5)

【特許請求の範囲】
1. （１）音声データの入出力動作を行う音声入出力手段と
   、 前記音声入出力手段から供給されるデジタル音声データ
   を記憶する音声データ記憶手段と、前記音声データ記憶
   手段に記憶されている音声データに対してクロスフェー
   ド処理して得られたクロスフェードデータを記憶するク
   ロスフェードデータ記憶手段と、 前記音声データおよび前記クロスフェードデータの再生
   順序を示す再生スケジュールテーブルを記憶する手段と
   、 前記再生スケジュールテーブルに示された順序に従って
   前記音声データ記憶手段および前記クロスフェードデー
   タ記憶手段から前記音声データおよび前記クロスフェー
   ドデータを前記音声入出力手段に供給する制御手段と を具備するデジタルレコーダ。
2. （２）前記音声データ記憶手段がディスク記憶装置であ
   り、前記クロスフェードデータ記憶手段が静的ランダム
   アクセスメモリであることを特徴とする請求項１記載の
   デジタルレコーダ。
3. （３）前記音声データ記憶手段および前記クロスフェー
   ドデータ記憶手段が、同一のディスク記憶装置の別の領
   域に設けられていることを特徴とする請求項１記載のデ
   ジタルレコーダ。
4. （４）所要の編集内容に応じて前記音声データ記憶手段
   から所要の音声データを取り出して所要のクロスフェー
   ド処理を行うクロスフェード処理手段をさらに具備した
   ことを特徴とする請求項１記載のデジタルレコーダ。
5. （５）前記再生スケジュールテーブルを編集動作が行わ
   れる毎に更新する手段をさらに具備したことを特徴とす
   る請求項１記載のデジタルレコーダ。