JP2966746B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2966746B2
JP2966746B2 JP7014676A JP1467695A JP2966746B2 JP 2966746 B2 JP2966746 B2 JP 2966746B2 JP 7014676 A JP7014676 A JP 7014676A JP 1467695 A JP1467695 A JP 1467695A JP 2966746 B2 JP2966746 B2 JP 2966746B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
ceramic package
die attach
die
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7014676A
Other languages
English (en)
Other versions
JPH07201893A (ja
Inventor
尚一 北山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7014676A priority Critical patent/JP2966746B2/ja
Publication of JPH07201893A publication Critical patent/JPH07201893A/ja
Application granted granted Critical
Publication of JP2966746B2 publication Critical patent/JP2966746B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップと、この
半導体チップが接着されるパッケージとを備えた半導体
装置及びその製造方法に関し、特にＣＣＤ（電荷結合素
子）の如き大面積のチップを収納するようなサーディッ
プ（ｃｅｒ−ｄｉｐ）型のパッケージを用いた半導体装
置及びその製造方法に関する。
【０００２】
【従来の技術】セラミックパッケージによるパッケージ
技術の１つとして、サーディップ（ｃｅｒ−ｄｉｐ）型
のパッケージにより所要の半導体チップを収納するもの
が知られる。このサーディップ型のパッケージは、粉体
のセラミック材料を加圧成形法により成形することで所
要の形状にしたものであり、特にＣＣＤイメージャの如
き固体撮像装置のパッケージに広く用いられている。
【０００３】ところで、このようなサーディップ型のパ
ッケージに半導体チップを固定する場合には、所要の接
着剤が用いられる。図６にセラミックパッケージに半導
体チップを接着するところの模式図である。セラミック
パッケージ６１には、半導体チップ６２を収納する収納
部６３が形成されており、収納部６３の底部のダイアタ
ッチ部６４に半導体チップ６２が接着される。その組立
工程について簡単に説明すると、先ず、上記ダイアタッ
チ部６４に接着剤６５が塗布され、次に、その塗布した
接着剤６５上に半導体チップ６２の裏面６６が押圧され
ながら接着される。
【０００４】
【発明が解決しようとする課題】しかしながら、図６に
示したセラミックパッケージでは、半導体素子チップ６
２の角部に荷重が集中するという問題が発生することが
ある。すなわち、図７に示すように、セラミックパッケ
ージ６１のダイアタッチ部が全くの平面ではなく、少し
湾曲したダイアタッチ部６４ａである場合では、半導体
素子チップの裏面６６の角部６２ｃが湾曲したダイアタ
ッチ部６４ａに突き当たる。その結果、半導体素子チッ
プ６２の角部６２ｃに荷重が集中して、ペレット（チッ
プ）の一部欠損を招くこととなる。
【０００５】このような問題点を解決するため、図１及
び図２に示すようにものが提案されている。
【０００６】図１及び図２に示す半導体装置は、略矩形
状の平板型のセラミックパッケージ１１内に、ＣＣＤ等
の固体撮像装置からなる半導体チップ１２が接着されて
いる。セラミックパッケージ１１は、型に粉体を詰めた
加圧成形により製造されており、型の形状を反映した収
納部１３がセラミックパッケージ１１の表面側の略中央
に窪んだ略矩形状のパターンで形成されている。収納部
１３の周囲には枠部１４が該収納部１３を囲むように形
成されており、この枠部１４に図示しないカバーガラス
が取り付けられる。収納部１３の底部はダイアタッチ部
１６とされ、そのダイアタッチ部１６に半導体チップ１
２が接着剤１５により接着される。
【０００７】この収納部１３内のダイアタッチ部１６の
周囲部分には、凹部１７が形成されている。この凹部１
７は接着剤１５が塗布されるダイアタッチ面１６よりも
窪んだ断面形状を有す。凹部１７の平面パターンは、半
導体チップ１２の裏面１２ｂ角部１２ｃが全周に亘って
凹部１７に差し掛かるようなパターンとされ、凹部１７
はその全周に亘り略一定の幅及び深さを有するように形
成されている。従って、半導体チップ１２は裏面１２ｂ
の全部がダイアタッチ部１６に接着されるのではなく、
ダイアタッチ部１６は半導体チップ１２の面積よりも僅
かに小さくされながら、半導体チップ１２を接着する。
その結果、ダイアタッチ部１６と凹部１７の段差から、
半導体チップ１２の角部１２ｃは全周に亘って凹部１７
上でひさし状に張り出し、直接セラミックパッケージ１
１と該角部１２ｃが当接するようなことはない。
【０００８】この半導体装置は、ダイアタッチ部１６の
周囲に凹部１７が形成されているため、半導体チップ１
２の角部１２ｃが直接セラミックパッケージ１１に当接
することがない。その結果、半導体チップ１２の角部１
２ｃの欠損が未然に防止されることになる。また、セラ
ミックパッケージ１１は、加圧成形法により形成されて
いるので、成形時に使用される型に凸部を設ければ、上
記凹部１７を比較的容易に形成することができる。すな
わち、積層型のセラミックパッケージでは、メタライジ
ング等の後加工によって、ダイアタッチ部を突出させて
凹部を得ることができるが、これでは工程が増加し、製
造コストも増大する。そこで、セラミックパッケージ１
１を加圧成形からなるサーディップ型とすることで何ら
メタライジング等の後加工なしに半導体チップ１２の角
部１２ｃの欠損を防止できることになる。
【０００９】また、上記問題点を解決する半導体装置と
して、図３及び図４に示すように構成されたものが提案
されている。この半導体装置は、矩形状の半導体チップ
の四隅に対応した領域に凹部を設けたものであり、略矩
形をなす平板型のセラミックパッケージ２１内に、ＣＣ
Ｄ等の固体撮像装置からなる半導体チップ２２が接着さ
れている。このセラミックパッケージ２１は、加圧成形
法により形成されたものである。セラミックパッケージ
２１の略中央には収納する半導体チップ２２の形状に合
わせて、略矩形状の窪みからなる収納部２３が形成され
ており、その収納部２３の周囲が枠部２４とされてい
る。その収納部２３の底部は、接着剤２５を介して半導
体チップ２２の裏面２２ｂが接着されるダイアタッチ部
２６である。
【００１０】このダイアタッチ部２６には、半導体チッ
プ２２の四隅に対応した領域にそれぞれ凹部２７が形成
される。すなわち、凹部２７は、半導体チップ２２が接
着される位置における該半導体チップ２２の裏面２２ｂ
の４つの角部２２ｃに対応した領域に形成され、それぞ
れ略円形状に平面パターンを有している。凹部２７は、
それぞれダイアタッチ部２６から所定の深さを以て形成
されている。このような４つの角部２２ｃに対応した凹
部２７を形成することで、半導体チップ２２の角部２２
ｃがセラミックパッケージ２１に当接することがなくな
り、その結果、半導体チップ２２の角部２２ｃの欠損が
未然に防止されることになる。また、加圧成形法により
セラミックパッケージ２１を形成することで、容易に凹
部２７をダイアタッチ部２６に設けることができる。
【００１１】本発明は、半導体素子チップの角部の欠損
を一層確実に防止することができ、しかも、製造が容易
な半導体装置及びその製造方法を提供することを目的に
提案されるものである。
【００１２】
【課題を解決するための手段】上述の技術的な課題を解
決するため、本発明に係る半導体装置は、半導体チップ
がダイボンドされるダイアタッチ部と、このダイアタッ
チ部に半導体チップをダイボンドしたときこの半導体チ
ップの相対向する一対の辺側を当該セラミックパッケー
ジ側に非接触にさせる凹部とを有し、ダイアタッチ部と
凹部とが加圧成形により一体に形成されたセラミックパ
ッケージとを備え、半導体チップが、少なくとも四隅を
セラミックパッケージと非接触とさせて接着剤を介して
セラミックパッケージのダイアタッチ部にダイボンドさ
れる。
【００１３】また、本発明に係る半導体装置の製造方法
は、半導体チップがダイボンドされるダイアタッチ部
と、このダイアタッチ部に半導体チップをダイボンドし
たときこの半導体チップの相対向する一対の辺側を当該
セラミックパッケージ側に非接触にさせる凹部とを有す
るセラミックパッケージを加圧成形して上記ダイアタッ
チ部と上記凹部とを一体に形成した後、セラミックパッ
ケージのダイアタッチ部上に、接着剤を介して、半導体
チップをセラミックパッケージと非接触の状態で接合す
るようにしたものである。
【００１４】
【作用】本発明の半導体装置は、ダイアタッチ部に半導
体チップをダイボンドしたときに半導体チップの少なく
とも四隅をセラミックパッケージに非接触にさせる凹部
が、加圧成形によりセラミックパッケージと一体に形成
されているので、仮に成形の際に、ダイアタッチ部が多
少湾曲した形状となった場合であっても、半導体チップ
の角部とセラミックパッケージとが突き当たることが防
止され、半導体チップの角部の欠損が未然に防止され
る。
【００１５】この半導体装置においては、加圧成形によ
り、凹部がセラミックパッケージと一体に形成されるの
で、メタライジング等の後加工を施すことにより改めて
凹部を形成する必要がなく、製造コストの上昇や工程数
の増加を招くことなく簡便に半導体チップの角部の欠損
を未然に防止することが可能である。
【００１６】また、本発明の半導体装置の製造方法は、
半導体チップがダイボンドされるダイアタッチ部と、こ
のダイアタッチ部に上記半導体チップをダイボンドした
とき上記半導体チップの少なくとも四隅を当該セラミッ
クパッケージに非接触にさせる凹部とを有するセラミッ
クパッケージを加圧成形により一体に形成した後、上記
セラミックパッケージのダイアタッチ部上に、接着剤を
介して、上記半導体チップをセラミックパッケージと非
接触の状態で接合するようにしているので、仮に成形の
際に、ダイアタッチ部が多少湾曲した形状となった場合
であっても、ダイアタッチ部上に半導体チップを接合す
る際に、半導体チップの角部とセラミックパッケージと
が突き当たることが防止され、半導体チップの角部の欠
損が未然に防止される。
【００１７】また、この半導体装置の製造方法において
は、成形により、凹部がセラミックパッケージと一体に
形成されるので、メタライジング等の後加工を施すこと
により改めて凹部を形成する必要がなく、製造コストの
上昇や工程数の増加を招くことなく簡便に半導体チップ
の角部の欠損を未然に防止することが可能である。
【００１８】
【実施例】本発明に係る半導体装置及びその製造方法を
図面を参照にしながら説明する。
【００１９】本発明に係る半導体装置は、前述した図１
乃至図４に示すものと基本的な構成を共通にするもので
ある。この半導体装置は、図５に矩形状の平板なセラミ
ックパッケージ３１を備え、このパッケージ３１の略中
央部に半導体チップ３２を収納するための収納部３３が
設けられている。収納部３３の底部のダイアタッチ部３
６には、半導体チップ３２が接着される。この半導体チ
ップ３２は、図５に示すように、平面形状が長方形をな
すように形成されている。
【００２０】パッケージ３１に設けられた収納部３３の
底部側には、ダイアタッチ部３６上に接着される半導体
チップ３２の相対向する一対の短辺３２ａ、３２ａ側の
底面の角部が当接するのを防止するための凹部３７、３
７が形成されている。これら凹部３７、３７は、収納部
３３の短辺方向に亘るように連続して形成されている。
このように凹部３７、３７が設けられることにより、半
導体チップ３２は、短辺３２ａ、３２ａ側を凹部３７、
３７上に突出させるようにしてダイアタッチ部３６上に
接着される。
【００２１】半導体チップ３２の相対向する一対の短辺
３２ａ、３２ａに対向する部分にそれぞれ凹部３７、３
７を設けることで、半導体チップ３２の底部の角部は凹
部３７、３７の部分でひさし状に突出し、パッケージ３
１に直接当接することが防止される。また、パッケージ
３１が湾曲していても、半導体チップ３２の角部とパッ
ケージ３１とは十分な距離を保つことができるので、半
導体チップ３２の角部の欠損を確実に防止することがで
きる。
【００２２】なお、本実施例では、半導体チップ３２の
短辺３２ａ、３２ｂが対向する部分に凹部３７、３７を
形成したが、長辺側に対向する部分に凹部を形成するよ
うにしてもよい。
【００２３】
【発明の効果】上述のように、本発明に係る半導体装置
及び本発明に係る製造方法により製造される半導体装置
は、ダイアタッチ部に半導体チップをダイボンドしたと
きに半導体チップの少なくとも四隅をセラミックパッケ
ージに非接触にさせる凹部を、成形によりセラミックパ
ッケージと一体に形成しているので、成形の際に、ダイ
アタッチ部が多少湾曲した形状となった場合であって
も、半導体チップの角部とセラミックパッケージとが突
き当たることを防止でき、ダイアタッチ部にダイボンド
される半導体チップの角部への荷重の集中が回避され、
半導体チップの角部の欠損を確実に防止することができ
る。
【００２４】この半導体装置においては、成形により、
凹部がセラミックパッケージと一体に形成されるので、
メタライジング等の後加工を施すことにより改めて凹部
を形成する必要がなく、製造コストの上昇や工程数の増
加を招くことなく簡便に半導体チップの角部の欠損を確
実に防止することができる。
【図面の簡単な説明】
【図１】本発明に先行する半導体装置の一例を示す平面
図である。
【図２】図１のＩＩ−ＩＩ線断面図である。
【図３】本発明に先行する半導体装置の他の例を示す平
面図である。
【図４】図３のＩＶ−ＩＶ線断面図
【図５】本発明に係る半導体装置を示す平面図である。
【図６】従来の半導体装置の一例を組立る場合の様子を
示す断面図
【図７】従来の問題点を説明するための半導体装置の断
面図である。
【符号の説明】
３１ パッケージ、 ３２ 半導体チップ、 ３３ 収
納部、 ３６ ダイアタッチ部、 ３７ 凹部。
フロントページの続き (56)参考文献 特開 昭55−127029（ＪＰ，Ａ) 特開 平１−241828（ＪＰ，Ａ) 特開 平３−11640（ＪＰ，Ａ) 実開 平２−15728（ＪＰ，Ｕ) 実開 平２−101535（ＪＰ，Ｕ) 実開 昭64−67924（ＪＰ，Ｕ) 実開 昭60−41044（ＪＰ，Ｕ) 実開 昭63−178342（ＪＰ，Ｕ)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップと、 上記半導体チップがダイボンドされるダイアタッチ部
    と、このダイアタッチ部に上記半導体チップをダイボン
    ドしたとき上記半導体チップの相対向する一対の辺側を
    当該セラミックパッケージ側に非接触にさせる凹部とを
    有し、上記ダイアタッチ部と上記凹部とが加圧成形によ
    り一体に形成されたセラミックパッケージとを備え、 上記半導体チップは、少なくとも四隅が上記セラミック
    パッケージと非接触となるように、接着剤を介して上記
    セラミックパッケージのダイアタッチ部にダイボンドさ
    れていることを特徴とする半導体装置。
  2. 【請求項２】 半導体チップがダイボンドされるダイア
    タッチ部と、このダイアタッチ部に上記半導体チップを
    ダイボンドしたとき上記半導体チップの相対向する一対
    の辺側を当該セラミックパッケージ側に非接触にさせる
    凹部とを有するセラミックパッケージを加圧成形して上
    記ダイアタッチ部と上記凹部とを一体に形成した後、 上記セラミックパッケージのダイアタッチ部上に、接着
    剤を介して、半導体チップをセラミックパッケージと非
    接触の状態で接合するようにしたことを特徴とする半導
    体装置の製造方法。
JP7014676A 1995-01-31 1995-01-31 半導体装置及びその製造方法 Expired - Fee Related JP2966746B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7014676A JP2966746B2 (ja) 1995-01-31 1995-01-31 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7014676A JP2966746B2 (ja) 1995-01-31 1995-01-31 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP11155652A Division JP2000040707A (ja) 1999-06-02 1999-06-02 半導体装置

Publications (2)

Publication Number Publication Date
JPH07201893A JPH07201893A (ja) 1995-08-04
JP2966746B2 true JP2966746B2 (ja) 1999-10-25

Family

ID=11867828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7014676A Expired - Fee Related JP2966746B2 (ja) 1995-01-31 1995-01-31 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2966746B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180164A (ja) * 2005-12-27 2007-07-12 Fujifilm Corp 固体撮像素子用パッケージ
CN105190855B (zh) * 2013-03-13 2017-09-19 丰田自动车株式会社 半导体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55127029A (en) * 1979-03-26 1980-10-01 Hitachi Ltd Semiconductor device
JPS6041044U (ja) * 1983-08-29 1985-03-23 日本電気株式会社 ガラス封止型ケ−ス
JPS63178342U (ja) * 1987-05-12 1988-11-18
JPS6467924A (en) * 1987-09-09 1989-03-14 Hitachi Ltd Semiconductor device
JPH01241828A (ja) * 1988-03-23 1989-09-26 Mitsubishi Electric Corp 半導体パッケージ
JPH0215728U (ja) * 1988-07-13 1990-01-31
JPH02101535U (ja) * 1989-01-27 1990-08-13
JPH0311640A (ja) * 1989-06-08 1991-01-18 Shinko Electric Ind Co Ltd 電子部品用パッケージ

Also Published As

Publication number Publication date
JPH07201893A (ja) 1995-08-04

Similar Documents

Publication Publication Date Title
JP3782405B2 (ja) 固体撮像装置およびその製造方法
JP3782406B2 (ja) 固体撮像装置およびその製造方法
US7494292B2 (en) Image sensor module structure comprising wire bonding package and method of manufacturing the image sensor module structure
US7691678B2 (en) Solid-state imaging device and method for manufacturing the same
US5942794A (en) Plastic encapsulated semiconductor device and method of manufacturing the same
JPH10270637A (ja) 複数のｉｃチップを備えた半導体装置の構造
JP2966746B2 (ja) 半導体装置及びその製造方法
JP4219943B2 (ja) 固体撮像装置
JP4239466B2 (ja) 半導体装置およびその製造方法
US20040032021A1 (en) Structure of a heat dissipation fin
JP2000040707A (ja) 半導体装置
JP4296685B2 (ja) 半導体パッケージとその製造方法
JPS63271969A (ja) 固体撮像素子
JPS6320120Y2 (ja)
JPH03248551A (ja) 合成樹脂封止型電子部品
JPH04105536U (ja) 半導体装置
JP2541368Y2 (ja) 電子部品包装体
JP2002176158A (ja) 固体撮像装置
JP2560194B2 (ja) パッケージ型半導体装置の製造方法
JPS63241937A (ja) 固体撮像装置
JPH0348446A (ja) 半導体装置
JPS6154259B2 (ja)
JPH0677451A (ja) 固体撮像装置
JP3117682B2 (ja) 非接触型半導体カード
JPH0345641U (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees