JPH07201893A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07201893A
JPH07201893A JP7014676A JP1467695A JPH07201893A JP H07201893 A JPH07201893 A JP H07201893A JP 7014676 A JP7014676 A JP 7014676A JP 1467695 A JP1467695 A JP 1467695A JP H07201893 A JPH07201893 A JP H07201893A
Authority
JP
Japan
Prior art keywords
chip
package
die attach
semiconductor device
corners
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7014676A
Other languages
English (en)
Other versions
JP2966746B2 (ja
Inventor
Shoichi Kitayama
尚一 北山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7014676A priority Critical patent/JP2966746B2/ja
Publication of JPH07201893A publication Critical patent/JPH07201893A/ja
Application granted granted Critical
Publication of JP2966746B2 publication Critical patent/JP2966746B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】 パッケージのダイアタッチ部に接着されるチ
ップの角部の欠損を防止する。 【構成】 パッケージ１１のダイアタッチ部１６の少な
くともチップ１２の四隅に対応した領域に、チップ１２
をパッケージ１１と非接触にさせる凹部１７を形成す
る。この凹部１７により、チップの角部１２ｃがパッケ
ージ１１に当接しなくなり、欠損が未然に防止される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体素子等のチップが
接着されるパッケージを有する半導体装置に関し、特に
ＣＣＤ（電荷結合素子）の如き大面積のチップを収納す
るようなサーディップ（ｃｅｒ−ｄｉｐ）型のパッケー
ジを用いたものに好適な半導体装置に関する。
【０００２】
【従来の技術】セラミックパッケージによるパッケージ
技術の１つとして、サーディップ（ｃｅｒ−ｄｉｐ）型
のパッケージにより所要の半導体素子チップを収納する
ものが知られる。このサーディップ型パッケージは、粉
体のセラミック材料を加圧成形法により成形することで
所要の形状にしたものであり、特にＣＣＤイメージャの
如き固体撮像装置のパッケージに広く用いられている。
【０００３】ところで、このようなサーディップ型パッ
ケージに半導体素子のチップを固定する場合には、所要
の接着剤が用いられる。図６はセラミックパッケージに
半導体素子を接着するところの模式図である。セラミッ
クパッケージ６１には、半導体素子チップ６２を収納す
る収納部６３が形成されており、収納部６３の底部のダ
イアタッチ部６４に半導体素子チップ６２が接着され
る。その組立工程について簡単に説明すると、先ず、上
記ダイアタッチ部６４に接着剤６５が塗布され、次に、
その塗布した接着剤６５上に半導体素子チップ６２の裏
面６６が押圧されながら接着される。
【０００４】
【発明が解決しようとする課題】しかしながら、図６に
示したセラミックパッケージでは、半導体素子チップ６
２の角部に荷重が集中すると言う問題が発生することが
ある。すなわち、図７に示すように、セラミックパッケ
ージ６１のダイアタッチ部が全くの平面ではなく、少し
湾曲したダイアタッチ部６４ａである場合では、半導体
素子チップ６２の裏面６６の角部６２ｃが湾曲したダイ
アタッチ部６４ａに突き当たる。その結果、半導体素子
チップ６２の角部６２ｃに荷重が集中して、ペレット
（チップ）の一部欠損を招くこととなる。
【０００５】そこで、本発明は上述の技術的な課題に鑑
み、半導体素子チップの角部の欠損を未然に防止するよ
うな構造の半導体装置の提供を目的とする。
【０００６】
【課題を解決するための手段】上述の技術的な課題を解
決するために、本発明の半導体装置は、チップが接着剤
を介してパッケージのダイアタッチ部にダイボンドされ
る半導体装置において、上記チップの少なくとも四隅を
上記パッケージと非接触にさせる凹部が上記パッケージ
に設けられてなることを特徴とする。
【０００７】上記パッケージは、例えばセラミック製の
パッケージであり、積層法や加圧成形法で形成されたパ
ッケージであるが、特に加圧成形のパッケージの場合、
上記凹部を形成し易い。上記凹部の形状としては、四隅
のみに凹部を設けるものや、チップの全周に亘って凹部
を設けるもの、或いはチップの対向する２辺の下部に凹
部を形成するもの等が挙げられる。
【０００８】
【作用】接着剤が塗布されるダイアタッチ部に凹部を設
けることで、仮にパッケージが湾曲した場合でも、チッ
プの角部がダイアタッチ部に突き当たらなくなる。この
ためチップの角部の欠損が未然に防止される。
【０００９】
【実施例】本発明の好適な実施例を図面を参照しながら
説明する。
【００１０】〔第１の実施例〕本実施例は凹部をチップ
の全周に設けた例である。図１は本実施例の半導体装置
の平面図であり、図２は図１のＩＩ−ＩＩ線断面図であ
る。略矩形な平板型のセラミック製パッケージ１１内
に、ＣＣＤ等の固体撮像装置からなるチップ１２が接着
されている。パッケージ１１は、型に粉体を詰めた加圧
成形により製造されており、型の形状を反映した収納部
１３がパッケージ表面側の略中央に窪んだ略矩形状のパ
ターンで形成されている。収納部１３の周囲には枠部１
４が該収納部１３を囲むように形成されており、この枠
部１４に図示しないカバーガラスが取付けられる。収納
部１３の底部はダイアタッチ部１６とされ、そのダイア
タッチ部１６にチップ１２が接着剤１５により接着され
る。
【００１１】この収納部１３内のダイアタッチ部１６の
周囲部分には、凹部１７が形成されている。この凹部１
７は接着剤１５が塗布されるダイアタッチ面１６よりも
窪んだ断面形状を有す。凹部１７の平面パターンは、チ
ップ１２の裏面１２ｂの角部１２ｃが全周に亘って凹部
１７に差し掛かるようなパターンとされ、凹部１７はそ
の全周に亘り略一定の幅及び深さを有するように形成さ
れている。従って、チップ１２は裏面１２ｂの全部がダ
イアタッチ部１６に接着されるのではなく、ダイアタッ
チ部１６はチップ１２の面積よりも僅かに小さくされな
がら、チップ１２を接着する。その結果、ダイアタッチ
部１６と凹部１７の段差から、チップ１２の角部１２ｃ
は全周に亘って凹部１７上でひさし状に張り出し、直接
パッケージ１１と該角部１２ｃが当接するようなことは
ない。
【００１２】このように本実施例の半導体装置は、ダイ
アタッチ部１６の周囲に凹部１７が形成されているた
め、チップ１２の角部１２ｃが直接パッケージ１１に当
接することがない。その結果、チップ１２の角部１２ｃ
の欠損が未然に防止されることになる。また、加圧成形
法により形成されたパッケージ１１では、成形時に使用
する型に凸部を設ければ、上記凹部１７を比較的容易に
形成することができる。すなわち、積層型のセラミック
パッケージでは、メタライジング等の後加工によって、
ダイアタッチ部を突出させて凹部を得ることができる
が、これでは工程が増加し、製造コストも増大する。そ
こで、パッケージ１１を加圧成形からなるサーディプ型
とすることで何らメタライジング等の後加工なしに角部
１２ｃ欠損を防止できることになる。
【００１３】〔第２の実施例〕本実施例は図３及び図４
に示すように、矩形状のチップの四隅に対応した領域に
凹部を設けた例である。図３は本実施例の半導体装置の
平面図であり、図４は図３のＩＶ−ＩＶ線断面図であ
る。第１の実施例と同様な略矩形な平板型のパッケージ
２１内に、ＣＣＤ等の固体撮像装置からなるチップ２２
が接着されている。このパッケージ２１は、セラミック
製であり、加圧成形法により形成されたものである。パ
ッケージ２１の略中央には収納するチップ２２の形状に
合わせて、略矩形状の窪みからなる収納部２３が形成さ
れており、その収納部２３の周囲が枠部２４とされてい
る。この収納部２３の底部は、接着剤２５を介してチッ
プ２２の裏面２２ｂが接着されるダイアタッチ部２６で
ある。
【００１４】このダイアタッチ部２６には、本実施例で
は、チップ２２の四隅に対応した領域にそれぞれ凹部２
７が形成される。すなわち、凹部２７は、チップ２２が
接着される位置における該チップ２２の裏面２２ｂの４
つの角部２２ｃに対応した領域に形成され、それぞれ略
円形状に平面パターンを有している。凹部２７は、それ
ぞれダイアタッチ部２６から所定の深さを以て形成され
ている。このような４つの角部２２ｃに対応した凹部２
７を形成することで、チップ２２の角部２２ｃがパッケ
ージ２１に当接することがなくなり、その結果、チップ
２２の角部２２ｃの欠損が未然に防止されることにな
る。また、加圧成形法によりパッケージ２１を形成する
ことで、容易に凹部２７をダイアタッチ部２６に設ける
ことができる。
【００１５】〔第３の実施例〕本実施例は対向する一対
の辺に応じた凹部を形成した例である。図５は本実施例
の半導体装置の平面図を示す。セラミック製のパッケー
ジ３１は矩形状の平板の略中央部にチップ３２を収納す
るための収納部３３を有しており、その収納部３３の底
部のダイアタッチ部３６にチップ３２が接着されてい
る。チップ３２は長方形状とされ、その一対の短辺３２
ａ，３２ａ側の底部のダイアタッチ部３６にチップ３２
の底面の角部が当接するのを防止するための凹部３７が
形成されている。この凹部３７は収納部３３の短辺方向
の幅に亘るように形成され、その結果、ダイアッタチ部
３６はチップ３２の短辺３２ａ，３２ａから少し内側だ
けを接着しながら支持する。
【００１６】このような形状の凹部３７を設けること
で、チップ３２の底部の角部は凹部３７の部分でひさし
状に突出し、パッケージ３１に直接当接することはな
く、仮にパッケージ３１が湾曲していてもチップ３２の
角部とパッケージ３１は十分な距離を保つ。このためチ
ップ３２の角部の欠損は未然に防止されることになる。
なお、本実施例では、短辺３２ａ，３２ａ側に凹部３７
を形成したが、長辺側に凹部を形成することも可能であ
る。
【００１７】
【発明の効果】上述のように、本発明の半導体装置は、
接着剤が塗布されるパッケージのダイアタッチ部に、チ
ップの少なくとも四隅をパッケージと非接触にさせる凹
部が設けられる。このためパッケージが湾曲している場
合でも、チップの角部がダイアタッチ部に突き当たらな
くなり、チップの角部の欠損が未然に防止されることに
なる。
【００１８】また、パッケージを加圧成形法で形成した
場合では、型の形状を変化させるのみで上記凹部を得る
ことができ、製造コストや工程数の増大なく、チップの
角部への荷重の集中が避けられる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一例の平面図
【図２】図１のＩＩ−ＩＩ線断面図
【図３】本発明の半導体装置の他の一例の平面図
【図４】図１のＩＶ−ＩＶ線断面図
【図５】本発明の半導体装置のさらに他の一例の平面図
【図６】従来の半導体装置の一例を組立る場合の様子を
示す断面図
【図７】従来例の問題点を説明するための半導体装置の
断面図
【符号の説明】
１１，２１，３１…パッケージ １２，２２，３２…チップ １２ｃ，２２ｃ…角部 １３，２３，３３…収納部 １５，２５…接着剤 １６，２６，３６…ダイアタッチ部 １７，２７，３７…凹部

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 チップが接着剤を介してパッケージのダ
    イアタッチ部にダイボンドされる半導体装置において、 上記チップの少なくとも四隅を上記パッケージと非接触
    にさせる凹部が上記パッケージに設けられてなることを
    特徴とする半導体装置。
JP7014676A 1995-01-31 1995-01-31 半導体装置及びその製造方法 Expired - Fee Related JP2966746B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7014676A JP2966746B2 (ja) 1995-01-31 1995-01-31 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7014676A JP2966746B2 (ja) 1995-01-31 1995-01-31 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP11155652A Division JP2000040707A (ja) 1999-06-02 1999-06-02 半導体装置

Publications (2)

Publication Number Publication Date
JPH07201893A true JPH07201893A (ja) 1995-08-04
JP2966746B2 JP2966746B2 (ja) 1999-10-25

Family

ID=11867828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7014676A Expired - Fee Related JP2966746B2 (ja) 1995-01-31 1995-01-31 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2966746B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180164A (ja) * 2005-12-27 2007-07-12 Fujifilm Corp 固体撮像素子用パッケージ
CN105190855A (zh) * 2013-03-13 2015-12-23 丰田自动车株式会社 半导体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55127029A (en) * 1979-03-26 1980-10-01 Hitachi Ltd Semiconductor device
JPS6041044U (ja) * 1983-08-29 1985-03-23 日本電気株式会社 ガラス封止型ケ−ス
JPS63178342U (ja) * 1987-05-12 1988-11-18
JPS6467924A (en) * 1987-09-09 1989-03-14 Hitachi Ltd Semiconductor device
JPH01241828A (ja) * 1988-03-23 1989-09-26 Mitsubishi Electric Corp 半導体パッケージ
JPH0215728U (ja) * 1988-07-13 1990-01-31
JPH02101535U (ja) * 1989-01-27 1990-08-13
JPH0311640A (ja) * 1989-06-08 1991-01-18 Shinko Electric Ind Co Ltd 電子部品用パッケージ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55127029A (en) * 1979-03-26 1980-10-01 Hitachi Ltd Semiconductor device
JPS6041044U (ja) * 1983-08-29 1985-03-23 日本電気株式会社 ガラス封止型ケ−ス
JPS63178342U (ja) * 1987-05-12 1988-11-18
JPS6467924A (en) * 1987-09-09 1989-03-14 Hitachi Ltd Semiconductor device
JPH01241828A (ja) * 1988-03-23 1989-09-26 Mitsubishi Electric Corp 半導体パッケージ
JPH0215728U (ja) * 1988-07-13 1990-01-31
JPH02101535U (ja) * 1989-01-27 1990-08-13
JPH0311640A (ja) * 1989-06-08 1991-01-18 Shinko Electric Ind Co Ltd 電子部品用パッケージ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180164A (ja) * 2005-12-27 2007-07-12 Fujifilm Corp 固体撮像素子用パッケージ
CN105190855A (zh) * 2013-03-13 2015-12-23 丰田自动车株式会社 半导体装置
JPWO2014141399A1 (ja) * 2013-03-13 2017-02-16 トヨタ自動車株式会社 半導体装置
CN105190855B (zh) * 2013-03-13 2017-09-19 丰田自动车株式会社 半导体装置

Also Published As

Publication number Publication date
JP2966746B2 (ja) 1999-10-25

Similar Documents

Publication Publication Date Title
US7494292B2 (en) Image sensor module structure comprising wire bonding package and method of manufacturing the image sensor module structure
JP2920518B2 (ja) 窓付き半導体パッケージ
US6710455B2 (en) Electronic component with at least two stacked semiconductor chips and method for fabricating the electronic component
US7691678B2 (en) Solid-state imaging device and method for manufacturing the same
US20050285265A1 (en) Frame scale package using contact lines through the elements
US7030471B2 (en) Semiconductor package containing an integrated-circuit chip supported by electrical connection leads
US6787869B1 (en) Optical semiconductor housing and method for making same
JP4899279B2 (ja) 固体撮像装置
US20040113286A1 (en) Image sensor package without a frame layer
JPH07201893A (ja) 半導体装置
JP4239466B2 (ja) 半導体装置およびその製造方法
JPH0728014B2 (ja) 固体撮像装置
US20040032021A1 (en) Structure of a heat dissipation fin
JP3316409B2 (ja) 複数のｉｃチップを備えた半導体装置の構造
JPS63271969A (ja) 固体撮像素子
JPH04105536U (ja) 半導体装置
JP2000040707A (ja) 半導体装置
JP3358693B2 (ja) Ｃｃｄ固体撮像素子パッケージ及びその封止方法
KR100497286B1 (ko) 칩 온 보드 타입 이미지 센서 모듈 및 그 제조 방법
JP2541368Y2 (ja) 電子部品包装体
JPH0477261U (ja)
JP2011060920A (ja) 固体撮像装置
JPH0345641U (ja)
JPH0514517Y2 (ja)
JP2003060182A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees