JP2000040707A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000040707A
JP2000040707A JP11155652A JP15565299A JP2000040707A JP 2000040707 A JP2000040707 A JP 2000040707A JP 11155652 A JP11155652 A JP 11155652A JP 15565299 A JP15565299 A JP 15565299A JP 2000040707 A JP2000040707 A JP 2000040707A
Authority
JP
Japan
Prior art keywords
semiconductor chip
package
die attach
die
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11155652A
Other languages
English (en)
Inventor
Shoichi Kitayama
尚一 北山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11155652A priority Critical patent/JP2000040707A/ja
Publication of JP2000040707A publication Critical patent/JP2000040707A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 パッケージにダイボンドされる半導体素子チ
ップの角部の欠損を防止する。 【解決手段】 パッケージ３１のダイアタッチ部３６に
半導体チップ３２をダイボンドしたとき半導体チップ３
２の相対向する一対の辺側をパッケージ側に非接触にさ
せる凹部３７を設け、半導体チップ３２が四隅をパッケ
ージ３１に非接触とされた状態で接着剤を介してダイア
タッチ部３６にダイボンドされる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップと、この
半導体チップが接着されるパッケージとを備えた半導体
装置及びその製造方法に関し、特にＣＣＤ（電荷結合素
子）の如き大面積のチップを収納するようなサーディッ
プ（ｃｅｒ−ｄｉｐ）型のパッケージを用いた半導体装
置及びその製造方法に関する。
【０００２】
【従来の技術】セラミックパッケージによるパッケージ
技術の１つとして、サーディップ（ｃｅｒ−ｄｉｐ）型
のパッケージにより所要の半導体チップを収納するもの
が知られる。このサーディップ型のパッケージは、粉体
のセラミック材料を加圧成形法により成形することで所
要の形状にしたものであり、特にＣＣＤイメージャの如
き固体撮像装置のパッケージに広く用いられている。
【０００３】ところで、このようなサーディップ型のパ
ッケージに半導体チップを固定する場合には、所要の接
着剤が用いられる。図６にパッケージに半導体チップを
接着するところの模式図である。パッケージ６１には、
半導体チップ６２を収納する収納部６３が形成されてお
り、収納部６３の底部のダイアタッチ部６４に半導体チ
ップ６２が接着される。その組立工程について簡単に説
明すると、先ず、上記ダイアタッチ部６４に接着剤６５
が塗布され、次に、その塗布した接着剤６５上に半導体
チップ６２の裏面６６が押圧されながら接着される。
【０００４】
【発明が解決しようとする課題】図６に示すパッケージ
では、半導体素子チップ６２の角部に荷重が集中すると
いう問題が発生することがある。すなわち、図７に示す
ように、パッケージ６１のダイアタッチ部が全くの平面
ではなく、少し湾曲したダイアタッチ部６４ａである場
合では、半導体素子チップの裏面６６の角部６２ｃが湾
曲したダイアタッチ部６４ａに突き当たる。その結果、
半導体素子チップ６２の角部６２ｃに荷重が集中して、
ペレット（チップ）の一部欠損を招くこととなる。
【０００５】このような問題点を解決するため、図１及
び図２に示すようにものが提案されている。
【０００６】図１及び図２に示す半導体装置は、略矩形
状の平板型のパッケージ１１内に、ＣＣＤ等の固体撮像
装置からなる半導体チップ１２が接着されている。パッ
ケージ１１は、型に粉体を詰めた加圧成形により製造さ
れており、型の形状を反映した収納部１３がパッケージ
１１の表面側の略中央に窪んだ略矩形状のパターンで形
成されている。収納部１３の周囲には枠部１４が該収納
部１３を囲むように形成されており、この枠部１４に図
示しないカバーガラスが取り付けられる。収納部１３の
底部はダイアタッチ部１６とされ、そのダイアタッチ部
１６に半導体チップ１２が接着剤１５により接着され
る。
【０００７】この収納部１３内のダイアタッチ部１６の
周囲部分には、凹部１７が形成されている。この凹部１
７は接着剤１５が塗布されるダイアタッチ面１６よりも
窪んだ断面形状を有す。凹部１７の平面パターンは、半
導体チップ１２の裏面１２ｂ角部１２ｃが全周に亘って
凹部１７に差し掛かるようなパターンとされ、凹部１７
はその全周に亘り略一定の幅及び深さを有するように形
成されている。従って、半導体チップ１２は裏面１２ｂ
の全部がダイアタッチ部１６に接着されるのではなく、
ダイアタッチ部１６は半導体チップ１２の面積よりも僅
かに小さくされながら、半導体チップ１２を接着する。
その結果、ダイアタッチ部１６と凹部１７の段差から、
半導体チップ１２の角部１２ｃは全周に亘って凹部１７
上でひさし状に張り出し、直接パッケージ１１と該角部
１２ｃが当接するようなことはない。
【０００８】この半導体装置は、ダイアタッチ部１６の
周囲に凹部１７が形成されているため、半導体チップ１
２の角部１２ｃが直接パッケージ１１に当接することが
ない。その結果、半導体チップ１２の角部１２ｃの欠損
が未然に防止されることになる。
【０００９】また、上記問題点を解決する半導体装置と
して、図３及び図４に示すように構成されたものが提案
されている。この半導体装置は、矩形状の半導体チップ
の四隅に対応した領域に凹部を設けたものであり、略矩
形をなす平板型のパッケージ２１内に、ＣＣＤ等の固体
撮像装置からなる半導体チップ２２が接着されている。
このパッケージ２１の略中央には収納する半導体チップ
２２の形状に合わせて、略矩形状の窪みからなる収納部
２３が形成されており、その収納部２３の周囲が枠部２
４とされている。その収納部２３の底部は、接着剤２５
を介して半導体チップ２２の裏面２２ｂが接着されるダ
イアタッチ部２６である。
【００１０】このダイアタッチ部２６には、半導体チッ
プ２２の四隅に対応した領域にそれぞれ凹部２７が形成
される。すなわち、凹部２７は、半導体チップ２２が接
着される位置における該半導体チップ２２の裏面２２ｂ
の４つの角部２２ｃに対応した領域に形成され、それぞ
れ略円形状に平面パターンを有している。凹部２７は、
それぞれダイアタッチ部２６から所定の深さを以て形成
されている。このような４つの角部２２ｃに対応した凹
部２７を形成することで、半導体チップ２２の角部２２
ｃがパッケージ２１に当接することがなくなり、その結
果、半導体チップ２２の角部２２ｃの欠損が未然に防止
されることになる。
【００１１】本発明は、半導体素子チップの角部の欠損
を一層確実に防止することができ、しかも、製造が容易
な半導体装置及びその製造方法を提供することを目的に
提案されるものである。
【００１２】
【課題を解決するための手段】上述の技術的な課題を解
決するため、本発明に係る半導体装置は、半導体チップ
がダイボンドされるダイアタッチ部と、このダイアタッ
チ部に半導体チップをダイボンドしたときこの半導体チ
ップの相対向する一対の辺側を当該パッケージ側に非接
触にさせる凹部とを有し、ダイアタッチ部と凹部とが成
形により一体に形成されたパッケージとを備え、半導体
チップが、少なくとも四隅をパッケージと非接触とさせ
て接着剤を介してパッケージのダイアタッチ部にダイボ
ンドされる。
【００１３】また、本発明に係る半導体装置の製造方法
は、半導体チップがダイボンドされるダイアタッチ部
と、このダイアタッチ部に半導体チップをダイボンドし
たときこの半導体チップの相対向する一対の辺側を当該
パッケージ側に非接触にさせる凹部とを有するパッケー
ジを成形して上記ダイアタッチ部と上記凹部とを一体に
形成した後、パッケージのダイアタッチ部上に、接着剤
を介して、半導体チップをパッケージと非接触の状態で
接合するようにしたものである。
【００１４】
【作用】本発明の半導体装置は、ダイアタッチ部に半導
体チップをダイボンドしたときに半導体チップの少なく
とも四隅をパッケージに非接触にさせる凹部が、成形に
よりパッケージと一体に形成されているので、仮に成形
の際に、ダイアタッチ部が多少湾曲した形状となった場
合であっても、半導体チップの角部とパッケージとが突
き当たることが防止され、半導体チップの角部の欠損が
未然に防止される。
【００１５】この半導体装置においては、凹部がパッケ
ージと一体に形成されるので、後加工を施すことにより
改めて凹部を形成する必要がなく、製造コストの上昇や
工程数の増加を招くことなく簡便に半導体チップの角部
の欠損を未然に防止することが可能である。
【００１６】また、本発明の半導体装置の製造方法は、
半導体チップがダイボンドされるダイアタッチ部と、こ
のダイアタッチ部に上記半導体チップをダイボンドした
とき上記半導体チップの少なくとも四隅を当該パッケー
ジに非接触にさせる凹部とを有するパッケージを成形に
より一体に形成した後、上記パッケージのダイアタッチ
部上に、接着剤を介して、上記半導体チップをパッケー
ジと非接触の状態で接合するようにしているので、仮に
成形の際に、ダイアタッチ部が多少湾曲した形状となっ
た場合であっても、ダイアタッチ部上に半導体チップを
接合する際に、半導体チップの角部とパッケージとが突
き当たることが防止され、半導体チップの角部の欠損が
未然に防止される。
【００１７】また、この半導体装置の製造方法において
は、成形により、凹部がパッケージと一体に形成される
ので、後加工を施すことにより改めて凹部を形成する必
要がなく、製造コストの上昇や工程数の増加を招くこと
なく簡便に半導体チップの角部の欠損を未然に防止する
ことが可能である。
【００１８】
【実施例】本発明に係る半導体装置及びその製造方法を
図面を参照にしながら説明する。
【００１９】本発明に係る半導体装置は、前述した図１
乃至図４に示すものと基本的な構成を共通にするもので
ある。この半導体装置は、図５に矩形状の平板なセラミ
ック製のパッケージ３１を備え、このパッケージ３１の
略中央部に半導体チップ３２を収納するための収納部３
３が設けられている。収納部３３の底部のダイアタッチ
部３６には、半導体チップ３２が接着される。この半導
体チップ３２は、図５に示すように、平面形状が長方形
をなすように形成されている。
【００２０】パッケージ３１に設けられた収納部３３の
底部側には、ダイアタッチ部３６上に接着される半導体
チップ３２の相対向する一対の短辺３２ａ、３２ａ側の
底面の角部が当接するのを防止するための凹部３７、３
７が形成されている。これら凹部３７、３７は、収納部
３３の短辺方向に亘るように連続して形成されている。
このように凹部３７、３７が設けられることにより、半
導体チップ３２は、短辺３２ａ、３２ａ側を凹部３７、
３７上に突出させるようにしてダイアタッチ部３６上に
接着される。
【００２１】半導体チップ３２の相対向する一対の短辺
３２ａ、３２ａに対向する部分にそれぞれ凹部３７、３
７を設けることで、半導体チップ３２の底部の角部は凹
部３７、３７の部分でひさし状に突出し、パッケージ３
１に直接当接することが防止される。また、パッケージ
３１が湾曲していても、半導体チップ３２の角部とパッ
ケージ３１とは十分な距離を保つことができるので、半
導体チップ３２の角部の欠損を確実に防止することがで
きる。
【００２２】なお、本実施例では、半導体チップ３２の
短辺３２ａ、３２ｂが対向する部分に凹部３７、３７を
形成したが、長辺側に対向する部分に凹部を形成するよ
うにしてもよい。
【００２３】
【発明の効果】上述のように、本発明に係る半導体装置
及び本発明に係る製造方法により製造される半導体装置
は、ダイアタッチ部に半導体チップをダイボンドしたと
きに半導体チップの少なくとも四隅をパッケージに非接
触にさせる凹部を、成形によりパッケージと一体に形成
しているので、成形の際に、ダイアタッチ部が多少湾曲
した形状となった場合であっても、半導体チップの角部
とパッケージとが突き当たることを防止でき、ダイアタ
ッチ部にダイボンドされる半導体チップの角部への荷重
の集中が回避され、半導体チップの角部の欠損を確実に
防止することができる。
【００２４】特に、本発明においては、半導体チップの
少なくとも四隅をパッケージに非接触にさせる凹部を、
半導体チップの相対向する一対の辺に対応する部分に一
連に形成しているので、凹部の成形に高精度を要求され
ることなく、凹部付きのパッケージを容易に成形するこ
とができる。
【００２５】さらに、この半導体装置においては、成形
により、凹部がパッケージと一体に形成されるので、後
加工を施すことにより改めて凹部を形成する必要がな
く、製造コストの上昇や工程数の増加を招くことなく簡
便に半導体チップの角部の欠損を確実に防止することが
できる。
【図面の簡単な説明】
【図１】本発明に先行する半導体装置の一例を示す平面
図である。
【図２】図１のＩＩ−ＩＩ線断面図である。
【図３】本発明に先行する半導体装置の他の例を示す平
面図である。
【図４】図３のＩＶ−ＩＶ線断面図
【図５】本発明に係る半導体装置を示す平面図である。
【図６】従来の半導体装置の一例を組立る場合の様子を
示す断面図
【図７】従来の問題点を説明するための半導体装置の断
面図である。
【符号の説明】
３１ パッケージ、 ３２ 半導体チップ、 ３３ 収
納部、 ３６ ダイアタッチ部、 ３７ 凹部。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、 この半導体チップがダイボンドされるダイアタッチ部
    と、このダイアタッチ部に上記半導体チップをダイボン
    ドしたとき上記半導体チップの相対向する一対の辺側を
    当該パッケージ側に非接触にさせる凹部とを有し、上記
    ダイアタッチ部と上記凹部とが成形により一体に形成さ
    れたパッケージとを備え、 上記半導体チップは、少なくとも四隅が上記パッケージ
    と非接触となるように、接着剤を介して上記パッケージ
    のダイアタッチ部にダイボンドされていることを特徴と
    する半導体装置。
  2. 【請求項２】 半導体チップがダイボンドされるダイア
    タッチ部と、このダイアタッチ部に上記半導体チップを
    ダイボンドしたとき上記半導体チップの相対向する一対
    の辺側を当該パッケージ側に非接触にさせる凹部とを有
    するパッケージを加圧成形して上記ダイアタッチ部と上
    記凹部とを一体に形成した後、 上記セラミックパッケージのダイアタッチ部上に、接着
    剤を介して、半導体チップをセラミックパッケージと非
    接触の状態で接合するようにしたことを特徴とする半導
    体装置の製造方法。
JP11155652A 1999-06-02 1999-06-02 半導体装置 Pending JP2000040707A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11155652A JP2000040707A (ja) 1999-06-02 1999-06-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11155652A JP2000040707A (ja) 1999-06-02 1999-06-02 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP7014676A Division JP2966746B2 (ja) 1995-01-31 1995-01-31 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000040707A true JP2000040707A (ja) 2000-02-08

Family

ID=15610656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11155652A Pending JP2000040707A (ja) 1999-06-02 1999-06-02 半導体装置

Country Status (1)

Country Link
JP (1) JP2000040707A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014141399A1 (ja) * 2013-03-13 2014-09-18 トヨタ自動車株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014141399A1 (ja) * 2013-03-13 2014-09-18 トヨタ自動車株式会社 半導体装置
CN105190855A (zh) * 2013-03-13 2015-12-23 丰田自动车株式会社 半导体装置
EP2975637A4 (en) * 2013-03-13 2016-04-06 Toyota Motor Co Ltd SEMICONDUCTOR DEVICE
US9437520B2 (en) 2013-03-13 2016-09-06 Toyota Jidosha Kabushiki Kaisha Semiconductor device including a semiconductor element and a fixed member to which the semiconductor element is fixed
CN105190855B (zh) * 2013-03-13 2017-09-19 丰田自动车株式会社 半导体装置

Similar Documents

Publication Publication Date Title
US5622873A (en) Process for manufacturing a resin molded image pick-up semiconductor chip having a window
US6897428B2 (en) Solid-state imaging device and method for manufacturing the same
US7494292B2 (en) Image sensor module structure comprising wire bonding package and method of manufacturing the image sensor module structure
JP3782406B2 (ja) 固体撮像装置およびその製造方法
JPH10270637A (ja) 複数のｉｃチップを備えた半導体装置の構造
US7030471B2 (en) Semiconductor package containing an integrated-circuit chip supported by electrical connection leads
US4877756A (en) Method of packaging a semiconductor laser and photosensitive semiconductor device
JP2005079537A (ja) 固体撮像装置およびその製造方法
US4883773A (en) Method of producing magnetosensitive semiconductor devices
JP2966746B2 (ja) 半導体装置及びその製造方法
JP2000040707A (ja) 半導体装置
US20040032021A1 (en) Structure of a heat dissipation fin
JP4296685B2 (ja) 半導体パッケージとその製造方法
JPS6320120Y2 (ja)
JPH04105536U (ja) 半導体装置
JPS63241937A (ja) 固体撮像装置
KR200265306Y1 (ko) 멀티칩패키지
JPH03195065A (ja) 固体撮像装置
KR100345163B1 (ko) 볼 그리드 어레이 패키지
JP2560194B2 (ja) パッケージ型半導体装置の製造方法
CN117059585A (zh) 晶片封装体及其制造方法
JPS6154259B2 (ja)
JP2599233B2 (ja) 半導体装置
JP2003059952A (ja) 半導体装置、半導体素子チップ及びその製造方法
JPH04196468A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010313