JP2961760B2 - 自動利得制御増幅回路 - Google Patents
自動利得制御増幅回路Info
- Publication number
- JP2961760B2 JP2961760B2 JP23865789A JP23865789A JP2961760B2 JP 2961760 B2 JP2961760 B2 JP 2961760B2 JP 23865789 A JP23865789 A JP 23865789A JP 23865789 A JP23865789 A JP 23865789A JP 2961760 B2 JP2961760 B2 JP 2961760B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- limiter
- amplifier circuit
- attenuator
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多段の増幅器と電圧制御減衰器とを持つ自動
利得制御増幅回路（AGC増幅回路）に関し、特にNF（雑
音指数）が小さくなるように各段の減衰器の減衰量を制
御しているAGC増幅回路に関する。
利得制御増幅回路（AGC増幅回路）に関し、特にNF（雑
音指数）が小さくなるように各段の減衰器の減衰量を制
御しているAGC増幅回路に関する。
従来、この種のAGC増幅回路では、多段に接続した電
圧制御減衰器の減衰量が等しくなるように各減衰器に同
じ制御電圧を共通に加えている。このため、前段の減衰
器ほどAGC増幅回路全体のNFを悪化させる程度が大きく
なり、NFを低減させる上では不利である。これを避ける
ために、従来ではAGC増幅回路全体で必要とされる減衰
量を、後段の減衰器から順に、各段の増幅器の歪を考慮
した最大減衰量に従って割り振ってNFが最良となるよう
に制御することが行われている。
圧制御減衰器の減衰量が等しくなるように各減衰器に同
じ制御電圧を共通に加えている。このため、前段の減衰
器ほどAGC増幅回路全体のNFを悪化させる程度が大きく
なり、NFを低減させる上では不利である。これを避ける
ために、従来ではAGC増幅回路全体で必要とされる減衰
量を、後段の減衰器から順に、各段の増幅器の歪を考慮
した最大減衰量に従って割り振ってNFが最良となるよう
に制御することが行われている。
このように構成された従来のAGC増幅回路の一例を第
４図のブロック図で示す。同図において、入力信号は前
段の電圧制御減衰器1a、前段の増幅器2a、後段の電圧制
御減衰器1b、後段の増幅器2bを通って出力される。出力
信号レベルは検波器４にて直流電圧として検出され、直
流増幅器５で増幅され、かつ高周波成分をループフィル
タ６で除いた後、それぞれリミッタ7a,7bとレベル調整
回路3a,3bを通してAGC電圧として前記減衰器1a,1bの制
御電圧に加えている。
４図のブロック図で示す。同図において、入力信号は前
段の電圧制御減衰器1a、前段の増幅器2a、後段の電圧制
御減衰器1b、後段の増幅器2bを通って出力される。出力
信号レベルは検波器４にて直流電圧として検出され、直
流増幅器５で増幅され、かつ高周波成分をループフィル
タ６で除いた後、それぞれリミッタ7a,7bとレベル調整
回路3a,3bを通してAGC電圧として前記減衰器1a,1bの制
御電圧に加えている。
第５図（ａ）乃至（ｈ）に各部の特性の一例を示して
いる。
いる。
第５図（ａ）は検波器４の検波特性でAGC増幅回路の
出力レベルすなわち検波器入力レベルが大きいほど大き
な検波電圧が得られる。第５図（ｂ）はAGC増幅回路の
入力レベルに対するループフィルタ６通過後のAGC電圧
の特性である。ここで、V1,V2はそれぞれリミッタ7a,7b
のリミッタレベル、P1,P2はそれぞれに対する入力レベ
ルである。
出力レベルすなわち検波器入力レベルが大きいほど大き
な検波電圧が得られる。第５図（ｂ）はAGC増幅回路の
入力レベルに対するループフィルタ６通過後のAGC電圧
の特性である。ここで、V1,V2はそれぞれリミッタ7a,7b
のリミッタレベル、P1,P2はそれぞれに対する入力レベ
ルである。
前記リミッタ7aの出力電圧特性は、第５図（ｃ）に示
すように、AGC増幅回路の入力レベルに対してリミッタ
レベルV1で制限されるため、入力レベルP1以下で一定電
圧V1となり、P1以上でV1以下の電圧が出力されることに
なる。また、リミッタ7bの出力電圧特性は、第５図
（ｄ）に示すように、AGC増幅回路の入力レベルに対し
てリミッタレベルV1とV2で制限されるようにしておけ
ば、入力レベルP2以上の場合と入力レベルP1以下の場合
ではそれぞれ一定電圧V2及びV1となり、P1以上P2以下の
場合にのみV2以上V1以下の電圧で変化することとなる。
すように、AGC増幅回路の入力レベルに対してリミッタ
レベルV1で制限されるため、入力レベルP1以下で一定電
圧V1となり、P1以上でV1以下の電圧が出力されることに
なる。また、リミッタ7bの出力電圧特性は、第５図
（ｄ）に示すように、AGC増幅回路の入力レベルに対し
てリミッタレベルV1とV2で制限されるようにしておけ
ば、入力レベルP2以上の場合と入力レベルP1以下の場合
ではそれぞれ一定電圧V2及びV1となり、P1以上P2以下の
場合にのみV2以上V1以下の電圧で変化することとなる。
このように、各リミッタ7a,7bにてAGC電圧の一部だけ
を取り出し、それらをレベル調整回路3a及び3bでレベル
を調整した後、それぞれを前段の電圧制御減衰器1a及び
後段の電圧制御減衰器1bに制御電圧として加えることに
より、第５図（ｅ）及び（ｆ）のように、各減衰器1a,1
bの減衰量がAGC増幅回路の入力レベルに対して異なる範
囲で変化することとなる。
を取り出し、それらをレベル調整回路3a及び3bでレベル
を調整した後、それぞれを前段の電圧制御減衰器1a及び
後段の電圧制御減衰器1bに制御電圧として加えることに
より、第５図（ｅ）及び（ｆ）のように、各減衰器1a,1
bの減衰量がAGC増幅回路の入力レベルに対して異なる範
囲で変化することとなる。
即ち、この例では、電圧制御減衰器1a,1bに、第５図
（ｇ）ような制御電圧に対する減衰量特性の減衰器を用
いているため、電圧制御減衰器1a及び1bの各減衰量特性
と、これらを合計した全減衰量特性として、第５図
（ｈ）に示す特性が得られることになる。
（ｇ）ような制御電圧に対する減衰量特性の減衰器を用
いているため、電圧制御減衰器1a及び1bの各減衰量特性
と、これらを合計した全減衰量特性として、第５図
（ｈ）に示す特性が得られることになる。
したがって、AGC増幅回路における電圧制御減衰器
は、入力レベルが低くすべての減衰器の減衰量が最小の
状態から入力レベルを上げていったとき、まず出力側に
近い方の電圧制御減衰器1bから減衰量が増加していき、
これが最大となってから入力側に近い方の電圧制御減衰
器1aの減衰量が増加し始める。したがって、全減衰量が
後の減衰器から優先して分配されることとなり、NFが改
善されることになる。
は、入力レベルが低くすべての減衰器の減衰量が最小の
状態から入力レベルを上げていったとき、まず出力側に
近い方の電圧制御減衰器1bから減衰量が増加していき、
これが最大となってから入力側に近い方の電圧制御減衰
器1aの減衰量が増加し始める。したがって、全減衰量が
後の減衰器から優先して分配されることとなり、NFが改
善されることになる。
上述した従来のAGC増幅回路では、複数の電圧制御減
衰器にそれぞれ対応してリミッタを設け、しかも各リミ
ッタの制御電圧を相違させているため、NFを改善するた
めには減衰量の分配のためのリミッタレベルをそれぞれ
調整しなければならず、調整が面倒なものとなる。特
に、各減衰器が切り替わる境界でのリミッタレベルを前
後のリミッタで合わせるための調整は極めて複雑になる
という問題がある。
衰器にそれぞれ対応してリミッタを設け、しかも各リミ
ッタの制御電圧を相違させているため、NFを改善するた
めには減衰量の分配のためのリミッタレベルをそれぞれ
調整しなければならず、調整が面倒なものとなる。特
に、各減衰器が切り替わる境界でのリミッタレベルを前
後のリミッタで合わせるための調整は極めて複雑になる
という問題がある。
本発明の目的はこのようなリミッタにおける複雑な調
整を不要にしたAGC増幅回路を提供することにある。
整を不要にしたAGC増幅回路を提供することにある。
本発明のAGC増幅回路は、前段の電圧制御減衰器の制
御電圧を一定の範囲内に制限して、その最大減衰量を規
定するための１つ以上のリミッタと、このリミッタの入
力電圧と出力電圧の差を検出し、この差電圧から得られ
る制御電圧を後段の電圧制御減衰器に加える１つ以上の
差動増幅器とを備えている。
御電圧を一定の範囲内に制限して、その最大減衰量を規
定するための１つ以上のリミッタと、このリミッタの入
力電圧と出力電圧の差を検出し、この差電圧から得られ
る制御電圧を後段の電圧制御減衰器に加える１つ以上の
差動増幅器とを備えている。
この構成では、リミッタレベル以上のAGC電圧ではリ
ミッタ入出力間に生じる差電圧によって後段の電圧制御
減衰器を動作させ、リミッタ以下のAGC電圧では前段の
電圧制御減衰器を動作させることで、後段の減衰器から
の順序的な減衰を可能とする。
ミッタ入出力間に生じる差電圧によって後段の電圧制御
減衰器を動作させ、リミッタ以下のAGC電圧では前段の
電圧制御減衰器を動作させることで、後段の減衰器から
の順序的な減衰を可能とする。
次に、本発明を図面を参照して説明する。
第１図は本発明のAGC増幅回路の一実施例のブロック
図である。なお、第４図と同一部分には同一符号を付し
てある。
図である。なお、第４図と同一部分には同一符号を付し
てある。
ここでは、後段の電圧制御減衰器1bに対応するリミッ
タを不要とする代わりに、前段の電圧制御減衰器1aの制
御電圧を制限するためのリミッタ7aの入力電圧と出力電
圧の差電圧を検出する差動増幅器8aを設けている。そし
て、この差動増幅器8aの出力電圧をレベル調整回路3bを
通した上で、これを制御電圧として後段の電圧制御減衰
器1bに加えている。
タを不要とする代わりに、前段の電圧制御減衰器1aの制
御電圧を制限するためのリミッタ7aの入力電圧と出力電
圧の差電圧を検出する差動増幅器8aを設けている。そし
て、この差動増幅器8aの出力電圧をレベル調整回路3bを
通した上で、これを制御電圧として後段の電圧制御減衰
器1bに加えている。
この構成において、検波器４の出力電圧特性が第２図
（ａ）の通りであり、ループフィルタ６を通ったAGC電
圧特性が第２図（ｂ）の通りであるとする。また、各減
衰器1a,1bの制御電圧に対する減衰量の特性が第２図
（ｇ）であるとする。
（ａ）の通りであり、ループフィルタ６を通ったAGC電
圧特性が第２図（ｂ）の通りであるとする。また、各減
衰器1a,1bの制御電圧に対する減衰量の特性が第２図
（ｇ）であるとする。
リミッタ7aのリミッタレベルをV1とすると、第２図
（ｃ）のように、ループフィルタ６を通った後のAGC電
圧はリミッタ7aによりV1以下ではそのまま出力されるが
V1以上ではV1に電圧が制限される。このため、第２図
（ｄ）のように、リミッタ7aの入力電圧と出力電圧の差
はAGC電圧がV1以下では出力電圧が入力電圧に等しくそ
の差が０となり、AGC電圧がV1以上では出力電圧がV1で
一定値となるため、入力電圧との差は入力電圧から一定
電圧値V1だけ差し引いた電圧となる。
（ｃ）のように、ループフィルタ６を通った後のAGC電
圧はリミッタ7aによりV1以下ではそのまま出力されるが
V1以上ではV1に電圧が制限される。このため、第２図
（ｄ）のように、リミッタ7aの入力電圧と出力電圧の差
はAGC電圧がV1以下では出力電圧が入力電圧に等しくそ
の差が０となり、AGC電圧がV1以上では出力電圧がV1で
一定値となるため、入力電圧との差は入力電圧から一定
電圧値V1だけ差し引いた電圧となる。
したがって、AGC増幅回路の入力レベルが低いときに
は、出力レベルが下がって検波電圧が低下するため、ル
ープフィルタ６通過後のAGC電圧が出力レベルを上げよ
うとして増加し、リミッタ7aのリミッタレベルV1を越え
て、電圧制御減衰器1aは第２図（ｅ）のように最小の減
衰量となっている。このとき、差動増幅器8aでは第２図
（ｄ）の特性により出力電圧が発生し、次段の電圧制御
減衰器1bも第２図（ｆ）のように減衰量が小さくなって
いる。
は、出力レベルが下がって検波電圧が低下するため、ル
ープフィルタ６通過後のAGC電圧が出力レベルを上げよ
うとして増加し、リミッタ7aのリミッタレベルV1を越え
て、電圧制御減衰器1aは第２図（ｅ）のように最小の減
衰量となっている。このとき、差動増幅器8aでは第２図
（ｄ）の特性により出力電圧が発生し、次段の電圧制御
減衰器1bも第２図（ｆ）のように減衰量が小さくなって
いる。
しかしながら、AGC増幅回路の入力レベルを上げて行
き、入力レベルP1を越えるまで、即ちリミッタ7aのリミ
ッタレベルV1を越えている範囲においては、電圧制御減
衰器1aは最小減衰量のまま一定であるが、電圧制御減衰
器1bの減衰量は徐々に増加していく。さらに、AGC増幅
回路の入力レベルを上げていくと、入力レベルP1を越え
てリミッタ7aのリミッタレベルV1以下となるため、電圧
制御減衰器1aの減衰量も徐々に増加し始める。
き、入力レベルP1を越えるまで、即ちリミッタ7aのリミ
ッタレベルV1を越えている範囲においては、電圧制御減
衰器1aは最小減衰量のまま一定であるが、電圧制御減衰
器1bの減衰量は徐々に増加していく。さらに、AGC増幅
回路の入力レベルを上げていくと、入力レベルP1を越え
てリミッタ7aのリミッタレベルV1以下となるため、電圧
制御減衰器1aの減衰量も徐々に増加し始める。
こうして、第２図（ｈ）に示すように、AGC増幅回路
における全減衰量が後段の減衰器から優先して分配され
ることになり、NFが最良状態に改善される。
における全減衰量が後段の減衰器から優先して分配され
ることになり、NFが最良状態に改善される。
したがって、リミッタ7aのリミッタレベルを調整する
のみで、高いNF特性での所要のAGC特性が得ることがで
きる。
のみで、高いNF特性での所要のAGC特性が得ることがで
きる。
第３図は本発明の他の実施例を示すブロック回路図で
あり、電圧制御減衰器と増幅器をそれぞれ３段に構成し
た例を示している。
あり、電圧制御減衰器と増幅器をそれぞれ３段に構成し
た例を示している。
この実施例では、AGC電圧をリミッタ7aとレベル調整
回路3aを介して電圧制御減衰器1aに供給すると共に、こ
のリミッタ7aの入出力電圧の差を差動増幅器8aで得てい
る。そして、この差電圧をリミッタ7b及びレベル調整回
路3bを介して電圧制御減衰器1bに供給している。また、
このリミッタ7bの入出力電圧の差を差動増幅器8bで得て
おり、この差電圧をレベル調整回路3cを介して電圧制御
減衰器1cに供給している。
回路3aを介して電圧制御減衰器1aに供給すると共に、こ
のリミッタ7aの入出力電圧の差を差動増幅器8aで得てい
る。そして、この差電圧をリミッタ7b及びレベル調整回
路3bを介して電圧制御減衰器1bに供給している。また、
このリミッタ7bの入出力電圧の差を差動増幅器8bで得て
おり、この差電圧をレベル調整回路3cを介して電圧制御
減衰器1cに供給している。
この構成では、リミッタ7a,7bのリミッタレベルが順
次低くなるように設定しておけば、これらリミッタレベ
ルを境にして後段の電圧制御減衰器1c,1b,1aから順序的
に動作させることが可能となり、リミッタ7a,7bの調整
を複雑にすることなくNFの改善が可能となる。
次低くなるように設定しておけば、これらリミッタレベ
ルを境にして後段の電圧制御減衰器1c,1b,1aから順序的
に動作させることが可能となり、リミッタ7a,7bの調整
を複雑にすることなくNFの改善が可能となる。
以上説明したように本発明は、リミッタと差動増幅器
の作用によって後段の減衰器からの順序的な減衰を可能
とするため、リミッタのレベル調整を簡単に行うだけ
で、NFが改善されたAGC増幅回路を得ることができる。
の作用によって後段の減衰器からの順序的な減衰を可能
とするため、リミッタのレベル調整を簡単に行うだけ
で、NFが改善されたAGC増幅回路を得ることができる。
第１図は本発明の一実施例のブロック回路図、第２図
（ａ）乃至（ｈ）は第１図の回路の各部の特性図、第３
図は本発明の他の実施例のブロック回路図、第４図は従
来のAGC増幅回路のブロック回路図、第５図（ａ）乃至
（ｈ）は第４図の回路の各部の特性図である。 1a,1b,1c……電圧制御減衰器、 2a,2b,2c……増幅器、 3a,3b,3c……レベル調整回路、４……検波器、 ５……増幅器、６……ループフィルタ、7a,7b……リミ
ッタ、8a,8b……差動増幅器。
（ａ）乃至（ｈ）は第１図の回路の各部の特性図、第３
図は本発明の他の実施例のブロック回路図、第４図は従
来のAGC増幅回路のブロック回路図、第５図（ａ）乃至
（ｈ）は第４図の回路の各部の特性図である。 1a,1b,1c……電圧制御減衰器、 2a,2b,2c……増幅器、 3a,3b,3c……レベル調整回路、４……検波器、 ５……増幅器、６……ループフィルタ、7a,7b……リミ
ッタ、8a,8b……差動増幅器。
Claims (1)
- 【請求項１】増幅器と電圧制御減衰器を交互にかつ多段
に直列接続し、その最終段での出力レベルから得られる
検波電圧に応じて前記各電圧制御減衰器の減衰量を制御
する自動利得制御増幅回路において、前段の電圧制御減
衰器の制御電圧を一定の範囲内に制限して、その最大減
衰量を規定するための１つ以上のリミッタと、このリミ
ッタの入力電圧と出力電圧の差を検出し、この差電圧か
ら得られる制御電圧を後段の電圧制御減衰器に加える１
つ以上の差動増幅器とを備えることを特徴とする自動利
得制御増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23865789A JP2961760B2 (ja) | 1989-09-14 | 1989-09-14 | 自動利得制御増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23865789A JP2961760B2 (ja) | 1989-09-14 | 1989-09-14 | 自動利得制御増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03101512A JPH03101512A (ja) | 1991-04-26 |
| JP2961760B2 true JP2961760B2 (ja) | 1999-10-12 |
Family
ID=17033387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23865789A Expired - Fee Related JP2961760B2 (ja) | 1989-09-14 | 1989-09-14 | 自動利得制御増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2961760B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11220346A (ja) * | 1998-02-02 | 1999-08-10 | Fujitsu Ltd | 自動利得制御回路 |
-
1989
- 1989-09-14 JP JP23865789A patent/JP2961760B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03101512A (ja) | 1991-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4494551A (en) | Alterable frequency response electrocardiographic amplifier | |
| JP2871889B2 (ja) | 高周波電力増幅装置 | |
| JP2743492B2 (ja) | 送信出力電力制御装置 | |
| US5917372A (en) | Automatic gain control circuit | |
| JPS6027234A (ja) | 受信機 | |
| EP0106368B1 (en) | Noise reduction circuit arrangement of solid-state video camera | |
| EP0377165B1 (en) | Gain controller | |
| JPH0661752A (ja) | 光電変換用プリアンプ回路 | |
| JP2961760B2 (ja) | 自動利得制御増幅回路 | |
| US6847318B2 (en) | Method and circuit for regulating the signal level fed to an analog-digital converter | |
| KR910000694B1 (ko) | 고주파증폭장치 | |
| US7098732B2 (en) | Multi-stage variable gain amplifier utilizing overlapping gain curves to compensate for log-linear errors | |
| JPH0488710A (ja) | 自動利得制御増幅回路 | |
| JPS63244934A (ja) | アナログ・デジタル変換装置 | |
| JPS6022817A (ja) | Ａｇｃ装置 | |
| JP2578591B2 (ja) | 自動利得制御回路 | |
| JPH05121981A (ja) | 利得制御増幅器 | |
| JP3022669B2 (ja) | Ａｌｃ回路 | |
| JP3012850B2 (ja) | 自動利得制御回路 | |
| JPS6145643Y2 (ja) | ||
| JPH05175764A (ja) | 自動利得調整回路 | |
| JP3334652B2 (ja) | フィードフォワード増幅器 | |
| JPH08125471A (ja) | 自動出力制御装置 | |
| JPH0614623B2 (ja) | ディジタル制御形ａｇｃ等化方法 | |
| JP2685016B2 (ja) | 送信出力制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |