JPH05175764A - 自動利得調整回路 - Google Patents
自動利得調整回路Info
- Publication number
- JPH05175764A JPH05175764A JP35466291A JP35466291A JPH05175764A JP H05175764 A JPH05175764 A JP H05175764A JP 35466291 A JP35466291 A JP 35466291A JP 35466291 A JP35466291 A JP 35466291A JP H05175764 A JPH05175764 A JP H05175764A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gain
- level
- gain adjustment
- automatic gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 フィードフォワード制御方式を採ることによ
り、従来のフィードバック制御方式に比べて速い応答を
可能とした自動利得調整回路を提供する。 【構成】 移動体通信に用いられる受信機において、そ
の受信入力レベルをリミッタ３1 〜３4 及び検波器４1
〜４4 からなるレベル検出回路５で検出し、多段縦続接
続されたＧＣＡ１1 〜１4 からなる可変利得回路２の利
得を、利得制御回路６によってレベル検出回路５の検出
レベルに応じて制御するフィードフォワード制御方式を
採る。
り、従来のフィードバック制御方式に比べて速い応答を
可能とした自動利得調整回路を提供する。 【構成】 移動体通信に用いられる受信機において、そ
の受信入力レベルをリミッタ３1 〜３4 及び検波器４1
〜４4 からなるレベル検出回路５で検出し、多段縦続接
続されたＧＣＡ１1 〜１4 からなる可変利得回路２の利
得を、利得制御回路６によってレベル検出回路５の検出
レベルに応じて制御するフィードフォワード制御方式を
採る。
Description
【０００１】
【産業上の利用分野】本発明は、自動利得調整回路に関
し、特に自動車電話や携帯電話等の移動体通信に用いら
れる受信機の自動利得調整回路に関する。
し、特に自動車電話や携帯電話等の移動体通信に用いら
れる受信機の自動利得調整回路に関する。
【０００２】
【従来の技術】従来、この種の自動利得調整回路とし
て、利得制御されるべき回路の出力を整流・検波し、こ
の整流・検波によって得られる直流レベルにより、利得
を制御するフィードバック制御方式の回路構成のものが
知られている。
て、利得制御されるべき回路の出力を整流・検波し、こ
の整流・検波によって得られる直流レベルにより、利得
を制御するフィードバック制御方式の回路構成のものが
知られている。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来回路では、フィードバック制御であるため、応答
速度を速くすることが難しく、特にＴＤＤ(Time Divisi
on Duplex)方式やＴＤＭＡ(Time Division Multiple Ac
cess) 方式を採用した移動体通信にあっては、送受信の
切替えが行われ、速い利得調整が必要となるが、このと
き、速い応答ができないという欠点があった。
た従来回路では、フィードバック制御であるため、応答
速度を速くすることが難しく、特にＴＤＤ(Time Divisi
on Duplex)方式やＴＤＭＡ(Time Division Multiple Ac
cess) 方式を採用した移動体通信にあっては、送受信の
切替えが行われ、速い利得調整が必要となるが、このと
き、速い応答ができないという欠点があった。
【０００４】そこで、本発明は、フィードフォワード制
御方式を採ることにより、従来のフィードバック制御方
式に比べて速い応答を可能とした自動利得調整回路を提
供することを目的とする。
御方式を採ることにより、従来のフィードバック制御方
式に比べて速い応答を可能とした自動利得調整回路を提
供することを目的とする。
【０００５】
【課題を解決するための手段】本発明による自動利得調
整回路は、移動体通信に用いられる受信機において、こ
の受信機の受信入力を増幅する可変利得回路と、前記受
信入力のレベルを検出するレベル検出回路と、このレベ
ル検出回路による検出レベルに応じて可変利得回路の利
得を制御する利得制御回路とを備えた構成となってい
る。
整回路は、移動体通信に用いられる受信機において、こ
の受信機の受信入力を増幅する可変利得回路と、前記受
信入力のレベルを検出するレベル検出回路と、このレベ
ル検出回路による検出レベルに応じて可変利得回路の利
得を制御する利得制御回路とを備えた構成となってい
る。
【０００６】
【作用】本発明による自動利得調整回路では、移動体通
信に用いられる受信機における受信入力レベルを検出
し、その検出レベルに応じて可変利得回路の利得を制御
するフィードフォワード制御方式を採ることで、従来の
フィードバック制御方式に比べて速い応答が可能とな
る。
信に用いられる受信機における受信入力レベルを検出
し、その検出レベルに応じて可変利得回路の利得を制御
するフィードフォワード制御方式を採ることで、従来の
フィードバック制御方式に比べて速い応答が可能とな
る。
【０００７】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明による自動利得調整回路の
一実施例を示すブロック図である。図において、受信機
の受信入力である信号入力(signal input)は、例えば４
段縦続接続された電圧（又は電流）制御のＧＣＡ１1 〜
１4 からなる可変利得回路２で増幅されるとともに、同
様に４段縦続接続されたリミッタ３1 〜３4 の初段入力
となる。
に説明する。図１は、本発明による自動利得調整回路の
一実施例を示すブロック図である。図において、受信機
の受信入力である信号入力(signal input)は、例えば４
段縦続接続された電圧（又は電流）制御のＧＣＡ１1 〜
１4 からなる可変利得回路２で増幅されるとともに、同
様に４段縦続接続されたリミッタ３1 〜３4 の初段入力
となる。
【０００８】リミッタ３1 〜３4 は４個の検波器４1 〜
４4 と共に、受信入力のレベル検出を行うレベル検出回
路５を構成している。このレベル検出回路５では、リミ
ッタ３1 〜３4 の各入力電圧（又は出力電圧）を、検波
器４1 〜４4 で検波することによってリミッタ３1 〜３
4 の各段のレベル検出が行われる。そして、これら検出
レベルに応じて利得制御回路６でＧＣＡ１1 〜１4 の利
得制御が行われる。
４4 と共に、受信入力のレベル検出を行うレベル検出回
路５を構成している。このレベル検出回路５では、リミ
ッタ３1 〜３4 の各入力電圧（又は出力電圧）を、検波
器４1 〜４4 で検波することによってリミッタ３1 〜３
4 の各段のレベル検出が行われる。そして、これら検出
レベルに応じて利得制御回路６でＧＣＡ１1 〜１4 の利
得制御が行われる。
【０００９】利得制御回路６は、リニアリティの調整や
時定数をつけるために設けられたものであり、ＧＣＡ１
1 〜１4 の段数に対応した４個の回路６1 〜６4 によっ
て構成されている。そして、ファーストアタック及びス
ローレリーズを実現するに当り、各回路６1 〜６4 間で
時定数のバラツキが生じないように、外部から供給され
る制御信号によって各回路６1 〜６4 の時定数が共通制
御されるようになっている。
時定数をつけるために設けられたものであり、ＧＣＡ１
1 〜１4 の段数に対応した４個の回路６1 〜６4 によっ
て構成されている。そして、ファーストアタック及びス
ローレリーズを実現するに当り、各回路６1 〜６4 間で
時定数のバラツキが生じないように、外部から供給され
る制御信号によって各回路６1 〜６4 の時定数が共通制
御されるようになっている。
【００１０】次に、本発明の動作原理につき、図２に基
づいて説明する。なお、図２には、説明を簡単にするた
め、１段のみの構成を示す。先ず、信号ｃはＧＣＡ１1
及びリミッタ３1 に入力される。このリミッタ３1 の入
力電圧（又は出力電圧ｂ）とＧＣＡ１1 の出力電圧ａ
は、リミッタ３1 が飽和するまで比例している。このと
き、リミッタ３1 の利得とＧＣＡ１1 の最大利得が等し
いとすると、リミッタ３1 の無歪最大出力と、このとき
のＧＣＡ１1 の出力電圧は等しい。この入力レベルに基
づいて、ＧＣＡ１1 の出力レベルが増加しないように利
得制御が行われる。
づいて説明する。なお、図２には、説明を簡単にするた
め、１段のみの構成を示す。先ず、信号ｃはＧＣＡ１1
及びリミッタ３1 に入力される。このリミッタ３1 の入
力電圧（又は出力電圧ｂ）とＧＣＡ１1 の出力電圧ａ
は、リミッタ３1 が飽和するまで比例している。このと
き、リミッタ３1 の利得とＧＣＡ１1 の最大利得が等し
いとすると、リミッタ３1 の無歪最大出力と、このとき
のＧＣＡ１1 の出力電圧は等しい。この入力レベルに基
づいて、ＧＣＡ１1 の出力レベルが増加しないように利
得制御が行われる。
【００１１】利得制御回路６1 は、ＧＣＡ１1 の利得制
御特性と、リミッタ３1 及び検波器４1 からなるレベル
検出回路５の直線性との整合性をとる特性を有する。こ
のような特性を各段毎に持たせ、これらを多段接続する
ことにより、入力信号レベルが小さい場合は、全てのＧ
ＣＡ１1 〜１4 が最大利得で動作を行い、次第に入力信
号レベルを上げてゆくと、後段の方のＧＣＡ１4 から利
得が下がってゆく動作となり、ＡＧＣアンプ（自動利得
調整回路）として理想的な動作となる。
御特性と、リミッタ３1 及び検波器４1 からなるレベル
検出回路５の直線性との整合性をとる特性を有する。こ
のような特性を各段毎に持たせ、これらを多段接続する
ことにより、入力信号レベルが小さい場合は、全てのＧ
ＣＡ１1 〜１4 が最大利得で動作を行い、次第に入力信
号レベルを上げてゆくと、後段の方のＧＣＡ１4 から利
得が下がってゆく動作となり、ＡＧＣアンプ（自動利得
調整回路）として理想的な動作となる。
【００１２】このように、フィードフォワード制御方式
を採ることにより、従来のフィードバック制御方式に比
べて速い応答が可能となるので、ＴＤＤ方式やＴＤＭＡ
方式を採用した移動体通信において、送受信の切替えの
際に速い利得調整が要求されても、この要求に十分に対
応できることになる。
を採ることにより、従来のフィードバック制御方式に比
べて速い応答が可能となるので、ＴＤＤ方式やＴＤＭＡ
方式を採用した移動体通信において、送受信の切替えの
際に速い利得調整が要求されても、この要求に十分に対
応できることになる。
【００１３】また、移動体通信において、通信の相手側
の電界強度が、周囲の状況によって急激に変化するよう
な場合でも、この急激な電界強度に対して十分に速いア
タックタイムを設定することができる。さらには、雑音
指数(Noise Figure)が十分に小さいとすると、この構成
を多段接続することにより、非常に広いダイナミックレ
ンジをもつことが可能となる。
の電界強度が、周囲の状況によって急激に変化するよう
な場合でも、この急激な電界強度に対して十分に速いア
タックタイムを設定することができる。さらには、雑音
指数(Noise Figure)が十分に小さいとすると、この構成
を多段接続することにより、非常に広いダイナミックレ
ンジをもつことが可能となる。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
移動体通信に用いられる受信機において、その受信入力
レベルを検出し、その検出レベルに応じて可変利得回路
の利得を制御するフィードフォワード制御方式を採るこ
とにより、従来のフィードバック制御方式に比べて速い
応答が可能となるため、ＴＤＤ方式やＴＤＭＡ方式を採
用した移動体通信にあって、送受信の切替えの際におけ
る速い利得調整の要求に十分に対応できることになる。
移動体通信に用いられる受信機において、その受信入力
レベルを検出し、その検出レベルに応じて可変利得回路
の利得を制御するフィードフォワード制御方式を採るこ
とにより、従来のフィードバック制御方式に比べて速い
応答が可能となるため、ＴＤＤ方式やＴＤＭＡ方式を採
用した移動体通信にあって、送受信の切替えの際におけ
る速い利得調整の要求に十分に対応できることになる。
【図１】本発明による自動利得調整回路の一実施例を示
すブロック図ある。
すブロック図ある。
【図２】本発明の動作原理を説明するための１段分の回
路構成のブロック図である。
路構成のブロック図である。
１1 〜１4 ＧＣＡ ２ 可変利得回路 ３1 〜３4 リミッタ ５ レベル検出回路 ６ 利得制御回路
Claims (2)
- 【請求項１】 移動体通信に用いられる受信機におい
て、 前記受信機の受信入力を増幅する可変利得回路と、 前記受信入力のレベルを検出するレベル検出回路と、 前記レベル検出回路による検出レベルに応じて前記可変
利得回路の利得を制御する利得制御回路とを備えたこと
を特徴とする自動利得調整回路。 - 【請求項２】 前記可変利得回路は縦続接続された多段
回路構成であり、 前記利得制御回路は前記可変利得回路の段数に対応した
数の回路からなり、各回路の時定数が外部から供給され
る制御信号によって共通制御されることを特徴とする請
求項１記載の自動利得調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35466291A JPH05175764A (ja) | 1991-12-18 | 1991-12-18 | 自動利得調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35466291A JPH05175764A (ja) | 1991-12-18 | 1991-12-18 | 自動利得調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175764A true JPH05175764A (ja) | 1993-07-13 |
Family
ID=18439063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35466291A Pending JPH05175764A (ja) | 1991-12-18 | 1991-12-18 | 自動利得調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05175764A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09135131A (ja) * | 1995-11-07 | 1997-05-20 | Nec Corp | 可変利得増幅器 |
-
1991
- 1991-12-18 JP JP35466291A patent/JPH05175764A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09135131A (ja) * | 1995-11-07 | 1997-05-20 | Nec Corp | 可変利得増幅器 |
| US5841320A (en) * | 1995-11-07 | 1998-11-24 | Nec Corporation | Variable gain amplifying device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2743492B2 (ja) | 送信出力電力制御装置 | |
| JPH06350496A (ja) | 自動利得制御装置 | |
| US5841320A (en) | Variable gain amplifying device | |
| JPH11346133A (ja) | Ｃｄｍａ方式の送信電力制御方法 | |
| US5507022A (en) | Electric field level detecting apparatus | |
| US4691172A (en) | MOS Switched capacitor automatic gain control circuit | |
| KR100442608B1 (ko) | 이동통신시스템의 수신단의 선형성 유지 장치 및 방법 | |
| US20060071841A1 (en) | Automatic gain control system and method | |
| US6057736A (en) | Gain controlled amplifier | |
| JPH05175764A (ja) | 自動利得調整回路 | |
| JPH0255428A (ja) | マイクロ波ａｇｃ回路 | |
| US5039887A (en) | Circuit arrangement for controlling the level of electrical signals | |
| JPH04222124A (ja) | 同相合成回路 | |
| JP2699698B2 (ja) | 受信装置 | |
| JPH03108817A (ja) | 送信出力制御装置 | |
| JPH04288716A (ja) | 自動レベル制御回路の出力レベル可変装置 | |
| US5095543A (en) | Method and device for audio waveform correction in a RF communication system postdetection circuit | |
| JPH06244645A (ja) | 増幅回路 | |
| JP2961760B2 (ja) | 自動利得制御増幅回路 | |
| JPS6046133A (ja) | ラジオ受信機 | |
| JPH0746988Y2 (ja) | Ｆｍ受信機のａｇｃ制御回路 | |
| JPS6220407A (ja) | 光通信用ａｇｃ回路 | |
| JPH0638507Y2 (ja) | 受信装置 | |
| JPS639233A (ja) | 送信電力の制御検出回路 | |
| JP2000022467A (ja) | Ａｇｃ回路、自動利得制御方法 |