KR910000694B1 - 고주파증폭장치 - Google Patents

Abstract

내용 없음.

Description

고주파증폭장치

제1도는 종래예의 고주파증폭장치의 회로도.

제2도는 그 혼변조특성을 나타내는 특성도.

제3도는 본 발명의 고주파증폭장치의 블록도.

제4도는 본 발명의 제1의 실시예의 고주파증폭장치의 회로도.

제5도는 본 발명의 제2의 실시예의 고주파증폭장치의 회로도.

제6도,제7도는 그것들에 사용되는 고정전압원의 일례의 회로도.

제8도는 본 발명의 고주파증폭장치의 혼변조특성을 나타내는 특성도.

제9도는 동 장치의 다이오우드의 감쇠특성을 나타내는 특성도.

* 도면의 주요부분에 대한 부호의 설명

11 : 감쇠회로 12 : 고주파증폭회로

13 : 직류전류경로 21,31 : FET트랜지스터

25,311 : 다이오우드 24,27,28,38,39 : 초우크코일

30,35 : 고정전압원

본 발명은, 영상기기등에 사용하는 고주파증폭장치에 관한 것이다.

근년, 고주파증폭장치는, CATV등의 뉴메디어기기의 발달에 따라 성능상 지금까지 이상의 개선이 요망되기에 이르렀다.

이에 도면을 참조하면서, 종래의 고주파증폭장치의 일례에 대해서 설명한다.

제1도는 종래의 고주파증폭장치의 구성을 나타내는 회로도, 제2도는 그 AGC-혼변조특성을 나타내는 것이다. 제1도에 있어서, (81)은 증폭용의 듀얼게이트의 FET트랜지스터, (84), (87), (86), (89)는 바이패스용과 결합용의 대용량(1000-2000PF)의 콘덴서, (810)은 귀환용량으로서의 귀환콘덴서, (811)은 귀환저항, (82), (83), (85)는 바이어스저항, (812)는 제너다이오우드, (88)은 부하가되는 초우크코일이다. 각 단자로서, (8A)는 고주파신호입력단자, (8B)는 AGC(자동이득제어)전압입력 단자, (8C)는 고주파신호출력단자, (8D)는 제1의 전원단자, (8E)는 제2의 전원단자를 나타낸다.

이상과 같이 구성된 고주파증폭장치에 대해서 이하 그 동작을 설명한다. 먼저, 고주파입력신호는 입력단자(8A)로부터 콘덴서(86)를 개재해서 듀얼게이트의 FET트랜지스터(81)의 제1게이트(G1)에 공급된다. FET트랜지스터(81)의 소오스(5)로부터는 저항(82)을 개재해서 직류전류가 제너다이오우드(812)에 흘러들어간다.

이 제너다ㅇ오우드(812)의 음극에 발생하는 고정전위가 저항(83)을 개재해서 FET트랜지스터(81)의 제1게이트(G1)에 주어져있다. 드레인(D)과 제1게이트(G1)간에는 저항(811)과 귀환콘덴서(810)로 이루어지는 귀환회로를 삽입하여, 입출력의 광대역성을 확보하고 있다. 드레인(D)에는 초우크코일(88)을 개재해서 전원전압 (Vl)이 주어지며, 그 드레인(D)으로부터의 고주파 출력신호는 콘텐서 (89)를 개재해서 출력단자(8C)로부터 출력되어, 다음단계에 공급된다. FET트랜지스터(81)의 제2게이트(G2)에는 AGC단자(8B)로부터 AGC전압이 공급되어, 시스템의 이득을 제어하고 있다.

이 시스템의 혼변조특성은 제2도와 같이된다. 제2도는, 횡축에 이득감소량, 종축에 혼변조배제능력을 취하고, 실선에의해, 혼변조특성을 도시한 것이다. 혼변조특성은 실선(9B)과 같이된다. 제2도에 있어서, AGC동작의 지연점(동작개시점)을 점(9C)으로 선택하면 그(9C)점으로부터 45°의 선을 그어. 실선(9B)과의 교점(9A)에 상당하는 이득제어량 이상의 점에서는 희망신호와 방해신호의 레벨이 동등해도 방해틀 받는다고하는 결점이 있었다.

본 발명은 상기 결점에 비추어, 이득감소량이 어떤 값 이상일때에도 혼변조 배제능력을 향상시키는 고주파 증폭장치를 제공하는 것이다.

상기 문제점을 해결하기 위하여 본 발명의 고주파증폭장치는, 트랜지스터의 직류동작전류를 변화시키므로서 트랜지스터의 이득을 제어해서 전류가 적게되었을때에 이득이 작게되는 리버어스 이득제어회로를 구성함과 동시에, 증폭용트랜지스터의 입력전극에 전류에 의해 신호감쇠량을 가변할 수 있는 다이오우드를 삽입하여, 그 트랜지스터의 동작전류에 의해 다이오우드의 전류치도 변화시켜서 그 신호감쇠량을 동시에 변동시켜, 다이오우드의 신호감쇠량증가에 의한 이득제어기능과 트랜지스터에 의한 이득제어기능을 동시에 가지게 하는 구성을 구비한 것이다

본 발명은 상기한 구성에 의해, 이득제어의 최초의 단계(예를들면 이득감소량 0-10dB)에서는 주로 트랜지스터에 의한 이득제어가 행해지나, 어떤 이득감쇠량(예를들면 10dB) 이상으로되면, 전류제어에 의한 이득제어는 다이오우드의 쪽이 수배이상 큰 기울어짐을 가지므로, 그 이상의 제어단계에서는 주로 다이오우드에 의하여 이득감소가 행하여지게 된다. 다이오우드의 혼변조 특성은 110dB 정도는 확보할 수 있어서 혼변조 특성이 좋고, 또한, 동작 직류 전류의 값이 작을때에 트랜지스터에의 고주파신호입력을 작게함으로서 트랜지스터에서의 혼변조를 방지할 수 있으므로, 이득제어시의 혼변조 특성을 대폭적으로 개선할 수 있는 효과를 가지게 된다.

이하 본 발명의 실시예의 고주파증폭장치에 대해서 도면을 참조하면서 설명한다.

제3도는, 본 발명의 기본구성을 도시한 것이다. 제3도에 있어서, (11)은 다이오우드를 포함한 감쇠회로(12)는 트랜지스터를 포함한 고주파증폭회로, (13)은 직류동작전류 경로, (1A)는 고주파신호 입력 단자, (1B)는 AGC전압입력단자, (1C)는 고주파신호출력단자를 표시한 것이다. 제4도는 제3도의 구체적 회로예를 나타낸 것으로, (21)은 증폭용의 FET트랜지스터, (22), (211)은 비이패스 용량을 형성하기위한 바이패스콘덴서, (26)은 결합콘덴서, (210)은 귀환용량을 형성하기 위한 귀환콘덴서, (29)는 귀환저항, (27), (24), (28)은 고주파저지수단 및 부하로서의 초우크코일, (25)는 입력신호 감쇠용의 다이오우드, (30)은 고정전압원, (2A)는 고주파신호 입력단자, (2B)는 AGC전압입력 단자, (2C)는 고주파신호출력단자, (2D)는 전원단자를 표시한다.

제5도는 본 발명의 제2의 실시예를 도시한 것으로, (31)은 증폭용 FET트랜지스터, (32), (313)은 바이패스콘덴서. (310), (37), (312)는 결합콘덴서, (33). (34). (36)은 바이어스저항, (311)은 입력신호감쇠용 다이오우드, (38), (39)는 고주파저지수단인 초우크코일, (35)는 고정전압원, (3A)는 고주파신호 입력단자, (3B)는 AGC전입입력단자, (3C)는 고주파신호출력단자. (3D)는 전원단자를 표시한다.

제6도는 제4도, 제5도중의 고정전압원(30), (35)의 구체적예를 나타낸 것으로서, (41)은 바이어스저항, (42)는 제너다이오우드, (4A)는 입력단자, (4B)는 전원단자를 표시한다. 제7도는 제4도, 제5도중의 고정전압원의 제2의 구체적예를 도시한 것으로서, (51), (52), (53)은 바이어스저항, (5A)는 입력단자, (55)는 전원단자를 표시한다.

제8도는, AGC제어시의 본 발명에 의한 혼변조개선의 특성을 나타내는 것으로서, 횡축에 이득감소량, 종축에 혼변조배제능력(혼변조 검출시의 방해 전력레벨)을 표시하고 있다. 제9도는 본 발명에서 사용하는 다이오우드의 신호감쇠특성 곡선을 표시한 것이다.

이상과 같이 구성된 고주파증폭장치에 대하여 이하 그 동작을 설명한다.

먼저 제3도에 있어서, 고주파입력신호는 입력단자(IA)로부터 감쇠회로(11)로 공급된다. 감쇠회로(11)는 다이오우드에 흐르는 직류전류의 증감에 의해, 신호가 통과하는 다이오우드의 저항분이 변화하여, 제9도에 표시한 바와같이 동작전류에 따라서 신호통과시의 감쇠량이 변화한다. 전류가, 5mA 이하로 되면 급격히 감쇠량이 증가한다.

전류 경로(13)가 감쇠량을 제어한다. 감쇠회로(11)의 출력은, 고주파증폭회로(12)로 공급되며, 여기서 트랜지스터에 의해 증폭되어, 출력단자(IC)로부터 고주파출력신호를 다음단계로 공급한다. AGC단자(1B)에는 AGC제어전압(직류)이 입력되어, 리버어스 AGC를 거는 동시에 AGC에 대응해서 변동하는 고주파증폭회로(12)의 트랜지스터의 동작전류를 전류경로(13)를 개재해서 감쇠회로(11)에 전달하고, 감쇠회로(11)의 다이오우드의 동작전류를 증감시킨다. 이때, 고주파증폭회로(12)의 AGC전압에 대한 감쇠특성커어브를 동작전류에 대하여 완만한 특성을 가지게하고, 감쇠회로(11)의 AGC전압에 대한 감쇠특성 커어브를 급격하게 상승시킬 수 있다. 이와같이하면, 이러한 고주파증폭장치에서는, AGC의 감쇠특성은 최초에는 고주파증폭회로(12)에 의해 이득감소제어가 진행되고, 어떤 이득감소점 이상(제6도의 예에서는 15dB)을 초과한 곳에서부터 감쇠회로(11)의 감쇠의 기여율이 고주파증폭회로(12)의 감쇠커어브를 대폭적으로 상회하기 때문에, 그후 20dB∼30dB에 대해서는 감쇠회로(11)에 의해 이득감소제어가 행해진다. 그 때문에 이득제어시의 혼변조레벨은, 감쇠회로(11)의 혼변조특성에 의존한다. 감쇠회로(11)로서, 핀다이오우드를 사용하면 110dBμ(75Ω종단치) 이상의 혼변조특성을 확보할 수 있다. 이와같은 시스템의 전체로서의 특성은 제8도에 도시한 바와같이 FET트랜지스터만을 고주파증폭회로로서 사용했을때의 특성(A)에 비해서 특성(B)과 같이되어, 종류예에서 문제였던 AGC동작시의 혼변조특성을 개선시킬 수 있다.

제4도는 제3도의 제1의 실시예를 도시한 것으로서, 고주파입력신호는 입력단자(2A)로부터 공급되고, 결합콘덴서(26)을 개재해서, 이득제어용의 다이오우드(25)의 음극에 공급된다. 다이오우드(25)에는 고주파저지수단인 초우크코일(27), (24)에 의하여, 직류동작전류가 공급되고, 고정전압원(30)으로 전류는 유입하게된다.

신호통과시의 감쇠레벨은 다이오우드(25)를 흐르는 직류전류에 의해 제어되며, 그 특성은 제9도와 같이된다.

다이오우드(25)를 통과한 신호는 듀얼게이트 FET트랜지스터(21)의 제1게이트전극(Gl)에 공급된다. FET트랜지스터(21)의 소오스전극(5)은 바이패스콘덴서(22)에 의해 교류성분이 바이패스되고 직류동작전류 성분이 저항(23)과 초우크코일(24)을 개재해서 다이오운드(25)에 주어진다. 또, 저항(23)에 의해 전압 강하분만큼 낮은 전압이 제1게이트전극(G1)에 주어지고, FET트랜지스터(21)의 소오스전류에 대해서 귀환작용으로서 동작하여, 안정도를 향상시키고 있다.

FET트랜지스터 (21)의 드레인전극(D)과 제1게이트전극(G1)간에는 귀환콘덴서 (210)와, 귀환저항(29)으로 구성되는 귀환회로가 삽입되어, 입출력의 임피이던스를 낮추어 광대역성을 확보하고 있다. 이 시스템의 입,출력의 적어도 한쪽에 동조회초를 형성하는 경우에는 귀환회로는 특별히 필요없다. FET트랜지스터(21)의 드레인전극(D)에는 전원단자(2D)로부터 초우크코일(28)을 개재해서 전원전압이 주어져 있다.

고주파출력신호는 출력단자(2C)로부터 다음단계로 공급된다. 또, FET트런지스터(21)의 제2게이트전극(G2)에는, AGC단자(2B)로부터 AGC전압이 주어지며, 그 직류동작전류를 재어해TJ FET트랜지스터(21)의 이득감쇠량을 리버어스 AGC동작에 의해 제어한다.

트랜지스터(21)의 직류동작전류가 제한됨에 따라서 다이오우드(25)의 동작전류를 동시에 제한하게되어, 소망의 동작을 실현하고 있다.

이상과 같이 본 실시예에 의하면, 2개의 게이트를 가진 FET트FOS지스터(21)의 직류동작전류(소오스전류)와 신호감쇠제어용 다이오우드(25)의 동작전류를 공용하고, 입력신호를 신호감쇠용 다이오우드(25)를 개재한 뒤에 증폭용 FET트랜지스터(21)로 증폭하여, FET트랜지스터(21)의 제2게이트전압을 제어하므로서, 트랜지스터(21), 다이오우드(25)를 동시에 이득제어시킴과 동시에, 동작전류에 대한 이득감소재어커어브의 차를 이용하여 다이오우드(25)의 동작이 지연되도록 자동적으로 지연을 걸고, 다이오우드의 혼변조특성이 트랜지스터보다도 큰것을 이용해서 이득감소제어시의 혼변조특성을 개선할 수 있다. 또 부가적인 효과로서, 이득감소제어시의 FET트랜지스터(21)의 입력용량의 변화를 경감하는 효과가 있다. 또, 최대이득시의 근처에서는 트랜지스터에 의한 이득감쇠제거가 이루어지기 때문에 NF의 열화가 적어지고, 이득제어시의 NF가 열화되기 어려운 효과도 있다.

다음에 본 발명의 제2의 실시예에 대하여 제5도를 사용해서 설명한다.

본 실시예의 동작은, 고주파입력신호가 입력단자(3A)로부터 공급되어, 결합콘덴서(310)를 개재해서 다이오우드(311)의 음극에 공급된다.

다이오우드(311)의 양극은 초우크코일(38)을 개재해서 전원단자(3D)에 접속되어 있다. 다이오우드(311)의 음극은 초우크코일(39)을 개재해서 FET트랜지스터(31)의 드레인전극(D)에 접속되어 있다.

다이오우드(311)의 음극은 또 결합콘덴서(37)과 바이어스저항(36)을 개재해서 FET트랜지스터의 제1게이트전극(G1)에 접속되어 있다. FET트랜지스터(31)의 소오스전극(5)은 교류분을 바이패스하는 바이패스콘덴서(32)로 접지되고, 직류분은 저항(33)을 개재해서 고정전압원(35)으로 흘러들게함과 동시에, 소오스전압보다 저항(33)으로 전위강하한 전압이 저항(34)을 개재해서 제1게이트전극(Gl)에 바이어스전위로서 공급된다. 고정전압원(35)의 구체적예는 제6도, 제7도에 도시한 바와같다.

제6도는 제너다이오우드(42)로 제너 전압으로 고정하는 것이고, 제7도는 저저 항(52), (53)의 분할전압에 저항(51)을 개재해서 전류를 흡수하는 것이다. 신호는 다이오우드(311)를 통과하여 FET트랜지스터(31)로 증폭되어, 드레인전극(D)으로부터 결합콘덴서(312)를 개재해서 다음단계에 공급된다. FET트랜지스터(31)의 제2게이트(G2)에는 AGC단자(3B)로부터 AGC제어전압이 주어져, FET트랜지스터(31)의 이득동작전류를 제어함과 동시에, 다이오우드(311)의 동작전류이득도 제어하여, 제1도의 구성에서 명시한 기본동작을 할 수 있다.

FET트랜지스터 (31)의 제1게이트와 드레인간에는 저항(36)과 결합콘덴서 (37)의 직렬회로로 이루어진 귀환회로가 삽입되어, 입력, 출력의 임피이던스를 낮추고 광대역성을 확보시키고 있으나, 입력, 출력의 적어도 한쪽에 동조회로를 형성하는 경우는 없어도 된다.

이와같이해서, 제2의 실시예에 있어서는 제1의 실시예와 동등한 효과를 가지는 동시에 초우크코일을 1개 삭감할 수 있다고 하는 이점이 있다.

이상과 같이 본 발명은, 이득제어용의 직류제어단자를 가진 트랜지스터의 동작전류와 다이오우드의 동작전류를 공용하고, 입력신호를 통과시킨후, 증폭기로 증폭하여, 트랜지스터의 이득감소제어용의 제어전압으로 양쪽의 이득감소제어를 행하고, 다이오우드의 이득감소제어를 트랜지스터의 이득감소제어보다 자동적으로 지연시키므로서, 이득감소제어시의 혼변조특성을 개선할 수 있는 것이다.

Claims (4)

1. 제어전극에 인가되는 이득제어직류전압에 의해 직류동작전류가 제어되고, 그 직류동작전류의 감소에 따라서 이득이 감소하도록 제어되는 트랜지스터와, 상기 트랜지스터의 입력전극에 접속되고, 흐르게되는 직류동작전류의 감소에 따라서 신호 감쇠량이 증가하는 다이오우드와, 고주파입력신호를 상기 다이오우드를 통해서 상기 트랜지스터의 입력전극으로 공급하는 수단과, 상기 트랜지스터에 흐르는 직류동작전류의 일부 또는전부를 고주파저지수단을 통해서 상기 다이오우드에 직류동작전류로서 공급하는 수단과, 증폭된 고주파 신호를 트랜지스터의 출력전극으로부터 다음단계로 공급하는 수단을 구비하고, 상기 다이오우드의 신호감쇠작용이 트랜지스터의 이득감소작용보다도 지연되어 개시하도록 구성된 고주파증폭장치.
2. 제1항에 있어서, 트랜지스터가 듀얼게이트 FET트랜지스터이고, 그 제1의 게이트전극이 입력전극으로되고, 제2의 게이트전극이 제어전극으로 되고, 드레인전극이 출력전극으로 되어있는 고주파증폭장치.
3. 제1항에 있어서, 다이오우드에 FET트랜지스터의 소오스전류의 일부 또는 전부가 공급되어있는 고주파증폭장치.
4. 제1항에 있어서, 다이오우드에 FET트랜지스터의 드레인전류의 일부 또는 전부가 공급되어있는 고주파증폭장치.

Images