JP2946869B2 - 出力回路 - Google Patents
出力回路Info
- Publication number
- JP2946869B2 JP2946869B2 JP3260178A JP26017891A JP2946869B2 JP 2946869 B2 JP2946869 B2 JP 2946869B2 JP 3260178 A JP3260178 A JP 3260178A JP 26017891 A JP26017891 A JP 26017891A JP 2946869 B2 JP2946869 B2 JP 2946869B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- input
- output
- terminal
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Description
【０００１】
【産業上の利用分野】本発明は出力回路に関し、特に集
積回路等に用いられる外部負荷ドライブ用の出力回路に
関する。
積回路等に用いられる外部負荷ドライブ用の出力回路に
関する。
【０００２】
【従来の技術】従来の出力回路は、一例として図３に示
すように、ドレインを電源端子と接続しソースを出力端
子Ｔｏと接続しゲートに入力される第１の入力信号ＩＮ
１が能動レベル（高レベル）のときオンとなるＮ型の第
１のトランジスタＱ１と、ソースを接地端子と接続しド
レインを出力端子と接続しゲートに入力される第２の入
力信号ＩＮ２が能動レベル（高レベル）のときオンとな
るＮ型の第２のトランジスタＱ２とを有する構成となっ
ていた。
すように、ドレインを電源端子と接続しソースを出力端
子Ｔｏと接続しゲートに入力される第１の入力信号ＩＮ
１が能動レベル（高レベル）のときオンとなるＮ型の第
１のトランジスタＱ１と、ソースを接地端子と接続しド
レインを出力端子と接続しゲートに入力される第２の入
力信号ＩＮ２が能動レベル（高レベル）のときオンとな
るＮ型の第２のトランジスタＱ２とを有する構成となっ
ていた。
【０００３】この出力回路は、図４に示すように、第１
の入力信号ＩＮ１が高レベル（能動レベル）のとき出力
信号ＯＵＴが高レベルとなり、第２の入力信号ＩＮ２が
高レベルのとき出力信号ＯＵＴが低レベルとなる。
の入力信号ＩＮ１が高レベル（能動レベル）のとき出力
信号ＯＵＴが高レベルとなり、第２の入力信号ＩＮ２が
高レベルのとき出力信号ＯＵＴが低レベルとなる。
【０００４】なお、この例ではトランジスタＱ１，Ｑ２
をＮ型としたが、Ｐ型であってもよく、この場合、第１
の入力信号ＩＮ１が低レベルのとき出力信号ＯＵＴが高
レベルとなる。
をＮ型としたが、Ｐ型であってもよく、この場合、第１
の入力信号ＩＮ１が低レベルのとき出力信号ＯＵＴが高
レベルとなる。
【０００５】出力信号ＯＵＴの出力時間は、出力信号Ｏ
ＵＴのレベルが予め設定された電圧ＶＨ（高レベル），
ＶＬ（低レベル）を通過した時と規定されているが、一
般に出力回路においては、これはアクセスの一部を規定
する重要な特性の一つである。
ＵＴのレベルが予め設定された電圧ＶＨ（高レベル），
ＶＬ（低レベル）を通過した時と規定されているが、一
般に出力回路においては、これはアクセスの一部を規定
する重要な特性の一つである。
【０００６】
【発明が解決しようとする課題】この従来の出力回路で
は、出力信号ＯＵＴを高レベルから低レベルにする際、
トランジスタＱ２をオンにして出力端子Ｔｏのレベルを
接地電位レベルにする構成となっているので、図５に示
すように、出力端子Ｔｏには容量Ｃ２が存在し、またト
ランジスタＱ２と接続する接地配線には抵抗Ｒ１，イン
ダクタンスＬ１及び浮遊容量Ｃ１が寄生するため、容量
Ｃ２に蓄積された電荷が接地配線を介して放電される
際、出力信号ＯＵＴにリンキングを生じ、動作速度が遅
くなったり誤動作発生の原因になるという問題点があっ
た。
は、出力信号ＯＵＴを高レベルから低レベルにする際、
トランジスタＱ２をオンにして出力端子Ｔｏのレベルを
接地電位レベルにする構成となっているので、図５に示
すように、出力端子Ｔｏには容量Ｃ２が存在し、またト
ランジスタＱ２と接続する接地配線には抵抗Ｒ１，イン
ダクタンスＬ１及び浮遊容量Ｃ１が寄生するため、容量
Ｃ２に蓄積された電荷が接地配線を介して放電される
際、出力信号ＯＵＴにリンキングを生じ、動作速度が遅
くなったり誤動作発生の原因になるという問題点があっ
た。
【０００７】また、リンギング防止のため、抵抗Ｒ１を
増大させたりトランジスタＱ２の能力を小さくしてオン
抵抗を大きくさせたりすると、リンギングは防止できる
が、本来の高速な動作が達成できなくなってしまうとい
う問題点があった。
増大させたりトランジスタＱ２の能力を小さくしてオン
抵抗を大きくさせたりすると、リンギングは防止できる
が、本来の高速な動作が達成できなくなってしまうとい
う問題点があった。
【０００８】
【課題を解決するための手段】本発明の出力回路は、ソ
ースドレイン路を電源端子と出力端子との間に接続しゲ
ートに入力される第１の入力信号によりオンオフ制御さ
れる第１のトランジスタと、ソースドレイン路の一端を
前記出力端子に接続し他端を第１の接地配線を介して接
地端子に接続しゲートに入力される第１の制御信号によ
りオンオフ制御される第２のトランジスタと、ソースド
レイン路の一端を前記出力端子に接続し他端を前記第１
の接地配線と電気的に分離された第２の接地配線を介し
て前記接地端子に接続しゲートに入力される第２の制御
信号によりオンオフ制御される第３のトランジスタと、
前記出力端子の電圧レベルが予め設定された基準電圧よ
りも高いときは入力される第２の入力信号を第１の制御
信号として出力し前記電圧レベルが前記基準電圧よりも
低いときは前記第２の入力信号を第２の制御信号として
出力する切換制御回路とを備え、前記第１の入力信号に
より前記出力端子に接続される負荷を充電し、前記第２
の入力信号により前記第１の接地配線と前記第２の接地
配線とを時分割的に切換えながら前記負荷を放電するこ
とを特徴とし、また、ドレインを電源端子と接続しソー
スを出力端子と接続しゲートに入力される第１の入力信
号が能動レベルのときオンとなる第１のトランジスタ
と、一端をそれぞれ接地端子と接続し互いに分離して形
成された第１及び第２の接地配線と、ソースを前記第１
の接地配線の他端と接続しドレインを前記出力端子と接
続しゲートに入力される第１の制御信号が能動レベルの
ときオンとなる第２のトランジスタと、ソースを前記第
２の接地配線の他端と接続しドレインを前記出力端子と
接続しゲートに入力される第２の制御信号が能動レベル
のときオンとなる第３のトランジスタと、第２の入力信
号が能動レベルの間前記出力端子のレベルが予め設定さ
れたレベルより大きいとき前記第１の制御信号を能動レ
ベルとし小さいとき前記第２の制御信号を能動レベルと
する切換制御回路とを有し、切換制御回路を、予め設定
されたレベルの基準電圧を発生する基準電圧発生回路
と、前記基準電圧と出力端子のレベルとを比較する比較
回路と、この比較回路の出力信号と第２の入力信号とか
ら第１及び第２の制御信号を出力する論理回路とを備え
た構成としている。
ースドレイン路を電源端子と出力端子との間に接続しゲ
ートに入力される第１の入力信号によりオンオフ制御さ
れる第１のトランジスタと、ソースドレイン路の一端を
前記出力端子に接続し他端を第１の接地配線を介して接
地端子に接続しゲートに入力される第１の制御信号によ
りオンオフ制御される第２のトランジスタと、ソースド
レイン路の一端を前記出力端子に接続し他端を前記第１
の接地配線と電気的に分離された第２の接地配線を介し
て前記接地端子に接続しゲートに入力される第２の制御
信号によりオンオフ制御される第３のトランジスタと、
前記出力端子の電圧レベルが予め設定された基準電圧よ
りも高いときは入力される第２の入力信号を第１の制御
信号として出力し前記電圧レベルが前記基準電圧よりも
低いときは前記第２の入力信号を第２の制御信号として
出力する切換制御回路とを備え、前記第１の入力信号に
より前記出力端子に接続される負荷を充電し、前記第２
の入力信号により前記第１の接地配線と前記第２の接地
配線とを時分割的に切換えながら前記負荷を放電するこ
とを特徴とし、また、ドレインを電源端子と接続しソー
スを出力端子と接続しゲートに入力される第１の入力信
号が能動レベルのときオンとなる第１のトランジスタ
と、一端をそれぞれ接地端子と接続し互いに分離して形
成された第１及び第２の接地配線と、ソースを前記第１
の接地配線の他端と接続しドレインを前記出力端子と接
続しゲートに入力される第１の制御信号が能動レベルの
ときオンとなる第２のトランジスタと、ソースを前記第
２の接地配線の他端と接続しドレインを前記出力端子と
接続しゲートに入力される第２の制御信号が能動レベル
のときオンとなる第３のトランジスタと、第２の入力信
号が能動レベルの間前記出力端子のレベルが予め設定さ
れたレベルより大きいとき前記第１の制御信号を能動レ
ベルとし小さいとき前記第２の制御信号を能動レベルと
する切換制御回路とを有し、切換制御回路を、予め設定
されたレベルの基準電圧を発生する基準電圧発生回路
と、前記基準電圧と出力端子のレベルとを比較する比較
回路と、この比較回路の出力信号と第２の入力信号とか
ら第１及び第２の制御信号を出力する論理回路とを備え
た構成としている。
【０００９】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１０】図１（Ａ），（Ｂ）は本発明の一実施例を
示す回路図及びこの実施例の切換制御回路の具体例を示
す回路図である。
示す回路図及びこの実施例の切換制御回路の具体例を示
す回路図である。
【００１１】この実施例は、ドレインを電源端子と接続
しソースを出力端子Ｔｏと接続しゲートに入力される第
１の入力信号ＩＮ１が能動レベル（高レベル）のときオ
ンとなる第１のトランジスタＱ１と、一端をそれぞれ接
地端子と接続し互いに分離して形成された第１及び第２
の接地配線ＧＬ１，ＧＬ２と、ソースを第１の接地配線
ＧＬ１の他端と接続しドレインを出力端子Ｔｏと接続し
ゲートに入力される第１の制御信号Φ１が能動レベル
（高レベル）のときオンとなる第２のトランジスタＱ２
と、ソースを第２の接地配線ＧＬ２の他端と接続しドレ
インを出力端子Ｔｏと接続しゲートに入力される第２の
制御信号Φ２が能動レベル（高レベル）のときオンとな
る第３のトランジスタＱ３と、第２の入力信号ＩＮ２が
能動レベル（高レベル）の間出力端子Ｔｏのレベルが予
め設定されたレベルより大きいとき第１の制御信号Φ１
を能動レベル（高レベル）とし小さいとき第２の制御信
号Φ２を能動レベル（高レベル）とする切換制御回路１
とを有する構成となっている。
しソースを出力端子Ｔｏと接続しゲートに入力される第
１の入力信号ＩＮ１が能動レベル（高レベル）のときオ
ンとなる第１のトランジスタＱ１と、一端をそれぞれ接
地端子と接続し互いに分離して形成された第１及び第２
の接地配線ＧＬ１，ＧＬ２と、ソースを第１の接地配線
ＧＬ１の他端と接続しドレインを出力端子Ｔｏと接続し
ゲートに入力される第１の制御信号Φ１が能動レベル
（高レベル）のときオンとなる第２のトランジスタＱ２
と、ソースを第２の接地配線ＧＬ２の他端と接続しドレ
インを出力端子Ｔｏと接続しゲートに入力される第２の
制御信号Φ２が能動レベル（高レベル）のときオンとな
る第３のトランジスタＱ３と、第２の入力信号ＩＮ２が
能動レベル（高レベル）の間出力端子Ｔｏのレベルが予
め設定されたレベルより大きいとき第１の制御信号Φ１
を能動レベル（高レベル）とし小さいとき第２の制御信
号Φ２を能動レベル（高レベル）とする切換制御回路１
とを有する構成となっている。
【００１２】また、切換制御回路は、トランジスタＱ４
〜Ｑ８を含み予め設定されたレベルの基準電圧Ｖｒｅｆ
を発生する基準電圧発生回路１１と、トランジスタＱ９
〜Ｑ１３を含んでカレントミラー回路型の負荷回路をも
つ差動型に形成され、基準電圧Ｖｒｅｆと出力信号ＯＵ
Ｔのレベルとを比較する比較回路１２と、インバータＩ
Ｖ１〜ＩＶ４及びＮＡＮＤゲートＮＡＧ１，ＮＡＧを含
み、比較回路１２の出力信号と第２の入力信号ＩＮ２と
から第１及び第２の制御信号Φ１，Φ２を出力する論理
回路１３とを備えた構成となっている。
〜Ｑ８を含み予め設定されたレベルの基準電圧Ｖｒｅｆ
を発生する基準電圧発生回路１１と、トランジスタＱ９
〜Ｑ１３を含んでカレントミラー回路型の負荷回路をも
つ差動型に形成され、基準電圧Ｖｒｅｆと出力信号ＯＵ
Ｔのレベルとを比較する比較回路１２と、インバータＩ
Ｖ１〜ＩＶ４及びＮＡＮＤゲートＮＡＧ１，ＮＡＧを含
み、比較回路１２の出力信号と第２の入力信号ＩＮ２と
から第１及び第２の制御信号Φ１，Φ２を出力する論理
回路１３とを備えた構成となっている。
【００１３】次に、この実施例の動作について説明す
る。図２はこの実施例の動作を説明するための各部信号
の波形図である。
る。図２はこの実施例の動作を説明するための各部信号
の波形図である。
【００１４】図２において、高レベルの出力信号ＯＵＴ
の出力に関しては従来例と同様であり、入力信号ＩＮ１
が高レベルとなったとき、トランジスタＱ１がオンとな
り出力信号ＯＵＴは高レベルとなる。
の出力に関しては従来例と同様であり、入力信号ＩＮ１
が高レベルとなったとき、トランジスタＱ１がオンとな
り出力信号ＯＵＴは高レベルとなる。
【００１５】低レベルの出力は、トランジスタＱ２のゲ
ートに制御信号Φ１の高レベルが印加され、トランジス
タＱ２がオンとなり出力信号ＯＵＴは低レベルへと向か
う。この際、外部負荷に蓄積された電荷は、制御信号Φ
１の高レベル期間中にトランジスタＱ２を通して第１の
接地配線ＧＬ１へ流される。制御信号Φ１が低レベルに
なり制御信号Φ２が高レベルとなると、トランジスタＱ
２はオフ、トランジスタＱ３はオンとなり、発振状態に
なりつつある第１の接地配線ＧＬ１に流れている電流
を、別に設けられた、初期状態で静かな第２の接地配線
ＧＬ２へと切換える。このとき、第１の接地配線ＧＬ１
に蓄積されたエネルギーは出力端子Ｔｏすなわち出力信
号ＯＵＴから切離され、第２の接地配線ＧＬ２にはレベ
ルの低下した信号電流が流れるので、出力信号ＯＵＴは
リンキングすることなくすみやかに静定する。
ートに制御信号Φ１の高レベルが印加され、トランジス
タＱ２がオンとなり出力信号ＯＵＴは低レベルへと向か
う。この際、外部負荷に蓄積された電荷は、制御信号Φ
１の高レベル期間中にトランジスタＱ２を通して第１の
接地配線ＧＬ１へ流される。制御信号Φ１が低レベルに
なり制御信号Φ２が高レベルとなると、トランジスタＱ
２はオフ、トランジスタＱ３はオンとなり、発振状態に
なりつつある第１の接地配線ＧＬ１に流れている電流
を、別に設けられた、初期状態で静かな第２の接地配線
ＧＬ２へと切換える。このとき、第１の接地配線ＧＬ１
に蓄積されたエネルギーは出力端子Ｔｏすなわち出力信
号ＯＵＴから切離され、第２の接地配線ＧＬ２にはレベ
ルの低下した信号電流が流れるので、出力信号ＯＵＴは
リンキングすることなくすみやかに静定する。
【００１６】こうして高速動作を保ちつつリンキングの
発生を防止し、誤動作の発生を防止することができる。
発生を防止し、誤動作の発生を防止することができる。
【００１７】
【発明の効果】以上説明したように本発明は、第２の入
力信号が能動レベルになったとき、初めは第２のトラン
ジスタをオンにして出力信号のレベルを低下させ、出力
信号のレベルが低下したところで第２のトランジスタを
オフ、第３のトランジスタをオンとすることにより、第
２のトランジスタがオンのときエネルギーを蓄積した第
１の接地配線が出力端子から切離されて、初期状態の第
２の接地配線を介してレベルの低下した信号電流が流れ
るようになるので、出力信号はリンキングすることなく
速く静定し、リンキング及び誤動作の発生を防止し、動
作の高速化を容易に実現することができる効果がある。
力信号が能動レベルになったとき、初めは第２のトラン
ジスタをオンにして出力信号のレベルを低下させ、出力
信号のレベルが低下したところで第２のトランジスタを
オフ、第３のトランジスタをオンとすることにより、第
２のトランジスタがオンのときエネルギーを蓄積した第
１の接地配線が出力端子から切離されて、初期状態の第
２の接地配線を介してレベルの低下した信号電流が流れ
るようになるので、出力信号はリンキングすることなく
速く静定し、リンキング及び誤動作の発生を防止し、動
作の高速化を容易に実現することができる効果がある。
【図１】本発明の一実施例を示す回路図及び切換制御回
路の具体例を示す回路図である。
路の具体例を示す回路図である。
【図２】図１に示された実施例の動作を説明するための
各部信号の波形図である。
各部信号の波形図である。
【図３】従来の出力回路の一例を示す回路図である。
【図４】図３に示された出力回路の動作及び課題を説明
するための各部信号の波形図である。
するための各部信号の波形図である。
【図５】図３に示された出力回路の課題を説明するため
の等価回路図である。
の等価回路図である。
１ 切換制御回路 １１ 基準電圧発生回路 １２ 比較回路 １３ 論理回路 ＧＬ１，ＧＬ２ 接地配線 ＩＶ１〜ＩＶ４ インバータ ＮＡＧ１，ＮＡＧ２ ＮＡＮＤゲート Ｑ１〜Ｑ１３ トランジスタ
Claims (2)
- 【請求項１】 ソースドレイン路を電源端子と出力端子
との間に接続しゲートに入力される第１の入力信号によ
りオンオフ制御される第１のトランジスタと、ソースド
レイン路の一端を前記出力端子に接続し他端を第１の接
地配線を介して接地端子に接続しゲートに入力される第
１の制御信号によりオンオフ制御される第２のトランジ
スタと、ソースドレイン路の一端を前記出力端子に接続
し他端を前記第１の接地配線と電気的に分離された第２
の接地配線を介して前記接地端子に接続しゲートに入力
される第２の制御信号によりオンオフ制御される第３の
トランジスタと、前記出力端子の電圧レベルが予め設定
された基準電圧よりも高いときは入力される第２の入力
信号を第１の制御信号として出力し前記電圧レベルが前
記基準電圧よりも低いときは前記第２の入力信号を第２
の制御信号として出力する切換制御回路とを備え、前記
第１の入力信号により前記出力端子に接続される負荷を
充電し、前記第２の入力信号により前記第１の接地配線
と前記第２の接地配線とを時分割的に切換えながら前記
負荷を放電することを特徴とする出力回路。 - 【請求項２】 ドレインを電源端子と接続しソースを出
力端子と接続しゲートに入力される第１の入力信号が能
動レベルのときオンとなる第１のトランジスタと、一端
をそれぞれ接地端子と接続し互いに分離して形成された
第１及び第２の接地配線と、ソースを前記第１の接地配
線の他端と接続しドレインを前記出力端子と接続しゲー
トに入力される第１の制御信号が能動レベルのときオン
となる第２のトランジスタと、ソースを前記第２の接地
配線の他端と接続しドレインを前記出力端子と接続しゲ
ートに入力される第２の制御信号が能動レベルのときオ
ンとなる第３のトランジスタと、第２の入力信号が能動
レベルの間前記出力端子のレベルが予め設定されたレベ
ルより大きいとき前記第１の制御信号を能動レベルとし
小さいとき前記第２の制御信号を能動レベルとする切換
制御回路とを有し、切換制御回路を、予め設定されたレ
ベルの基準電圧を発生する基準電圧発生回路と、前記基
準電圧と出力端子のレベルとを比較する比較回路と、こ
の比較回路の出力信号と第２の入力信号とから第１及び
第２の制御信号を出力する論理回路とを備えた構成とし
た出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3260178A JP2946869B2 (ja) | 1991-10-08 | 1991-10-08 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3260178A JP2946869B2 (ja) | 1991-10-08 | 1991-10-08 | 出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102816A JPH05102816A (ja) | 1993-04-23 |
| JP2946869B2 true JP2946869B2 (ja) | 1999-09-06 |
Family
ID=17344410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3260178A Expired - Lifetime JP2946869B2 (ja) | 1991-10-08 | 1991-10-08 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2946869B2 (ja) |
-
1991
- 1991-10-08 JP JP3260178A patent/JP2946869B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05102816A (ja) | 1993-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4918339A (en) | Data output circuit | |
| JP2996301B2 (ja) | 負荷及び時間適応電流供給ドライブ回路 | |
| US6225846B1 (en) | Body voltage controlled semiconductor integrated circuit | |
| US5391939A (en) | Output circuit of a semiconductor integrated circuit | |
| US4779013A (en) | Slew-rate limited output driver having reduced switching noise | |
| JP3808026B2 (ja) | 半導体装置 | |
| KR100229850B1 (ko) | 출력신호 노이즈가 저감된 신호출력회로 | |
| KR930003926B1 (ko) | 반도체집적회로 | |
| US6593795B2 (en) | Level adjustment circuit and data output circuit thereof | |
| KR960003375B1 (ko) | 반도체 집적회로 장치의 출력회로 | |
| US20060066354A1 (en) | Low power outpur driver | |
| JPH052894A (ja) | データ出力回路 | |
| US6707324B1 (en) | Low ground bounce output driver | |
| KR920003440B1 (ko) | 중간전위생성회로 | |
| JP2946869B2 (ja) | 出力回路 | |
| KR960016434B1 (ko) | 노이즈 경감회로를 갖는 출력버퍼회로 | |
| JP3717233B2 (ja) | 入力信号のエッジに応答してパルスを発生する回路及び方法 | |
| JP3055223B2 (ja) | バッファ回路 | |
| JP3299071B2 (ja) | 出力バッファ回路 | |
| JP3654484B2 (ja) | 出力バッファ回路 | |
| JP3263145B2 (ja) | 半導体集積回路における出力バッファ回路 | |
| JPH0766711A (ja) | 出力回路 | |
| KR100407816B1 (ko) | 온-칩 캐패시터를 이용한 씨모스 풀스윙 출력구동회로 | |
| JP4680423B2 (ja) | 出力回路 | |
| JPH01112815A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990601 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 13 |