JP2937009B2 - 音像定位制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、複数の音源から出力
される複数系列の音のそれぞれに対して音像定位を付与
する音像定位制御装置に関する。

【０００２】

【従来の技術】一般に２チャンネル以上のスピーカから
音を出力し、各スピーカから出力される音の音圧レベル
等を制御することによって、その音場内の音像の定位を
任意に制御することができる。例えば、音圧レベルによ
って音像の定位を制御する場合には、音像定位制御装置
は、その音響出力を一定に保ちながら左右のスピーカの
音圧レベルを異ならせることによって、音圧レベルの大
きな方へ音像を定位させている。この時、音像定位制御
装置は音響出力を一定に保つためにステレオ・パンポッ
トを用いる。このステレオ・パンポットは音像が音場内
の任意の位置にパンニングされたとしてもその音響出力
が一定レベルとなるように左右の音圧レベルの大きさを
制御するものである。また、音像定位制御装置は、楽音
信号を遅延回路で所定時間だけ遅延させて左右のスピー
カから出力される音が実際に左右の耳に到達する時間を
異ならせることによって、早く耳に到達する方へ音像を
定位させている。

【０００３】図１４は遅延回路を用いた従来の音像定位
制御装置の概略構成を示す図である。従来の音像定位制
御装置は、３つの音源Ａ，Ｂ，Ｃから入力する信号に対
してそれぞれ独立に音像定位を与えるように構成されて
いる。すなわち、音像定位制御装置は、６つの遅延回路
Ｄ１〜Ｄ６と、６つの乗算器Ｍ１〜Ｍ６と、６つの加算
器Ａ１〜Ａ６とから構成される。

【０００４】遅延回路Ｄ１，Ｄ２は音源回路Ａからの楽
音信号に対して両耳間の時間差（音波が左右の耳に到達
する時間差）を付与するものである。遅延回路Ｄ３，Ｄ
４は音源回路Ｂからの楽音信号に対して両耳間の時間差
を付与するものである。遅延回路Ｄ５，Ｄ６は音源回路
Ｃからの楽音信号に対して両耳間の時間差を付与するも
のである。乗算器Ｍ１，Ｍ２は音源回路Ａからの楽音信
号に対して両耳間のレベル差を付与するものである。乗
算器Ｍ３，Ｍ４は音源回路Ｂからの楽音信号に対して両
耳間のレベル差を付与するものである。乗算器Ｍ５，Ｍ
６は音源回路Ｃからの楽音信号に対して両耳間のレベル
差を付与するものである。

【０００５】遅延回路Ｄ１，Ｄ３，Ｄ５、乗算器Ｍ１，
Ｍ３，Ｍ５及び加算器Ａ１，Ａ３，Ａ５は左（Ｌ）チャ
ンネル用の音を生成し、遅延回路Ｄ２，Ｄ４，Ｄ６、乗
算器Ｍ２，Ｍ４，Ｍ６及び加算器Ａ２，Ａ４，Ａ６は右
（Ｒ）チャンネル用の音を生成する。

【０００６】遅延回路Ｄ１は音源回路Ａからの信号を所
定の遅延時間ＤＡＬだけ遅延させて、乗算器Ｍ１に出力
する。乗算器Ｍ１は遅延回路Ｄ１によって遅延された信
号に所定係数ＬＡＬを乗じて加算器Ａ１に出力する。加
算器Ａ１は乗算器Ｍ１からの信号に初期値０を加算して
次段の加算器Ａ３に出力する。すなわち、加算器Ａ１は
乗算器Ｍ１の信号をそのまま加算器Ａ３に出力するだけ
なので、省略してあってもよい。遅延回路Ｄ３は音源回
路Ｂからの信号を所定の遅延時間ＤＢＬだけ遅延させ
て、乗算器Ｍ３に出力する。乗算器Ｍ３は遅延回路Ｄ３
によって遅延された信号に所定係数ＬＢＬを乗じて加算
器Ａ３に出力する。加算器Ａ３は加算器Ａ１及び乗算器
Ｍ３からの信号を加算して次段の加算器Ａ５に出力す
る。遅延回路Ｄ５は音源回路Ｃからの信号を所定の遅延
時間ＤＣＬだけ遅延させて、乗算器Ｍ５に出力する。乗
算器Ｍ５は遅延回路Ｄ５によって遅延された信号に所定
係数ＬＣＬを乗じて加算器Ａ５に出力する。加算器Ａ５
は加算器Ａ３及び乗算器Ｍ５からの信号を加算し、それ
をＬチャンネルの音として出力する。

【０００７】遅延回路Ｄ２は音源回路Ａからの信号を所
定の遅延時間ＤＡＲだけ遅延させて、乗算器Ｍ２に出力
する。乗算器Ｍ２は遅延回路Ｄ２によって遅延された信
号に所定係数ＬＡＲを乗じて加算器Ａ２に出力する。加
算器Ａ２は乗算器Ｍ２からの信号に初期値０を加算して
次段の加算器Ａ４に出力する。遅延回路Ｄ４は音源回路
Ｂからの信号を所定の遅延時間ＤＢＲだけ遅延させて、
乗算器Ｍ４に出力する。乗算器Ｍ４は遅延回路Ｄ４によ
って遅延された信号に所定係数ＬＢＲを乗じて加算器Ａ
４に出力する。加算器Ａ４は加算器Ａ２及び乗算器Ｍ４
からの信号を加算して次段の加算器Ａ６に出力する。遅
延回路Ｄ６は音源回路Ｃからの信号を所定の遅延時間Ｄ
ＣＲだけ遅延させて、乗算器Ｍ６に出力する。乗算器Ｍ
６は遅延回路Ｄ６によって遅延された信号に所定係数Ｌ
ＣＲを乗じて加算器Ａ６に出力する。加算器Ａ６は加算
器Ａ４及び乗算器Ｍ６からの信号を加算し、それをＲチ
ャンネルの音として出力する。

【０００８】ここで、両耳間の時間差は、各音源回路
Ａ，Ｂ，Ｃに対応する遅延回路Ｄ１〜Ｄ６の遅延時間の
差の絶対値｜ＤＡＬ−ＤＡＲ｜，｜ＤＢＬ−ＤＢＲ｜，
｜ＤＣＬ−ＤＣＲ｜となる。両耳間時間差の最大値は、
両耳間の距離を音速（約３３０ｍ／ｓ）で除した値、す
なわち、両耳間の距離を約１７ｃｍとすると、約０．５
ｍｓ（＝１７／３３０００）となる。図１４の音像定位
制御装置のサンプリング周波数を５０ＫＨｚとした場合
に、１サンプリング周波数に相当する遅延時間は０．０
２ｍｓなので、各遅延回路Ｄ１〜Ｄ６は音像定位を滑ら
かに時変動させ、かつ、０．５ｍｓの遅延時間を得るた
めに、約２５段分のメモリで構成される。

【０００９】

【発明が解決しようとする課題】従来は、２チャンネル
（左チャンネル及び右チャンネル）再生系においては、
複数Ｎ個の音源に対して独立の定位感を与えるために
は、少なくとも２Ｎ個の遅延回路が必要であり、また、
その遅延回路は最低でも２５段分のメモリで構成されて
いなければならず、音源数が増加するに従って遅延回路
に必要なメモリ量が大幅に増加するという問題を有して
いた。

【００１０】この発明は、上述の点に鑑みてなされたも
のであり、定位感を損ねることなく、複数の音源に対し
てそれぞれ個別に遅延回路を設けなくても、所定の遅延
時間を与えることのできる音像定位制御装置を提供する
ことを目的とする。

【００１１】

【課題を解決するための手段】第１の発明に係る音像定
位制御装置は、複数系列の楽音信号に対し、それぞれ任
意の音像定位を付与する音像定位装置であって、前記複
数系列の楽音信号のそれぞれを少なくとも右チャンネル
及び左チャンネルの２つの系列の楽音信号に分岐する複
数の分岐手段と、この分岐手段によって分岐された楽音
信号の振幅をそれぞれ個別に制御する複数の振幅制御手
段と、信号を順次遅延する遅延ラインを含み、前記振幅
制御手段から出力される各系列の右チャンネルの楽音信
号を各系列毎に前記遅延ラインの任意の位置の信号に加
算し、各系列の楽音信号を遅延させて出力する右チャン
ネル遅延手段と、信号を順次遅延する遅延ラインを含
み、前記振幅制御手段から出力される各系列の左チャン
ネルの楽音信号を各系列毎に前記遅延ラインの任意の位
置の信号に加算し、各系列の楽音信号を遅延させて出力
する左チャンネル遅延手段とから構成されるものであ
る。

【００１２】第２の発明に係る音像定位制御装置は、複
数系列の楽音信号に対し、それぞれ任意の音像定位を付
与する音像定位装置であって、前記複数系列の楽音信号
のそれぞれを少なくとも右系列及び左系列の２系列に分
岐する複数の分岐手段と、この分岐手段によって分岐さ
れた右系列及び左系列の楽音信号の振幅をそれぞれ個別
に制御する複数の振幅制御手段と、複数のデータを記憶
する遅延メモリと、前記複数系列の楽音信号の音像定位
位置に対応した右系列用のアドレスに記憶されているデ
ータを前記遅延メモリから読み出し、読み出されたデー
タと前記振幅制御手段から出力される右系列の楽音信号
とを加算し、その加算結果を前記アドレスに書き込む複
数の右系列データ読み書き手段と、前記遅延メモリの共
通のアドレスからデータを読み出すことによって所定時
間だけ遅延された右系列の楽音信号を出力する右系列遅
延手段と、前記複数系列の楽音信号の音像定位位置に対
応した左系列用のアドレスに記憶されているデータを前
記遅延メモリから読み出し、読み出されたデータと前記
振幅制御手段から出力される左系列の楽音信号とを加算
し、その加算結果を前記アドレスに書き込む複数の左系
列データ読み書き手段と、前記遅延メモリの共通のアド
レスからデータを読み出すことによって所定時間だけ遅
延された左系列の楽音信号を出力する左系列遅延手段と
から構成されるものである。

【００１３】

【作用】第１の発明に係る音像定位制御装置において、
分岐手段は、複数の音源から出力される複数系列の楽音
信号のそれぞれを右チャンネル及び左チャンネルの楽音
信号に分岐する。振幅制御手段は、分岐された楽音信号
の振幅をそれぞれ個別に制御する。右チャンネル遅延手
段は信号を順次遅延する遅延ラインを含んで構成される
ので、振幅制御手段から出力される各系列の右チャンネ
ルの楽音信号を各系列毎に遅延ラインの任意の位置の信
号に加算することによって、各系列の楽音信号はその加
算位置に対応した時間だけ遅延して出力するようにな
る。左チャンネル遅延手段も、同様に、信号を順次遅延
する遅延ラインを含んで構成されるので、振幅制御手段
から出力される各系列の左チャンネルの楽音信号を各系
列毎に遅延ラインの任意の位置の信号に加算することに
よって、各系列の楽音信号はその加算位置に対応した時
間だけ遅延して出力するようになる。従って、第１の発
明によれば振幅制御手段毎に遅延回路を設けなくても、
各系列の楽音信号に対して所定の遅延時間を与えること
ができるようになる。

【００１４】また、第２の発明に係る音像定位制御装置
において、分岐手段は、複数の音源から出力される複数
系列の楽音信号のそれぞれを右系列及び左系列の楽音信
号に分岐する。振幅制御手段は、分岐された楽音信号の
振幅をそれぞれ個別に制御する。遅延メモリは複数のデ
ータを記憶する。右系列及び左系列データ読み書き手段
は、音像定位位置に対応した右系列及び左系列用のアド
レスに対してデータの読み書きを行う。すなわち、右系
列及び左系列データ読み書き手段は、音像定位位置に対
応したアドレスからデータを読み出し、それに振幅制御
手段からの楽音信号を加算し、その加算結果をそのアド
レスに書き込む。このとき、右系列及び左系列遅延手段
は、遅延メモリの共通のアドレスからデータを順次読み
出しているので、読み出された信号はデータ読み書き手
段によって書き込まれたアドレスに応じた所定時間だけ
遅延されて出力されることとなり、第１の発明の場合と
同じように振幅制御手段毎に遅延回路を設けなくても、
各系列の楽音信号に対して所定の遅延時間を与えること
ができるようになる。

【００１５】

【実施例】以下、この発明の実施例を添付図面に従って
詳細に説明する。図２は本発明の音像定位制御装置を内
蔵した電子楽器の概略構成を示すブロック図である。電
子楽器としては、電子オルガン、電子ピアノ、シンセサ
イザ、電子リズム楽器、電子管楽器、電子弦楽器、電子
打楽器等のそれぞれの楽器に対応した楽音を発生するも
のであれば何でもよい。以下、この実施例では鍵盤で音
高を指定する鍵盤楽器を例に説明する。

【００１６】この実施例において、電子楽器全体の制御
は、マイクロプロセッサユニット（ＣＰＵ）１０、ＲＯ
Ｍ１１、データ及びワーキングＲＡＭ１２を含んで構成
されるマイクロコンピュータによって行われる。ＣＰＵ
１０は、この電子楽器全体の動作を制御するものであ
る。このＣＰＵ１０に対して、データ及びアドレスバス
１Ｅを介してＲＯＭ１１、データ及びワーキングＲＡＭ
１２、鍵盤インターフェイス（Ｉ／Ｆ）１４、表示部イ
ンターフェイス（Ｉ／Ｆ）１５、パネルインターフェイ
ス（Ｉ／Ｆ）１７、音源１９及び定位制御回路１Ａが接
続されている。

【００１７】ＲＯＭ１１はＣＰＵ１０のシステムプログ
ラムや楽音に関する各種パラメータや定位制御回路１Ａ
に設定される複数のマイクロプログラムや各種データを
格納するものであり、リードオンリーメモリ（ＲＯＭ）
で構成されている。データ及びワーキングＲＡＭ１２
は、演奏情報やＣＰＵ１０がプログラムを実行する際に
発生する各種データを一時的に記憶するものであり、ラ
ンダムアクセスメモリ（ＲＡＭ）の所定のアドレス領域
がそれぞれ割り当てられ、レジスタ及びフラグとして利
用される。鍵盤１３は、発音すべき楽音の音高を選択す
るための複数の鍵を備えており、各鍵に対応したキース
イッチを有しており、また必要に応じて押圧力検出装置
等のタッチ検出手段を有している。鍵盤１３は音楽演奏
のための基本的な操作子であり、これ以外の演奏操作子
でもよいことはいうまでもない。

【００１８】鍵盤インターフェイス１４は、発生すべき
楽音の音高を指定する鍵盤１３のそれぞれの鍵に対応し
て設けられた複数のキースイッチからなる回路を含んで
構成されており、新たな鍵が押圧されたときは、その押
圧された鍵のキーコードを含むキーオンイベント情報を
出力し、鍵が新たに離鍵されたときはその離鍵された鍵
のキーコードを含むキーオフイベント情報を出力する。
また、鍵押し下げ時の押鍵操作速度又は押圧力等を判別
してタッチデータを生成する処理を行い、生成したタッ
チデータをベロシティデータとして出力する。

【００１９】表示部インターフェイス（Ｉ／Ｆ）１５は
電子楽器の制御状態や現在設定されているパラメータの
内容や設定可能なパラメータ等の各種情報を表示部１６
を駆動制御することによって表示するものである。表示
部１６は液晶表示パネル（ＬＣＤ）や発光ダイオード
（ＬＥＤ）等からなり、表示部インターフェイス１５に
よってその表示動作を制御される。

【００２０】パネルインターフェイス１７はパネル操作
子１８上の各種スイッチをスキャン処理して、その操作
状態（イベントの種類）を検出し、そのイベント情報を
データ及びアドレスバス１Ｅを介してＣＰＵ１０に割り
込み信号として出力する。パネル操作子１８は、音色情
報、エンベロープ情報、エフェクト情報等を選択／設定
／制御するための各種操作子を含むものであり、例え
ば、各音源で生成された各楽音信号の音像の定位を指定
するための定位指定スイッチ等を有する。

【００２１】音源１９は、複数ｎチャンネルで楽音信号
の同時発生が可能である複数の音源回路で構成され、複
数の楽音信号を発生する。この実施例では、音源１９が
３つの音源回路Ａ，Ｂ，Ｃで構成されている場合につい
て説明する。各音源回路はデータ及びアドレスバス１８
を経由して与えられる各チャンネルに割り当てられた演
奏情報（キーコード、キーオン信号、タッチデータ、各
種のパラメータ）を入力し、この演奏情報に基づき所定
の楽音信号発生方式で所定の音色の楽音信号を発生す
る。

【００２２】各音源回路は、発生すべき楽音の音高に対
応して変化するアドレスデータに応じて波形メモリに記
憶した楽音波形サンプル値データ（ｗａｖｅ ｆｏｒｍ
ｄａｔａ）を順次読み出すメモリ読み出し方式、又は
上記アドレスデータを位相角パラメータデータとして所
定の周波数変調演算を実行して楽音波形サンプル値デー
タ（ＦＭ ｄａｔａ）を求めるＦＭ方式、あるいは上記
アドレスデータを位相角パラメータデータとして所定の
振幅変調演算を実行して楽音波形サンプル値データを求
めるＡＭ方式、又はアルゴリズム（ｔｏｎｅ ｇｅｎ．
ａｌｇｏｒｉｔｈｍ）を用いた倍音付加方式等の各種
楽音信号発生方式を適宜採用することができる。

【００２３】音源１９で生成された複数系列の楽音信号
（各音源回路Ａ，Ｂ，Ｃから出力される楽音信号）は、
定位制御回路１Ａ、ディジタル−アナログ変換器（ＤＡ
Ｃ）１Ｂ及びサウンドシステム１Ｃ，１Ｄ内のアンプや
スピーカを介して発音される。定位制御回路１Ａは、音
源１９からの複数系列の楽音信号に対して定位制御をそ
れぞれ施してディジタル−アナログ変換器（ＤＡＣ）１
Ｂに出力したり、音源１９からの３系統の楽音信号に対
してそれぞれ異なる演算を施して、各種の効果付与処理
等を行う。なお、この定位制御回路の詳細については後
述する。

【００２４】ディジタル−アナログ変換器（ＤＡＣ）１
Ｂは定位制御回路１Ａによって定位制御されたり効果付
与されたデジタルの楽音信号をアナログ信号に変換して
外部のサウンドシステム１Ｃ、１Ｄに出力する。サウン
ドシステム１Ｃ、１Ｄは増幅器とスピーカで構成され、
ディジタル−アナログ変換器（ＤＡＣ）１Ｂからのアナ
ログ信号に応じた音を発生する。従って、両方のスピー
カーから出力された音は所定の音像定位を示すようにな
る。

【００２５】次に、定位制御回路１Ａの詳細構成につい
て説明する。図１は、図２の定位制御回路１Ａの構成を
機能ブロック図で示したものである。定位制御回路１Ａ
は、３つの音源回路Ａ，Ｂ，Ｃからの楽音信号に対して
それぞれ独立に音像定位を与えるように構成される。定
位制御回路１Ａは、６つの乗算器Ｍ１〜Ｍ６と、５つの
遅延回路Ｄ１３，Ｄ３５，Ｄ５０，Ｄ２４，Ｄ６０と、
６つの加算器Ａ１〜Ａ６とから構成される。乗算器Ｍ
１，Ｍ３，Ｍ５、遅延回路Ｄ１３，Ｄ３５，Ｄ５０及び
加算器Ａ１，Ａ３，Ａ５は左（Ｌ）チャンネル用の音を
生成し、乗算器Ｍ２，Ｍ４，Ｍ６、遅延回路Ｄ２４，Ｄ
６０及び加算器Ａ２，Ａ４，Ａ６は右（Ｒ）チャンネル
用の音を生成する。

【００２６】乗算器Ｍ１は音源回路Ａからの楽音信号に
所定係数ＬＡＬを乗じて加算器Ａ１に出力する。加算器
Ａ１は乗算器Ｍ１からの信号と初期値０とを加算して遅
延回路Ｄ１３に出力する。加算器Ａ１は省略してあって
もよく、乗算器Ｍ１からの信号が直接遅延回路Ｄ１３に
入力するように構成してあってもよい。遅延回路Ｄ１３
は加算器Ａ１からの信号を所定の遅延時間ＤＬＡだけ遅
延させて、次段の加算器Ａ３に出力する。乗算器Ｍ３は
音源回路Ｂからの信号に所定係数ＬＢＬを乗じて加算器
Ａ３に出力する。加算器Ａ３は乗算器Ｍ３及び遅延回路
Ｄ１３からの信号を加算して次段の遅延回路Ｄ３５に出
力する。遅延回路Ｄ３５は加算器Ａ３からの信号を所定
の遅延時間ＤＬＢだけ遅延させて、次段の加算器Ａ５に
出力する。乗算器Ｍ５は音源回路Ｃからの信号に所定係
数ＬＣＬを乗じて加算器Ａ５に出力する。加算器Ａ５は
遅延回路Ｄ３５及び乗算器Ｍ５からの信号を加算して次
段の遅延回路Ｄ５０に出力する。遅延回路Ｄ５０は加算
器Ａ５からの信号を所定の遅延時間ＤＬＣだけ遅延させ
て、それを最終的なＬチャンネルの楽音信号として出力
する。

【００２７】乗算器Ｍ２は音源回路Ａからの楽音信号に
所定係数ＬＡＲを乗じて加算器Ａ２に出力する。加算器
Ａ２は乗算器Ｍ２からの信号と初期値０とを加算して遅
延回路Ｄ２４に出力する。加算器Ａ２は省略してあって
もよく、乗算器Ｍ２からの信号が直接遅延回路Ｄ２４に
入力するように構成してあってもよい。遅延回路Ｄ２４
は加算器Ａ２からの信号を所定の遅延時間ＤＲＡだけ遅
延させて、次段の加算器Ａ４に出力する。乗算器Ｍ４は
音源回路Ｂからの信号に所定係数ＬＢＲを乗じて加算器
Ａ４に出力する。加算器Ａ４は乗算器Ｍ４及び遅延回路
Ｄ２４からの信号を加算して次段の加算器Ａ６に出力す
る。乗算器Ｍ６は音源回路Ｃからの信号に所定係数ＬＣ
Ｒを乗じて加算器Ａ６に出力する。加算器Ａ６は加算器
Ａ４及び乗算器Ｍ６からの信号を加算して次段の遅延回
路Ｄ６０に出力する。遅延回路Ｄ６０は加算器Ａ６から
の信号を所定の遅延時間ＤＲＣだけ遅延させて、それを
最終的なＲチャンネルの楽音信号として出力する。

【００２８】遅延回路Ｄ１３，Ｄ３５，Ｄ５０，Ｄ２
４，Ｄ６０は音源回路Ａからの楽音信号に対して両耳間
の時間差（音波が左右の耳に到達する時間差）を付与す
る。遅延回路Ｄ３５，Ｄ５０，Ｄ６０は音源回路Ｂから
の楽音信号に対して両耳間の時間差を付与する。遅延回
路Ｄ５０，Ｄ６０は音源回路Ｃからの楽音信号に対して
両耳間の時間差を付与するものである。乗算器Ｍ１，Ｍ
２は音源回路Ａからの楽音信号に対して両耳間のレベル
差を付与するものである。乗算器Ｍ３，Ｍ４は音源回路
Ｂからの楽音信号に対して両耳間のレベル差を付与する
ものである。乗算器Ｍ５，Ｍ６は音源回路Ｃからの楽音
信号に対して両耳間のレベル差を付与するものである。

【００２９】以下、この定位制御回路１Ａが図１４の従
来の音像定位制御装置と同じ定位制御を行うためには、
各遅延回路Ｄ１３，Ｄ３５，Ｄ５０，Ｄ２４，Ｄ６０の
遅延時間ＤＬＡ，ＤＬＢ，ＤＬＣ，ＤＲＡ，ＤＲＣを次
のように設定すればよい。すなわち、音源回路Ａからの
楽音信号のうちＬチャンネルから出力されるものは、図
１では遅延回路Ｄ１３，Ｄ３５，Ｄ５０を通過している
ので、これらの遅延時間の合計ＤＬＡ＋ＤＬＢ＋ＤＬＣ
と図１４の遅延回路Ｄ１の遅延時間ＤＡＬとが同じにな
るように設定される。音源回路Ａからの楽音信号のうち
Ｒチャンネルから出力されるものは、図１では遅延回路
Ｄ２４，Ｄ６０を通過しているので、これらの遅延時間
の合計ＤＲＡ＋ＤＲＣと図１４の遅延回路Ｄ２の遅延時
間ＤＡＲとが同じになるように設定される。

【００３０】同様に、遅延時間の合計ＤＬＢ＋ＤＬＣと
図１４の遅延回路Ｄ３の遅延時間ＤＢＬ、遅延時間ＤＲ
Ｃと図１４の遅延回路Ｄ４の遅延時間ＤＢＲと、遅延時
間ＤＬＣと図１４の遅延回路Ｄ５の遅延時間ＤＣＬ、遅
延時間ＤＲＣと図１４の遅延回路Ｄ６の遅延時間ＤＣＲ
とが、それぞれ同じになるように設定される。

【００３１】上述の関係は次式のように表すことができ
る。 ＤＡＬ＝ＤＬＡ＋ＤＬＢ＋ＤＬＣ ＤＡＲ＝ＤＲＡ＋ＤＲＣ ＤＢＬ＝ＤＬＢ＋ＤＬＣ ＤＢＲ＝ＤＲＣ ＤＣＬ＝ＤＬＣ ＤＣＲ＝ＤＲＣ なお、これらの式の中で、ＤＬＡ＋ＤＬＢ＋ＤＬＣとＤ
ＲＡ＋ＤＲＣは共に両耳間時間差の最大値よりも小さく
なければならない。両耳間の距離（約１７ｃｍと仮定す
る）を音速（約３３０ｍ／ｓ）で除した値、約０．５ｍ
ｓ（＝１７／３３０００）が両耳間時間差の最大値であ
る。

【００３２】図１の実施例において、定位制御回路のサ
ンプリング周波数が５０ＫＨｚの場合、各遅延回路Ｄ１
３，Ｄ３５，Ｄ５０，Ｄ２４及びＤ６０の取り得る遅延
時間は各遅延回路を構成するメモリの段数に応じて、１
サンプリング周波数に相当する遅延時間（０．０２ｍ
ｓ）の整数倍の値である。すなわち、図１の定位制御回
路を構成する各遅延回路の取り得る遅延時間は、その構
成段数に１サンプリング周波数に相当する時間を乗じた
値であり、これ以上遅延時間を滑らかに制御することは
困難である。従って、図１の定位制御回路は音像定位を
滑らかに時変動させることはできない。

【００３３】そこで、１サンプリング周波数に相当する
遅延時間によって決まる定位位置間を滑らかに時変動す
ることのできる実施例について以下説明する。図３は、
１サンプリング周波数に相当する遅延時間によって決ま
る定位位置間を滑らかに時変動することのできる定位制
御回路の別の構成例を示す図である。なお、この図で
は、音源回路Ａからの楽音信号に対して遅延時間を時変
動させる場合のみ示し、音源回路Ｂ，Ｃに関しては省略
してある。

【００３４】図３において、音源回路Ａからの楽音信号
に対して遅延時間を時変動させる定位制御回路は、４つ
の乗算器Ｍ１１，Ｍ１２，Ｍ２１，Ｍ２２と、４つの遅
延回路Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２と、４つの加算
器Ａ１１，Ａ１２，Ａ２１，Ａ２２とから構成される。
乗算器Ｍ１１，Ｍ１２、遅延回路Ｄ１１，Ｄ１２及び
加算器Ａ１１，Ａ１２は左（Ｌ）チャンネル用の音を生
成し、乗算器Ｍ２１，Ｍ２２、遅延回路Ｄ２１，Ｄ２２
及び加算器Ａ２１，Ａ２２は右（Ｒ）チャンネル用の音
を生成する。

【００３５】乗算器Ｍ１１は音源回路Ａからの楽音信号
に所定係数ＬＡＬ１を乗じて加算器Ａ１１に出力する。
加算器Ａ１１は乗算器Ｍ１１からの信号と初期値０とを
加算して遅延回路Ｄ１１に出力する。遅延回路Ｄ１１は
１段で構成されており、加算器Ａ１１からの信号を１サ
ンプリング周波数に相当する時間（Ｄ）だけ遅延させ
て、次段の加算器Ａ１２に出力する。乗算器Ｍ１２は音
源回路Ａからの信号に所定係数ＬＡＬ２を乗じて加算器
Ａ１２に出力する。加算器Ａ１２は乗算器Ｍ１２及び遅
延回路Ｄ１１からの信号を加算して次段の遅延回路Ｄ１
２に出力する。遅延回路Ｄ１２は、図１の遅延回路Ｄ１
３よりも１段分少ない段数で構成されており、加算器Ａ
１２からの信号を所定の遅延時間ＤＬＡ２だけ遅延させ
て、次段の音源回路Ｂの処理系列に属する加算器Ａ３に
出力する。同様に、乗算器Ｍ２１、加算器Ａ２１、遅延
回路Ｄ２１、乗算器Ｍ２２、加算器Ａ２２、遅延回路Ｄ
２２は、音源回路Ａからの楽音信号を所定の遅延時間だ
け遅延させて、次段の音源回路Ｂの処理系列に属する加
算器Ａ４に出力する。

【００３６】遅延回路Ｄ１１の遅延時間Ｄと遅延回路Ｄ
１２の遅延時間ＤＬＡ２との合計値は、図１の遅延回路
Ｄ１３の遅延時間ＤＬＡに等しくなるように制御され
る。遅延回路Ｄ２１の遅延時間Ｄと遅延回路Ｄ２２の遅
延時間ＤＲＡ２との合計値は、図１の遅延回路Ｄ２４の
遅延時間ＤＲＡに等しくなるように制御される。また、
乗算器Ｍ１１の乗算係数ＬＡＬ１と乗算器Ｍ１２の乗算
係数ＬＡＬ２との合計値は、図１の乗算器Ｍ１の乗算係
数ＬＡＬに常に等しくなるように図４の（Ａ）の関数に
従って可変制御されるようになっている。乗算器Ｍ２１
の乗算係数ＬＡＲ１と乗算器Ｍ２２の乗算係数ＬＡＲ２
との合計値は、図１の乗算器Ｍ２の乗算係数ＬＡＲに常
に等しくなるように図４の（Ｂ）の関数に従って可変制
御されるようになっている。

【００３７】図４の（Ａ）において、縦軸は乗算器Ｍ１
１，Ｍ１２の乗算係数ＬＡＬ１，ＬＡＬ２のと値を示
し、横軸はこれらの乗算係数ＬＡＬ１，ＬＡＬ２によっ
て生じる遅延時間の大きさを示す。この遅延時間の変動
範囲は、１サンプリング周波数に相当する時間、すなわ
ち遅延回路Ｄ１１の遅延時間Ｄに相当する。乗算器Ｍ１
１の乗算係数ＬＡＬ１が図１の乗算器Ｍ１の乗算係数Ｌ
ＡＬであり、乗算器Ｍ１２の乗算係数ＬＡＬ２が０の場
合には、音源回路Ａからの楽音信号のうちＬチャンネル
から出力されるものは、遅延回路Ｄ１１及びＤ１２を通
過するので、これらの遅延時間の合計値Ｄ＋ＤＬＡ２と
なり、図１の遅延回路Ｄ１３の遅延時間ＤＬＡと同じ値
になる。

【００３８】また、乗算器Ｍ１１の乗算係数ＬＡＬ１が
０であり、乗算器Ｍ１２の乗算係数ＬＡＬ２が図１の乗
算器Ｍ１の乗算係数ＬＡＬの場合には、音源回路Ａから
の楽音信号のうちＬチャンネルから出力されるものは、
遅延回路Ｄ１２のみを通過するので、遅延時間はＤＬＡ
２になる。さらに、乗算器Ｍ１１の乗算係数ＬＡＬ１及
び乗算器Ｍ１２の乗算係数ＬＡＬ２が図１の乗算器Ｍ１
の乗算係数ＬＡＬの半分の場合には、音源回路Ａからの
楽音信号のうちＬチャンネルから出力されるものは、遅
延回路Ｄ１１及びＤ１２を通過するものが半分となり、
遅延回路Ｄ１２だけを通過するものが半分となるので、
これらの遅延時間の合計は（Ｄ＋ＤＬＡ２＋ＤＬＡ２）
／２＝ＤＬＡ２＋Ｄ／２となり、図１の遅延回路Ｄ１３
の遅延時間ＤＬＡよりも約１サンプリング周波数に相当
する時間の半分だけ小さな値（ＤＬＡ−Ｄ／２）に等し
くなる。

【００３９】このように、乗算器Ｍ１１及びＭ１２の乗
算係数ＬＡＬ１及びＬＡＬ２の値を図４の（Ａ）の関数
に従って可変制御することによって、音源回路Ａからの
楽音信号のうちＬチャンネルから出力されるものの遅延
時間は、１サンプリング周波数に相当する遅延時間より
も小さな範囲、すなわち遅延時間ＤＬＡとＤＬＡ２との
間で滑らかに変化するようになる。

【００４０】また、上述と同じように乗算器Ｍ２１及び
Ｍ２２の乗算係数ＬＡＲ１及びＬＡＲ２の値を図４の
（Ｂ）の関数に従って可変制御することによって、音源
回路Ａからの楽音信号のうちＲチャンネルから出力され
るものの遅延時間も、１サンプリング周波数に相当する
遅延時間よりも小さな範囲、すなわち遅延時間ＤＲＡと
ＤＲＡ２との間で滑らかに変化するようになる。

【００４１】図５は、図１及び図３の定位制御回路を実
現するための実施例を示す図である。この定位制御回路
は、３つの音源回路Ａ，Ｂ，Ｃからの楽音信号に対して
それぞれ独立に音像定位を与えるように構成されてい
る。この定位制御回路は、音源回路Ａに接続されたＮ個
の乗算器ＬＡ１〜ＬＡＮと、音源回路Ｂに接続されたＮ
個の乗算器ＬＢ１〜ＬＢＮと、音源回路Ｃに接続された
Ｎ個の乗算器ＬＣ１〜ＬＣＮと、Ｎ個の加算器ＡＬ１〜
ＡＬＮと、Ｎ個の遅延回路ＤＬ１〜ＤＬＮとで左（Ｌ）
チャンネル用の音を生成し、音源回路Ａに接続されたＮ
個の乗算器ＲＡ１〜ＲＡＮと、音源回路Ｂに接続された
Ｎ個の乗算器ＲＢ１〜ＲＢＮと、音源回路Ｃに接続され
たＮ個の乗算器ＲＣ１〜ＲＣＮと、Ｎ個の加算器ＡＲ１
〜ＡＲＮと、Ｎ個の遅延回路ＤＲ１〜ＤＲＮとで右
（Ｒ）チャンネル用の音を生成する。

【００４２】乗算器ＬＡ１は音源回路Ａからの楽音信号
に所定係数ＫＬＡ１を乗じて加算器ＡＬ１に出力する。
乗算器ＬＢ１は音源回路Ｂからの楽音信号に所定係数Ｋ
ＬＢ１を乗じて加算器ＡＬ１に出力する。乗算器ＬＣ１
は音源回路Ｃからの楽音信号に所定係数ＫＬＣ１を乗じ
て加算器ＡＬ１に出力する。加算器ＡＬ１は乗算器ＬＡ
１，ＬＢ１，ＬＣ１からの信号を加算して遅延回路ＤＬ
１に出力する。遅延回路ＤＬ１は１段で構成されてお
り、加算器ＡＬ１からの信号を時間（Ｄ）だけ遅延させ
て、次段の加算器ＡＬ２に出力する。

【００４３】乗算器ＬＡ２、ＬＢ２、ＬＣ２は、音源回
路Ａ、Ｂ、Ｃからの楽音信号に所定係数ＫＬＡ２、ＫＬ
Ｂ２、ＫＬＣ２を乗じて加算器ＡＬ２に出力する。加算
器ＡＬ２は前段の遅延回路ＤＬ１及び乗算器ＬＡ２，Ｌ
Ｂ２，ＬＣ２からの信号を加算して遅延回路ＤＬ２に出
力する。遅延回路ＤＬ２は加算器ＡＬ２からの信号を時
間（Ｄ）だけ遅延させて、次段の加算器ＡＬ３（図示せ
ず）に出力する。

【００４４】乗算器ＬＡＮ、ＬＢＮ、ＬＢＣは、音源回
路Ａ、Ｂ、Ｃからの楽音信号に所定係数ＫＬＡＮ、ＫＬ
ＢＮ、ＫＬＣＮを乗じて加算器ＡＬＮに出力する。加算
器ＡＬＮは前段の遅延回路ＤＬＮ−１及び乗算器ＬＡ
Ｎ，ＬＢＮ，ＬＣＮからの信号を加算して遅延回路ＤＬ
Ｎに出力する。遅延回路ＤＬＮは加算器ＡＬＮからの信
号を時間（Ｄ）だけ遅延させて、それを最終的なＬチャ
ンネルの楽音信号として出力する。

【００４５】乗算器ＲＡ１は音源回路Ａからの楽音信号
に所定係数ＫＲＡ１を乗じて加算器ＡＲ１に出力する。
乗算器ＲＢ１は音源回路Ｂからの楽音信号に所定係数Ｋ
ＲＢ１を乗じて加算器ＡＲ１に出力する。乗算器ＲＣ１
は音源回路Ｃからの楽音信号に所定係数ＫＲＣ１を乗じ
て加算器ＡＲ１に出力する。加算器ＡＲ１は乗算器ＲＡ
１，ＲＢ１，ＲＣ１からの信号を加算して遅延回路ＤＲ
１に出力する。遅延回路ＤＲ１は１段で構成されてお
り、加算器ＡＲ１からの信号を時間（Ｄ）だけ遅延させ
て、次段の加算器ＡＲ２に出力する。

【００４６】乗算器ＲＡ２、ＲＢ２、ＲＣ２は、音源回
路Ａ、Ｂ、Ｃからの楽音信号に所定係数ＫＲＡ２、ＫＲ
Ｂ２、ＫＲＣ２を乗じて加算器ＡＲ２に出力する。加算
器ＡＲ２は前段の遅延回路ＤＲ１及び乗算器ＲＡ２，Ｒ
Ｂ２，ＲＣ２からの信号を加算して遅延回路ＤＲ２に出
力する。遅延回路ＤＲ２は加算器ＡＲ２からの信号を時
間（Ｄ）だけ遅延させて、次段の加算器ＡＲ３（図示せ
ず）に出力する。

【００４７】乗算器ＲＡＮ、ＲＢＮ、ＲＣＮは音源回路
Ａ、Ｂ、Ｃからの楽音信号に所定係数ＫＲＡＮ、ＫＲＢ
Ｎ、ＫＲＣＮを乗じて加算器ＡＲＮに出力する。加算器
ＡＲＮは前段の遅延回路ＤＲＮ−１及び乗算器ＲＡＮ，
ＲＢＮ，ＲＣＮからの信号を加算して遅延回路ＤＲＮに
出力する。遅延回路ＤＲＮは加算器ＡＲＮからの信号を
時間（Ｄ）だけ遅延させて、それを最終的なＲチャンネ
ルの楽音信号として出力する。

【００４８】図５の実施例において、定位制御回路のサ
ンプリング周波数が５０ＫＨｚの場合、Ｎの値は２５と
なる。すなわち、定位制御回路は５０個の加算器と５０
個の遅延回路と１５０個の乗算器とから構成される。そ
して、遅延時間を１サンプリング周波数に相当する遅延
時間よりも小さな範囲に設定する場合には、前後の乗算
器の乗算係数の値を図４の関数に従って可変制御すれば
よい。

【００４９】例えば、図１の遅延回路Ｄ１３が６段構
成、遅延回路Ｄ３５が２段構成、遅延回路Ｄ５０が１０
段構成、遅延回路Ｄ２４が１０段構成、遅延回路Ｄ６０
が６段構成の場合には、図５の各乗算器の乗算係数を次
のように設定することによって、図１の定位制御回路と
同じものを構成することができる。すなわち、乗算器Ｌ
Ａ７の乗算係数ＫＬＡ７を乗算係数ＬＡＬに、乗算器Ｌ
Ｂ１３の乗算係数ＫＬＢ１３を乗算係数ＬＢＬに、乗算
器ＬＣ１５の乗算係数ＫＬＣ１５を乗算係数ＬＣＬに、
乗算器ＲＡ９の乗算係数ＫＲＡ９を乗算係数ＬＡＲに、
乗算器ＲＢ１９の乗算係数ＫＲＢ１９を乗算係数ＬＢＲ
に、乗算器ＲＣ１９の乗算係数ＫＲＣ１９を乗算係数Ｌ
ＣＲに設定し、これ以外の乗算器ＬＡ１〜ＬＡ６，ＬＡ
８〜ＬＡ２５，ＬＢ１〜ＬＢ１２，ＬＢ１４〜ＬＢ２
５，ＬＣ１〜ＬＣ１４，ＬＣ１６〜ＬＣ２５，ＲＡ１〜
ＲＡ８，ＲＡ１０〜ＲＡ２５，ＲＢ１〜ＲＢ１８，ＲＢ
２０〜ＲＢ２５，ＲＣ１〜ＲＣ１８，ＲＣ２０〜ＲＣ２
５の各乗算係数を０に設定する。

【００５０】図６は、図１の定位制御回路を実現するた
めの他の実施例を示す図である。図６の定位制御回路
は、３つの音源回路Ａ，Ｂ，Ｃからの楽音信号に対して
それぞれ独立に音像定位を与えるものである。なお、定
位制御回路は、右（Ｒ）チャンネルの音を出力する部分
と左（Ｌ）チャンネルの音を出力する部分で構成される
が、両者の構成は同じなので、図では右（Ｒ）チャンネ
ルの音を出力する部分のみの構成を示す。この定位制御
回路は、リングバッファ６１と、このリングバッファ６
１の所定のアドレスからデータを読み出す出力ポートＲ
と、このリングバッファ６１の所定のアドレスからデー
タを読出し、それに各音源回路Ａ，Ｂ，Ｃからの楽音信
号を加算し、その加算値を同じアドレスに書込むデータ
読み書きユニット６２，６３，６４とから構成される。
この定位制御回路はディジタルシグナルプロセッサで構
成される。

【００５１】リングバッファ６１は、バッファサイズ
（Ｂｕｆｆｅｒ Ｓｉｚｅ）２６段、すなわち２６個の
アドレスＡ００〜Ａ１９で構成されるメモリである。右
（Ｒ）チャンネルの出力ポートＲ（ＯＵＴＰＵＴ ＰＯ
ＲＴ Ｒ）は、出力指標（ｏｕｔｐｕｔ ｉｎｄｅｘ）
に対応したリングバッファ６１のアドレス（ＲＩＮＧ
ＢＵＦＦＥＲ Ｒ〔ｏｕｔｐｕｔ ｉｎｄｅｘ〕）から
データを読出し、それを右チャンネルの音として出力す
る。ここで、出力指標は、出力ポートＲがリングバッフ
ァ６１のどのアドレスに対応するのかを示す。図では、
出力指標がアドレスＡ００であり、出力ポートＲがリン
グバッファ６１のアドレスＡ００からデータを読み出す
ように示されている。

【００５２】データ読み書きユニット６２は、加算器６
２Ａと乗算器６２Ｅから構成される。乗算器６２Ｅは音
源回路Ａからの楽音信号に乗算係数ＬＡＲ＝０．７を乗
じ、その乗算結果を加算器６２Ａに出力する。加算器６
２Ａは乗算器６２Ｅからの乗算結果と、リングバッファ
６１の第１ポインタに対応したアドレスから読み出され
たデータとを加算し、その加算結果を再びそのアドレス
に書込む。ここで、第１ポインタは、データ読み書きユ
ニット６２が読み書き処理の対象とするリングバッファ
６１のアドレスを示し、出力指標とオフセット値ｏｆＡ
との加算値（ｏｕｔｐｕｔ ｉｎｄｅｘ＋ｏｆＡ）とな
る。この実施例では、オフセット値ｏｆＡは１アドレス
分に対応する値『１』であるため、第１ポインタは出力
指標のアドレスＡ００とオフセット値ｏｆＡ＝１との加
算値Ａ０１となる。従って、図ではデータ読み書きユニ
ット６２がリングバッファ６１のアドレスＡ０１からデ
ータを読み出し、それに音源回路Ａからの楽音信号（乗
算係数ＬＡＲの乗じられたもの）を加算し、その加算結
果を再びアドレスＡ０１に書き込むように示されてい
る。

【００５３】データ読み書きユニット６３は、データ読
み書きユニット６２と同じ構成であり、リングバッファ
６１のアドレスＡ０３からデータを読み出し、それに音
源回路Ｂからの楽音信号（乗算係数ＬＢＲ＝０．２の乗
じられたもの）を加算し、その加算結果を再びアドレス
Ａ０３に書き込む。

【００５４】データ読み書きユニット６４は、データ読
み書きユニット６２と同じ構成であり、リングバッファ
６１のアドレスＡ０８からデータを読み出し、それに音
源回路Ｃからの楽音信号（乗算係数ＬＣＲ＝０．３の乗
じられたもの）を加算し、その加算結果を再びアドレス
Ａ０８に書き込むように示されている。

【００５５】図６の定位制御回路において、出力指標
（ｏｕｔｐｕｔ ｉｎｄｅｘ）は１ずつデクリメントす
るので、第１〜第３ポインタもそれに応じて１ずつデク
リメントする。すると、リングバッファ６１と出力ポー
トＲ及びデータ読み書きユニット６２〜６４との間の接
続関係も１段ずつずれるようになるので、リングバッフ
ァ６１は図面上をあたかも右回転するかのように動作す
る。このとき、第１、第２及び第３ポインタのそれぞれ
のオフセット値ｏｆＡ，ｏｆＢ，ｏｆＣを任意の値に設
定することによって、各音源回路Ａ〜Ｃからの楽音信号
をバッファサイズ２５からそのオフセット値を減じた値
に応じただけ遅延させて出力ポートＲから出力できるよ
うになる。

【００５６】すなわち、定位制御回路のサンプリング周
波数が５０ＫＨｚだとすると、音源回路Ａの楽音信号が
出力ポートＲから出力されるまでの遅延時間は、リング
バッファ６１のバッファサイズ『２６』からオフセット
値ｏｆＡ＝１を減じた値『２５』に１サンプリング周波
数に相当する遅延時間（０．０２ｍｓ）を乗じた値０．
５０ｍｓとなる。同様に、音源回路Ｂの楽音信号が出力
ポートＲから出力されるまでの遅延時間は、バッファサ
イズ『２６』からオフセット値ｏｆＢ＝３を減じた値
『２３』に１サンプリング周波数に相当する遅延時間
（０．０２ｍｓ）を乗じた値０．４６ｍｓとなり、音源
回路Ｃの楽音信号が出力ポートＲから出力されるまでの
遅延時間は、バッファサイズ『２６』からオフセット値
ｏｆＢ＝８を減じた値『１８』に１サンプリング周波数
に相当する遅延時間（０．０２ｍｓ）を乗じた値０．３
６ｍｓとなる。

【００５７】図６の実施例において、定位制御回路のサ
ンプリング周波数が５０ＫＨｚの場合、出力ポートＲか
ら出力される楽音信号の取り得る遅延時間は１サンプリ
ング周波数に相当する遅延時間（０．０２ｍｓ）の整数
倍の値であり、これ以上遅延時間を滑らかに制御するこ
とは困難である。そこで、１サンプリング周波数に相当
する遅延時間よりも小さな遅延時間で定位を滑らかに移
動することのできる実施例について以下説明する。

【００５８】図７は、１サンプリング周波数に相当する
遅延時間よりも小さな遅延時間で定位を滑らかに移動す
ることのできるリングバッファから構成される図６の定
位制御回路の別の例を示す図である。この定位制御回路
は、３つの音源回路Ａ，Ｂ，Ｃからの楽音信号に対して
それぞれ独立に音像定位を与える。なお、定位制御回路
は、右（Ｒ）チャンネルの音を出力する部分と左（Ｌ）
チャンネルの音を出力する部分で構成されるが、両者の
構成は同じなので、図では右（Ｒ）チャンネルの音を出
力する部分のみの構成を示す。この定位制御回路は、リ
ングバッファ７１と、このリングバッファ７１の所定の
アドレスからデータを読み出す出力ポートＲと、このリ
ングバッファ７１の所定のアドレスからデータを読出
し、それに各音源回路Ａ，Ｂ，Ｃからの楽音信号を加算
し、その加算値を同じアドレスに書込むデータ読み書き
ユニット７２，７３，７４とから構成される。

【００５９】リングバッファ７１は、図６のリングバッ
ファ６１と同じ構成であり、バッファサイズ（Ｂｕｆｆ
ｅｒ Ｓｉｚｅ）２６段、すなわち２６個のアドレスＡ
００〜Ａ１９で構成されるメモリである。右（Ｒ）チャ
ンネルの出力ポートＲ（ＯＵＴＰＵＴ ＰＯＲＴ Ｒ）
は、出力指標（ｏｕｔｐｕｔ ｉｎｄｅｘ）に対応した
リングバッファ７１のアドレスからデータを読み出し、
それを右チャンネルの音として出力する。ここで、出力
指標は、出力ポートＲがリングバッファ７１のどのアド
レスに対応するのかを示す。図では、出力指標がアドレ
スＡ０Ａであり、出力ポートＲがリングバッファ７１の
アドレスＡ０Ａからデータを読み出すように示されてい
る。

【００６０】データ読み書きユニット７２は、加算器７
２Ａ，７２Ｂと乗算器７２Ｃ，７２Ｄ，７２Ｅから構成
される。乗算器７２Ｅは音源回路Ａからの楽音信号に乗
算係数ＬＡＲ＝０．７を乗じ、その乗算結果を乗算器７
２Ｃ，７２Ｄに出力する。乗算器７２Ｃは乗算器７Ｅか
らの信号に０から１までの範囲の乗算係数を乗じ、その
乗算結果を加算器７２Ａに出力する。乗算器７２Ｃは乗
算器７Ｅからの信号に０から１までの範囲の乗算係数を
乗じ、その乗算結果を加算器７２Ｂに出力する。乗算器
７２Ｃと乗算器７２Ｄとの乗算係数の和は、『１』とな
るように設定される。

【００６１】加算器７２Ａは乗算器７２Ｃからの乗算結
果と、リングバッファ７１の第１ポインタに対応したア
ドレスから読み出されたデータとを加算し、その加算結
果を再びそのアドレスに書込む。ここで、第１ポインタ
は、データ読み書きユニット７２の加算器７２Ａが読み
書き処理の対象とするリングバッファ７１のアドレスを
示し、出力指標とオフセット値ｏｆＡとの加算値（ｏｕ
ｔｐｕｔ ｉｎｄｅｘ＋ｏｆＡ）となる。この実施例で
は、オフセット値ｏｆＡは１アドレス分に対応する値
『１』であるため、第１ポインタは出力指標Ａ０Ａとオ
フセット値ｏｆＡ＝１との加算値Ａ０Ｂとなる。

【００６２】加算器７２Ｂは乗算器７２Ｄからの乗算結
果と、リングバッファ７１の第４ポインタに対応したア
ドレスから読み出されたデータとを加算し、その加算結
果を再びそのアドレスに書込む。ここで、第４ポインタ
は、データ読み書きユニット７２の加算器７２Ｂが読み
書き処理の対象とするリングバッファ７１のアドレスを
示し、第１ポインタに対して１アドレス分だけさらにオ
フセットされた値（ｏｕｔｐｕｔ ｉｎｄｅｘ＋ｏｆＡ
＋１）となる。この実施例では、オフセット値ｏｆＡは
『１』であるため、第４ポインタは出力指標Ａ０Ａとオ
フセット値ｏｆＡ＝１との加算値Ａ０Ｂにさらに『１』
を加算した値Ａ０Ｃとなる。

【００６３】従って、データ読み書きユニット７２はア
ドレスＡ０Ｂからデータを読み出し、それに音源回路Ａ
からの楽音信号に乗算係数ＬＡＲの乗じられたものの一
部（乗算器７２Ｃの乗算結果）を加算し、その加算結果
を再びアドレスＡ０Ｂに書き込むと共にアドレスＡ０Ｃ
からデータを読み出し、それに音源回路Ａからの楽音信
号に乗算係数ＬＡＲの乗じられたものの残り（乗算器７
２Ｄの乗算結果）を加算し、その加算結果を再びアドレ
スＡ０Ｃに書き込む。このようにしてデータ読み書きユ
ニット７２は、サンプリング周波数が５０ＫＨｚの場
合、出力ポートＲから出力される楽音信号の取り得る遅
延時間を０．５０ｍｓから０．４８ｍｓの範囲で自由に
可変できるので、これに応じて定位制御回路は定位を滑
らかに移動することができるようになる。

【００６４】データ読み書きユニット７３は、データ読
み書きユニット７２と同じ構成であり、アドレスＡ０Ｄ
からデータを読み出し、それに音源回路Ｂからの楽音信
号に乗算係数ＬＢＲの乗じられたものの一部（乗算器７
３Ｃの乗算結果）を加算し、その加算結果を再びアドレ
スＡ０Ｄに書き込むと共にアドレスＡ０Ｅからデータを
読み出し、それに音源回路Ｂからの楽音信号に乗算係数
ＬＢＲの乗じられたものの残り（乗算器７３Ｄの乗算結
果）を加算し、その加算結果を再びアドレスＡ０Ｅに書
き込む。このようにしてデータ読み書きユニット７３
は、サンプリング周波数が５０ＫＨｚの場合、出力ポー
トＲから出力される楽音信号の取り得る遅延時間を０．
４６ｍｓから０．４４ｍｓの範囲で自由に可変できるの
で、これに応じて定位制御回路は定位を滑らかに移動さ
せることができる。

【００６５】データ読み書きユニット７４は、データ読
み書きユニット７２と同じ構成であり、アドレスＡ１２
からデータを読み出し、それに音源回路Ｃからの楽音信
号に乗算係数ＬＣＲの乗じられたものの一部（乗算器７
４Ｃの乗算結果）を加算し、その加算結果を再びアドレ
スＡ１２に書き込むと共にアドレスＡ１３からデータを
読み出し、それに音源回路Ｃからの楽音信号に乗算係数
ＬＣＲの乗じられたものの残り（乗算器７４Ｄの乗算結
果）を加算し、その加算結果を再びアドレスＡ１３に書
き込む。このようにしてデータ読み書きユニット７４
は、サンプリング周波数が５０ＫＨｚの場合、出力ポー
トＲから出力される楽音信号の取り得る遅延時間を０．
３６ｍｓから０．３４ｍｓの範囲で自由に可変できるの
で、これに応じて定位制御回路は定位を滑らかに移動す
ることができる。

【００６６】図８は、図６及び図７の定位制御回路の変
形例を示す図である。図６及び図７では、１個のリング
バッファ６１又は７１を右（Ｒ）チャンネル用又は左
（Ｌ）チャンネル用として使用する場合について説明し
たが、図８ではバッファサイズ（構成段数）の大きなリ
ングバッファの一部を右（Ｒ）及び左（Ｌ）チャンネル
用として使用し、残りの部分を他のエフェクト処理に使
用するように構成されたものについて説明する。この定
位制御回路は、ディジタルシグナルプロセッサ（ＤＳ
Ｐ）によって構成される。

【００６７】図８の定位制御回路は、リングバッファ８
１の一部と、このリングバッファ８１の所定のアドレス
からデータを読み出す右及び左チャンネル出力ポート
Ｒ，Ｌと、このリングバッファ８１の所定のアドレスの
データをリセットするリセットユニット８０Ｒ，８０Ｌ
と、このリングバッファ８１の所定のアドレスからデー
タを読出し、それに各音源回路Ａ，Ｂ，Ｃからの楽音信
号を加算し、その加算値を同じアドレスに書込む複数個
のデータ読み書きユニット８２〜８９とから構成され
る。このデータ読み書きユニット８２〜８９はそれぞれ
加算器と乗算器とから構成される。

【００６８】リングバッファ８１は、例えば２５６段
（２５６個のアドレスＡ００〜ＡＦＦ）で構成され、ポ
インタが１ずつデクリメントすることによって、あたか
も図面上を右回転するようなアドレス設定となってい
る。この実施例ではリングバッファ８１の一部である約
５１段分が定位制御回路用として使用される。そして、
この５１段中の半分の２６段が右（Ｒ）チャンネル処理
用として使用され、残りの半分の２６段が左（Ｌ）チャ
ンネル処理用として使用される。なお、バッファサイズ
が５１段なのは、出力ポートＲとリセットユニット８０
Ｒが同じポインタに応じたアドレスに共通にアクセスし
ているからである。図では、アドレスＡ６Ｂ〜Ａ９Ｅの
５１段が定位制御回路として使用され、アドレスＡ６Ｂ
〜Ａ８５の２６段が右（Ｒ）チャンネル用処理用、アド
レスＡ８５〜Ａ９Ｅの２６段が左（Ｌ）チャンネル処理
用として使用されている。

【００６９】右チャンネルリセットユニット８０Ｒは、
乗算係数０の乗算器で構成され、右チャンネルリセット
指標（ｒｅｓｅｔ ｉｎｄｅｘ Ｒ）に対応したリング
バッファ８１のアドレス（ＲＩＮＧ ＢＵＦＦＥＲ〔ｒ
ｅｓｅｔ ｉｎｄｅｘ Ｒ〕）のデータをリセットす
る。ここで、右チャンネルリセット指標は、右チャンネ
ルリセットユニット８０Ｒがリングバッファ８１のどの
アドレスに対応するのかを示す。図では、右チャンネル
リセット指標がアドレスＡ６Ｂを示し、右チャンネルリ
セットユニット８０Ｒがリングバッファ８１のアドレス
Ａ６Ｂのデータをリセットしている。

【００７０】データ読み書きユニット８２は、音源回路
Ａからの楽音信号に０．７から０までの範囲の乗算係数
ＬＡＲ１＝０．７〜０を乗じ、その乗算結果と、リング
バッファ８１の第１ポインタに対応したアドレスから読
み出されたデータとを加算し、その加算結果を再びその
アドレスに書込む。ここで、第１ポインタは、このデー
タ読み書きユニット８２が読み書き処理の対象とするリ
ングバッファ８１のアドレスを示すものであり、右チャ
ンネルリセット指標とオフセット値ｏｆＡ１との加算値
（ｒｅｓｅｔ ｉｎｄｅｘ Ｒ＋ｏｆＡ１）となる。

【００７１】この図では、オフセット値ｏｆＡ１は、図
６及び図７と同様に１アドレス分に対応する値『１』で
あり、第１ポインタは右チャンネルリセット指標Ａ６Ｂ
とオフセット値ｏｆＡ１＝１との加算値Ａ６Ｃとなる。
従って、データ読み書きユニット８２の加算器はリング
バッファ８１のアドレスＡ６Ｃからデータを読み出し、
それに音源回路Ａからの楽音信号に乗算係数ＬＡＲ１＝
０．７〜０の乗じられたもの（乗算器から出力される乗
算結果）を加算し、その加算結果を再びアドレスＡ６Ｃ
に書き込むという、図６のデータ読み書きユニット６２
と同様の働きをする。。

【００７２】データ読み書きユニット８３は、音源回路
Ａからの楽音信号に０から０．７までの範囲の乗算係数
ＬＡＲ２＝０〜０．７を乗じ、その乗算結果と、リング
バッファ８１の第２ポインタに対応したアドレスから読
み出されたデータとを加算し、その加算結果を再びその
アドレスに書込む。なお、データ読み書きユニット８２
の乗算器とデータ読み書きユニット８３の乗算器との乗
算係数の和（ＬＡＲ１＋ＬＡＲ２）は、『０．７』とな
るように設定される。ここで、第２ポインタは、このデ
ータ読み書きユニット８３が読み書き処理の対象とする
リングバッファ８１のアドレスを示すものであり、右チ
ャンネルリセット指標とオフセット値ｏｆＡ２との加算
値（ｒｅｓｅｔ ｉｎｄｅｘ Ｒ＋ｏｆＡ２）となる。

【００７３】この図では、オフセット値ｏｆＡ２は、オ
フセット値ｏｆＡ１よりも１アドレス分だけ大きい値
『２』である。従って、第２ポインタは右チャンネルリ
セット指標Ａ６Ｂとオフセット値ｏｆＡ２＝２との加算
値Ａ６Ｄとなる。従って、データ読み書きユニット８３
の加算器はリングバッファ８１のアドレスＡ６Ｄからデ
ータを読み出し、それに音源回路Ａからの楽音信号（乗
算係数ＬＡＲ２＝０〜０．７の乗じられたもの）を加算
し、その加算結果を再びアドレスＡ６Ｄに書き込む。

【００７４】すなわち、データ読み書きユニット８２及
びデータ読み書きユニット８３は、アドレスＡ６Ｃから
データを読み出し、それに楽音信号に乗算係数ＬＡＲ１
＝０．７〜０の乗じられたもの（データ読み書きユニッ
ト８２の乗算器からの乗算結果）を加算し、その加算結
果を再びアドレスＡ６Ｃに書き込むと共にアドレスＡ６
Ｄからデータを読み出し、それに音源回路Ａからの楽音
信号に乗算係数ＬＡＲ２＝０〜０．７の乗じられたもの
（データ読み書きユニット８３の乗算器からの乗算結
果）を加算し、その加算結果を再びアドレスＡ６Ｄに書
き込むという、図７のデータ読み書きユニット７２と同
様の働きをする。

【００７５】このようにしてデータ読み書きユニット８
２及びデータ読み書きユニット８３は、サンプリング周
波数が５０ＫＨｚの場合、出力ポートＲから出力される
楽音信号の取り得る遅延時間を０．５０ｍｓから０．４
８ｍｓの範囲で自由に可変でき、これに応じて定位を滑
らかに移動することができるようになる。

【００７６】データ読み書きユニット８４は、音源回路
Ｂからの楽音信号に乗算係数ＬＢＲ＝０．２を乗じ、そ
の乗算結果と、リングバッファ８１の第３ポインタに対
応したアドレスから読み出されたデータとを加算し、そ
の加算結果を再びそのアドレスに書込む。ここで、第３
ポインタは、このデータ読み書きユニット８４が読み書
き処理の対象とするリングバッファ８１のアドレスを示
すものであり、右チャンネルリセット指標とオフセット
値ｏｆＢＲとの加算値（ｒｅｓｅｔ ｉｎｄｅｘ Ｒ＋
ｏｆＢＲ）となる。

【００７７】この図では、オフセット値ｏｆＢＲは、図
６及び図７と同様に３アドレス分に対応する値『３』で
あり、第３ポインタは右チャンネルリセット指標Ａ６Ｂ
とオフセット値ｏｆＢＲ＝３との加算値Ａ６Ｅとなる。
従って、データ読み書きユニット８４の加算器はリング
バッファ８１のアドレスＡ６Ｅからデータを読み出し、
それに音源回路Ｂからの楽音信号に乗算係数ＬＢＲ＝
０．２の乗じられたもの（データ読み書きユニット８４
の乗算器からの乗算結果）を加算し、その加算結果を再
びアドレスＡ６Ｅに書き込むという、図６のデータ読み
書きユニット６３と同様の働きをする。

【００７８】データ読み書きユニット８５は、音源回路
Ｃからの楽音信号に乗算係数ＬＣＲ＝０．３を乗じ、そ
の乗算結果と、リングバッファ８１の第４ポインタに対
応したアドレスから読み出されたデータとを加算し、そ
の加算結果を再びそのアドレスに書込む。ここで、第４
ポインタは、このデータ読み書きユニット８５が読み書
き処理の対象とするリングバッファ８１のアドレスを示
すものであり、右チャンネルリセット指標とオフセット
値ｏｆＣＲとの加算値（ｒｅｓｅｔ ｉｎｄｅｘ Ｒ＋
ｏｆＣＲ）となる。

【００７９】この図では、オフセット値ｏｆＣＲは、図
６及び図７と同様に８アドレス分に対応する値『８』で
あり、第４ポインタは右チャンネルリセット指標Ａ６Ｂ
とオフセット値ｏｆＣＲ＝８との加算値Ａ７３となる。
従って、加算器８５Ａはリングバッファ８１のアドレス
Ａ７３からデータを読み出し、それに音源回路Ｃからの
楽音信号に乗算係数ＬＣＲ＝０．３の乗じられたもの
（乗算器８５Ｅから出力される乗算結果）を加算し、そ
の加算結果を再びアドレスＡ７３に書き込むという、図
６のデータ読み書きユニット６４と同様の働きをする。

【００８０】右（Ｒ）チャンネル用出力ポートＲ（ＯＵ
ＴＰＵＴ ＰＯＲＴ Ｒ）は、右チャンネル出力指標
（ｏｕｔｐｕｔ ｉｎｄｅｘ Ｒ）に対応したリングバ
ッファ８１のアドレス（ＲＩＮＧ ＢＵＦＦＥＲ〔ｏｕ
ｔｐｕｔ ｉｎｄｅｘ Ｒ〕）からデータを読出し、そ
れを右チャンネルの音として出力する。ここで、右チャ
ンネル出力指標は、右チャンネル用出力ポートＲがリン
グバッファ８１のどのアドレスに対応するのかを示すも
のであり、右チャンネルリセット指標にバッファサイズ
２６段に相当するだけのオフセット値『１９』の加算さ
れた値（ｒｅｓｅｔ ｉｎｄｅｘ Ｒ＋１９）となる。
図では、右チャンネルリセット指標がアドレスＡ６Ｂな
ので、右チャンネル出力指標はアドレスＡ８５となり、
右チャンネル出力ポートＲはリングバッファ８１のアド
レスＡ８５からデータを読み出すように示されている。

【００８１】左チャンネルリセットユニット８０Ｌは、
乗算係数０の乗算器で構成され、前述の右チャンネル出
力指標（ｏｕｔｐｕｔ ｉｎｄｅｘ Ｒ）に対応したリ
ングバッファ８１のアドレス（ＲＩＮＧ ＢＵＦＦＥＲ
〔ｏｕｔｐｕｔ ｉｎｄｅｘＬ〕）のデータをリセット
する。すなわち、左チャンネルリセットユニット８０Ｌ
は、右チャンネル用出力ポートＲが右チャンネル出力指
標に対応したリングバッファ８１のアドレスからデータ
を読出した後に、そのアドレスのデータをリセットす
る。従って、前述の右チャンネル出力指標は、左チャン
ネルリセットユニット８０Ｌがリングバッファ８１のど
のアドレスに対応するのかを示す左チャンネルリセット
指標（ｒｅｓｅｔ ｉｎｄｅｘ Ｌ）でもある。図で
は、この右チャンネル出力指標（左チャンネルリセット
指標）がアドレスＡ８５を示し、左チャンネルリセット
ユニット８０Ｌがリングバッファ８１のアドレスＡ８５
のデータをリセットしている場合が示してある。

【００８２】データ読み書きユニット８６は、音源回路
Ａからの楽音信号に０．６から０までの範囲の乗算係数
ＬＡＬ１＝０．６〜０を乗じ、その乗算結果と、リング
バッファ８１の第５ポインタに対応したアドレスから読
み出されたデータとを加算し、その加算結果を再びその
アドレスに書込む。ここで、第５ポインタは、このデー
タ読み書きユニット８６が読み書き処理の対象とするリ
ングバッファ８１のアドレスを示すものであり、左チャ
ンネルリセット指標とオフセット値ｏｆＡ３との加算値
（ｒｅｓｅｔ ｉｎｄｅｘ Ｌ＋ｏｆＡ３）となる。

【００８３】データ読み書きユニット８７は、音源回路
Ａからの楽音信号に０から０．６までの範囲の乗算係数
ＬＡＬ２＝０〜０．６を乗じ、その乗算結果と、リング
バッファ８１の第６ポインタに対応したアドレスから読
み出されたデータとを加算し、その加算結果を再びその
アドレスに書込む。なお、データ読み書きユニット８６
の乗算器とデータ読み書きユニット８７の乗算器との乗
算係数の和（ＬＡＬ１＋ＬＡＬ２）は、『０．６』とな
るように設定される。ここで、第６ポインタは、このデ
ータ読み書きユニット８７が読み書き処理の対象とする
リングバッファ８１のアドレスを示すものであり、左チ
ャンネルリセット指標とオフセット値ｏｆＡ４との加算
値（ｒｅｓｅｔ ｉｎｄｅｘ Ｌ＋ｏｆＡ４）となる。

【００８４】この図では、オフセット値ｏｆＡ４は、オ
フセット値ｏｆＡ３よりも１アドレス分だけ大きい値で
ある。データ読み書きユニット８６及び８７は、出力ポ
ートＬから出力される楽音信号の取り得る遅延時間を自
由に可変し、これに応じて定位を滑らかに移動すること
ができる。

【００８５】データ読み書きユニット８８は、音源回路
Ｂからの楽音信号に乗算係数ＬＢＬ＝０．５を乗じ、そ
の乗算結果と、リングバッファ８１の第７ポインタに対
応したアドレスから読み出されたデータとを加算し、そ
の加算結果を再びそのアドレスに書込む。ここで、第７
ポインタは、このデータ読み書きユニット８８が読み書
き処理の対象とするリングバッファ８１のアドレスを示
すものであり、左チャンネルリセット指標とオフセット
値ｏｆＢＬとの加算値（ｒｅｓｅｔ ｉｎｄｅｘ Ｌ＋
ｏｆＢＬ）となる。

【００８６】データ読み書きユニット８９は、音源回路
Ｃからの楽音信号に乗算係数ＬＣＬ＝０．４を乗じ、そ
の乗算結果と、リングバッファ８１の第８ポインタに対
応したアドレスから読み出されたデータとを加算し、そ
の加算結果を再びそのアドレスに書込む。ここで、第８
ポインタは、このデータ読み書きユニット８９が読み書
き処理の対象とするリングバッファ８１のアドレスを示
すものであり、左チャンネルリセット指標とオフセット
値ｏｆＣＬとの加算値（ｒｅｓｅｔ ｉｎｄｅｘ Ｌ＋
ｏｆＣＬ）となる。

【００８７】左（Ｌ）チャンネル用出力ポートＬ（ＯＵ
ＴＰＵＴ ＰＯＬＴ Ｌ）は、左チャンネル出力指標
（ｏｕｔｐｕｔ ｉｎｄｅｘ Ｌ）に対応したリングバ
ッファ８１のアドレス（ＲＩＮＧ ＢＵＦＦＥＲ〔ｏｕ
ｔｐｕｔ ｉｎｄｅｘ Ｌ〕）からデータを読出し、そ
れを左チャンネルの音として出力する。ここで、左チャ
ンネル出力指標は、左チャンネル用出力ポートＬがリン
グバッファ８１のどのアドレスに対応するのかを示すも
のであり、左チャンネルリセット指標にバッファサイズ
の２６段に相当するだけのオフセット値『１９』の加算
された値（ｒｅｓｅｔ ｉｎｄｅｘ Ｌ＋１９）とな
る。図では、左チャンネルリセット指標がアドレスＡ８
５なので、左チャンネル出力指標はアドレスＡ９Ｅとな
り、左チャンネル出力ポートＬはリングバッファ８１の
アドレスＡ９Ｅからデータを読み出すように示される。

【００８８】図８の定位制御回路において、第１から第
８までの各ポインタのそれぞれのオフセット値ｏｆＡ
１，ｏｆＡ２，ｏｆＢＲ，ｏｆＣＲ，ｏｆＡ３，ｏｆＡ
４，ｏｆＢＬ，ｏｆＣＬを任意の値に設定することによ
って、各音源回路Ａ〜Ｃからの楽音信号をそのオフセッ
ト値に応じただけ遅延させて各出力ポートＲ，Ｌから出
力することができるようになる。また、図８の実施例で
は、音源回路Ａの楽音信号に対してだけ遅延時間を１サ
ンプリング周波数に相当する時間よりも小さな遅延時間
に設定し、定位を滑らかに移動させる場合について説明
したが、音源回路Ｂ及びＣの楽音信号に対しても加算器
と乗算器とからなるデータ読み書きユニットを新たに付
加するだけで、同様に定位を滑らかに移動させることが
可能であることはいうまでもない。

【００８９】この実施例では、１つの音色の楽音に対し
て音像の移動を行う場合について説明したが、３つの音
色の楽音を同時に移動させる場合には、合計６組のクロ
スフェード用のデータ読み書きユニットが必要である。
逆に３つの音色の楽音を移動させる場合でも、同時に移
動させる必要のない場合には、１組のデータ読み書きユ
ニットをクロスフェード用として使い回せば効率がよ
い。

【００９０】次に図２の電子楽器の動作を説明する。こ
の実施例では、電子楽器は１つの押鍵に対して３つの音
色の楽音を同時に発音するものとして説明する。図９は
マイクロコンピュータが処理するメインルーチンの一例
を示す図である。まず、初期設定処理では、電源投入時
にマイクロコンピュータがデータ及びワーキングＲＡＭ
１２に記憶されている各種データを初期値にセットす
る。パネル処理では、パネル操作子１８上の各操作子に
応じたイベント処理を行う。鍵盤処理では、鍵盤インタ
ーフェース１４からの押鍵イベント又は離鍵イベントに
基づいた処理を行う。その他の処理では、上記以外のそ
の他の種々の処理を行う。

【００９１】図１０は、図９のパネル処理の詳細を示す
図である。まず、音色選択処理では、演奏者によるパネ
ル操作子１８の操作に基づいた任意の３つの音色を選択
設定する。音像定位位置選択処理では、選択された３つ
の音色をどこに定位させるかの設定を行う。この設定に
は、パネル操作子１８の音像設定操作子の操作量に応じ
て音色に対応した楽器のシンボルマーク（イメージ図）
等が表示部１６上を移動するようにする。すなわち、演
奏者は表示部１６を見ながら音像設定操作子を操作し
て、音色対応のシンボルマークを適当な位置に表示させ
るだけで音色の音像定位位置を容易に設定できるように
なる。

【００９２】リアルタイム音像移動処理では、ジョイス
ティック等の操作子を演奏中に動かすことにより発音中
の音像を移動させる。この処理の詳細は後述する。補間
速度設定処理では、リアルタイム音像移動処理における
音像の移動の仕方が気に入らないとき、例えば、ジョイ
スティックの動きに対して追従性が悪いときには、補間
レートに関する操作子を演奏者が変更すると、それに応
じて補間が速くなるようにＣＰＵ１０は補間回路９３の
補間レートを調整する。その他のパネル処理では、本発
明に直接関係しないデータ設定などの処理を行う。

【００９３】図１１は、図９の鍵盤処理の詳細を示す図
である。以下、この鍵盤処理を各ステップに従って説明
する。 ステップ１１１：鍵盤インターフェース１４からのキー
イベントが押鍵イベントかどうかを判定し、押鍵イベン
ト（ＹＥＳ）の場合には次のステップ１１２に進み、そ
うでない（ＮＯ）場合はステップ１１４にジャンプす
る。 ステップ１１２：３つの音色に対応した３チャンネル分
の空きチャンネルを探す。

【００９４】ステップ１１３：３つの音色の音色データ
をそれぞれのチャンネルに送る。 ステップ１１４：鍵盤インターフェース１４からのキー
イベントが離鍵イベントかどうかを判定し、離鍵イベン
ト（ＹＥＳ）の場合には次のステップ１１５に進み、そ
うでない（ＮＯ）場合はリターンする。 ステップ１１５：キーオフイベントに対応したキーオフ
処理を行う。

【００９５】図１２は、図９のリアルタイム音像移動処
理の詳細を示す図である。以下、このリアルタイム音像
移動処理を各ステップに従って説明する。 ステップ１２１：ジョイスティック等の操作子の移動あ
りかどうか、すなわち操作子が操作されたかどうかを判
定し、移動あり（ＹＥＳ）の場合は次のステップ１２２
に進み、そうでない（ＮＯ）場合はリターンする。

【００９６】ステップ１２２：操作子の移動出力から右
チャンネル用の係数（Ｒ係数）、左チャンネル用の係数
（Ｌ係数）、右チャンネル用のアドレス（Ｒアドレス）
及び左チャンネル用のアドレス（Ｌアドレス）をそれぞ
れ求める。ここで、右チャンネル用の係数（Ｒ係数）は
データ読み書きユニット８２又は８３の乗算器の乗算係
数ＬＡＲ１又はＬＡＲ２に、左チャンネル用の係数（Ｌ
係数）はデータ読み書きユニット８６又は８７の乗算器
の乗算係数ＬＡＬ１又はＬＡＬ２に、右チャンネル用の
アドレス（Ｒアドレス）はデータ読み書きユニット８２
又は８３のオフセット値ｏｆＡ１又はｏｆＡ２に、左チ
ャンネル用のアドレス（Ｌアドレス）はデータ読み書き
ユニット８６又は８７のオフセット値ｏｆＡ３又はｏｆ
Ａ４に対応する。

【００９７】ステップ１２３：図２のディジタルシグナ
ルプロセッサの補間処理が終了しているかどうかを判定
し、終了している（ＹＥＳ）場合は操作子の移動に応じ
た補間処理を行うために次のステップ１２４以下に進
み、そうでない（ＮＯ）場合は現在補間処理中なのでリ
ターンして、現在の補間処理が終了するのを待つ。

【００９８】ステップ１２４〜１２６の処理は右チャン
ネル用の処理である。 ステップ１２４：データ読み書きユニット８２の補間用
係数Ｃ１が０かどうか、すなわちデータ読み書きユニッ
ト８２又は８３のどちらが音像定位の制御に関して有効
であるかを判定する。補間処理が終了している場合に
は、データ読み書きユニット８２の補間用係数Ｃ１又は
データ読み書きユニット８３の補間用係数Ｃ２のいずれ
か一方が０になっている。補間用係数Ｃ１又はＣ２が０
であるということは、データ読み書きユニット８２又は
８３の乗算器の乗算係数ＬＡＲ１又はＬＡＲ２が０であ
ることを意味する。従って、乗算器の乗算係数ＬＡＲ１
又はＬＡＲ２が０である方のデータ読み書きユニット８
２又は８３は音像定位の制御に関して無効状態にあるこ
とを意味する。従って、補間用係数Ｃ１が０である（Ｙ
ＥＳ）場合は、データ読み書きユニット８２が無効状態
なのでステップ１２５に進み、補間用係数Ｃ１が０でな
い（ＮＯ）場合は、補間用係数Ｃ２が０であり、データ
読み書きユニット８３が無効状態なのでステップ１２６
に進む。

【００９９】ステップ１２５：前のステップ１２４でデ
ータ読み書きユニット８２の補間用係数Ｃ１が０であ
り、データ読み書きユニット８３の補間用係数Ｃ２が所
定の値であると判定されたので、ここではデータ読み書
きユニット８２のオフセット値ｏｆＡ１にＲアドレス
を、補間用係数Ｃ１にＲ係数を、補間用係数Ｃ２に０
を、それぞれ設定する。データ読み書きユニット８２の
オフセット値ｏｆＡ１にＲアドレスが設定され、さらに
補間用係数Ｃ１にＲ係数が設定されることによって、デ
ータ読み書きユニット８２はリングバッファ８１に対し
て右チャンネルリセット指標からオフセット値ｏｆＡ１
だけオフセットした位置で接続するようになる。そし
て、ディジタルシグナルプロセッサ内の補間処理によっ
てデータ読み書きユニット８２の乗算器の乗算係数ＬＡ
Ｒ１はＲ係数へと、データ読み書きユニット８３の乗算
器の乗算係数ＬＡＲ２は０へと補間されるようになる。

【０１００】ステップ１２６：前のステップ１２４でデ
ータ読み書きユニット８２の補間用係数Ｃ１が所定の値
であり、データ読み書きユニット８３の補間用係数Ｃ２
が０であると判定されたので、ここではデータ読み書き
ユニット８３のオフセット値ｏｆＡ２にＲアドレスを、
補間用係数Ｃ１に０を、補間用係数Ｃ２にＲ係数を、そ
れぞれ設定する。データ読み書きユニット８３のオフセ
ット値ｏｆＡ２にＲアドレスが設定され、さらに補間用
係数Ｃ２にＲ係数が設定されることによって、データ読
み書きユニット８３はリングバッファ８１に対して右チ
ャンネルリセット指標からオフセット値ｏｆＡ２だけオ
フセットした位置で接続するようになる。そして、ディ
ジタルシグナルプロセッサ内の補間処理によってデータ
読み書きユニット８３の乗算器の乗算係数ＬＡＲ２はＲ
係数へと、データ読み書きユニット８２の乗算器の乗算
係数ＬＡＲ１は０へと補間されるようになる。

【０１０１】ステップ１２７〜１２９は左チャンネル用
の処理である。 ステップ１２７：データ読み書きユニット８６の補間用
係数Ｃ５が０かどうか、すなわちデータ読み書きユニッ
ト８６又は８７のどちらが音像定位の制御に関して有効
であるかを判定する。補間処理が終了している場合に
は、データ読み書きユニット８６の補間用係数Ｃ５又は
データ読み書きユニット８７の補間用係数Ｃ６のいずれ
か一方が０になっている。補間用係数Ｃ５又はＣ６が０
であるということは、データ読み書きユニット８６又は
８７の乗算器の乗算係数ＬＡＬ１又はＬＡＬ２が０であ
ることを意味する。従って、乗算器の乗算係数ＬＡＬ１
又はＬＡＬ２が０である方のデータ読み書きユニット８
６又は８７は音像定位の制御に関して無効状態にあるこ
とを意味する。従って、補間用係数Ｃ５が０である（Ｙ
ＥＳ）場合は、データ読み書きユニット８６が無効状態
なのでステップ１２８に進み、補間用係数Ｃ５が０でな
い（ＮＯ）場合は補間用係数Ｃ６が０であり、データ読
み書きユニット８７が無効状態なのでステップ１２９に
進む。

【０１０２】ステップ１２８：前のステップ１２７でデ
ータ読み書きユニット８６の補間用係数Ｃ５が０であ
り、データ読み書きユニット８７の補間用係数Ｃ６が所
定の値であると判定されたので、ここではデータ読み書
きユニット８６のオフセット値ｏｆＡ３にＲアドレス
を、補間用係数Ｃ５にＲ係数を、補間用係数Ｃ６に０
を、それぞれ設定する。データ読み書きユニット８６の
オフセット値ｏｆＡ３にＲアドレスが設定され、さらに
補間用係数Ｃ５にＲ係数が設定されることによって、デ
ータ読み書きユニット８６はリングバッファ８１に対し
て左チャンネルリセット指標からオフセット値ｏｆＡ３
だけオフセットした位置で接続するようになる。そし
て、ディジタルシグナルプロセッサ内の補間処理によっ
てデータ読み書きユニット８６の乗算器の乗算係数ＬＡ
Ｌ１はＲ係数へと、データ読み書きユニット８７の乗算
器の乗算係数ＬＡＬ２は０へと補間されるようになる。

【０１０３】ステップ１２５：前のステップ１２４でデ
ータ読み書きユニット８６の補間用係数Ｃ５が所定の値
であり、データ読み書きユニット８７の補間用係数Ｃ６
が０であると判定されたので、ここではデータ読み書き
ユニット８７のオフセット値ｏｆＡ２にＲアドレスを、
補間用係数Ｃ５に０を、補間用係数Ｃ６にＲ係数を、そ
れぞれ設定する。

【０１０４】データ読み書きユニット８７のオフセット
値ｏｆＡ２にＲアドレスが設定され、さらに補間用係数
Ｃ６にＲ係数が設定されることによって、データ読み書
きユニット８７はリングバッファ８１に対して右チャン
ネルリセット指標からオフセット値ｏｆＡ２だけオフセ
ットした位置で接続するようになる。そして、ディジタ
ルシグナルプロセッサ内の補間処理によってデータ読み
書きユニット８７の乗算器の乗算係数ＬＡＬ２はＲ係数
へと、データ読み書きユニット８６の乗算器の乗算係数
ＬＡＬ１は０へと補間されるようになる。

【０１０５】図１３は、図１１の鍵盤処理のステップ１
１１，１１２，１１３の別の例を発音処理として示す図
である。図１１ではステップ１１１で鍵盤インターフェ
ース１４からのキーイベントが押鍵イベントであるかど
うかを判定し、ステップ１１２，１１３で３つの音色に
対応した３チャンネル分の空きチャンネルを探し、その
３つの音色の音色データ（音源回路Ａ，Ｂ，Ｃからの各
楽音信号）をそれぞれのチャンネルに送る場合について
説明した。すなわち、図１１では、音源回路Ａ，Ｂ，Ｃ
から３つの音色の音色データ（楽音信号）が出力される
場合に、それぞれの音色に対して既に音像定位チャンネ
ルが割り当てられている。従って、この発音処理では、
音源１９が複数個の音色の音色データ（楽音信号）を出
力する場合に、その音色データを定位制御回路１Ａのど
の音像定位チャンネルに割り当てて定位制御を行うかに
ついて説明する。この発音処理は次のようなステップで
順番に実行される。

【０１０６】ステップ１３１：発音イベント有りかどう
かを判定し、有り（ＹＥＳ）の場合は次のステップ１３
２に進み、無し（ＮＯ）の場合はリターンし、図１１の
ステップ１１４に進む。従って、このステップ１３１
は、図１１のステップ１１１の押鍵イベントかどうかの
判定と同じ処理である。 ステップ１３２：音源１１への発音を指示する。すなわ
ち、空きチャンネルを探し、その音色データを音源１１
に送る。

【０１０７】ステップ１３３：現在発音中の音色以外の
音色を発音する必要性があるのかどうかを判定し、必要
性有り（ＹＥＳ）の場合は次のステップ１３４に進み、
必要性無し（ＮＯ）の場合は直ちにリターンし、図１１
のステップ１１４に進む。すなわち、発音イベントが現
在発音中の音色と異なる場合には、新しい音色に対して
音像定位チャンネルを割り当てる必要があるので、ステ
ップ１３４以下に進み、音像定位チャンネル割り当て処
理を行う。逆に発音イベントが現在発音中の音色と同じ
音色である場合には音像定位チャンネルを割り当てる必
要はないので、直ちにリターンし、図１１のステップ１
１４に進む。

【０１０８】ステップ１３４：空いているユニットが２
組以上存在するかどうかを判定し、空いている（ＹＥ
Ｓ）場合はステップ１３５に進み、空いていない場合に
はステップ１３６に進む。ここで、空いているユニット
とは、乗算係数が０の乗算器を有するデータ読み書きユ
ニットのことをいう。そして、このような空いているユ
ニットが右チャンネルと左チャンネルにそれぞれ１つず
つ存在する場合を、空いているユニットが１組存在する
という。従って、空いているユニットが２組以上存在す
る場合とは、乗算係数０の乗算器からなるデータ読み書
きユニットが右チャンネルと左チャンネルにそれぞれ２
つ以上存在する場合をいう。 ステップ１３５：空いているユニットが２組以上存在す
るので、その中のいずれか１組の空いているユニットに
その音色に対応する音像定位位置のアドレス（Ｒアドレ
ス，Ｌアドレス）と係数（Ｒ係数，Ｌ係数）とを設定
し、音像定位チャンネルの割り当てを行う。 ステップ１３６：前のステップ１３５で空いているユニ
ットが２組以上存在しないと判定されたので、ここでは
空いているユニットが１組かどうかの判定をし、１組
（ＹＥＳ）の場合はステップ１３７に進み、空いている
ユニットが１組も存在しない場合には、リタンし、図１
１のステップ１１４に進む。

【０１０９】ステップ１３７：前のステップ１３５及び
１３６の結果、空いているユニットが１組であると判定
されたので、ここでは現在のモードが音源移動モードな
のかどうかを判定し、現在モードが音源移動モード（Ｙ
ＥＳ）の場合はリターンし、図１１のステップ１１４に
進み、音源移動モードでない（ＮＯ）場合はステップ１
３５に進み、その１組のユニットにその音色に対応する
音像定位位置のアドレス（Ｒアドレス，Ｌアドレス）と
係数（Ｒ係数，Ｌ係数）とを設定する。すなわち、音源
移動モードの場合には、前述のように空いているユニッ
トが１組は必要なので、空いているユニットが１組で現
在のモードが音源移動モードの場合には音像定位チャン
ネルの割り当て処理は行わない。一方、空いているユニ
ットが１組の場合でも現在のモードが音源移動モードで
ない場合にはそのユニットに音像定位チャンネルを割り
当てる。

【０１１０】図１３の実施例によれば、複数音色の音像
定位チャンネルを割り当てているので、シーケンサで自
動演奏させるときなど、音像定位チャンネルより多い音
色が供給される可能のあるとき、発音中の音色だけ音像
定位チャンネルを割り当てることができるので、柔軟性
のあるシステムを構成することができる。また、音像移
動しないときには、クロスフェード用の音像定位チャン
ネルも通常の音像定位チャンネルとして使えるので、音
像定位チャンネルの有効利用ができる。逆に同時に音像
移動する音色が２個以上あるときには、通常の音像定位
チャンネルをクロスフェード用に割り当ててもよいこと
はいうまでもない。

【０１１１】なお、ステップ１３６で空いているユニッ
トが１組も存在しない場合やステップ１３７で現在モー
ドが音源移動モードであると判定された場合には、音像
定位チャンネルの割り当てを行わずに、直ちにリターン
しているが、これに限らず、既に割り当てられている音
像定位チャンネルのうち、定位位置のアドレスと係数と
が最も近いものに割り当てるようにしてもよいし、又は
既に割り当てられている音色に最も近い音色と同じ音像
定位チャンネルに割り当てるようにしてもよい。

【０１１２】上述の実施例によれば、例えば、サンプリ
ング周波数が５０ｋＨｚの場合には音像定位すべき系列
数がいくらふえても遅延係数は２６段×２以下にするこ
とができるので、遅延メモリの大幅な節約になる。

【０１１３】なお、上述の実施例では、１回の押鍵に対
して３つの音色の楽音が同時に発音される場合について
説明したが、複数鍵盤を有する電子楽器や鍵域を分割す
るものなどでは、１つの押鍵に対して１つの音色の楽音
を発音してもかまわない。この場合は、異なる鍵盤を同
時に弾いた時に、異なる音色の楽音が同時に発音される
ので、その場合に本発明の適用が可能となる。また、内
蔵の又は外部のシーケンサなどで自動演奏させる場合
も、異なる音色の楽音が同時に発音されるので、本発明
の適用が可能である。

【０１１４】上述の実施例では、リアルタイム音像移動
処理は演奏者が操作子を操作することよって行われる場
合について説明したが、これに限らず、低周波発振器や
エンベロープ発振器からの時変動信号に応じて機械的に
音像移動を行うようにしてもよい。また、上述の実施例
では、音像移動装置は２次元的な音像定位に関して説明
したが、ＦＩＲフィルタを追加して３次元の音像定位装
置を構成してもよいことはいうまでもない。さらに、実
施例では定位制御装置は電子楽器に内蔵されている場合
について説明したが、外部から複数系列の信号の供給を
受け、それに対して音像定位制御を行うように構成され
た単独の音像定位装置であってもよいことはいうまでも
ない。

【０１１５】

【発明の効果】この発明によれば、定位感を損ねること
なく、複数の音源に対してそれぞれ個別に遅延回路を設
けなくても、所定の遅延時間を与えることができる。

【図面の簡単な説明】

【図１】 図２の定位制御回路の構成を機能ブロックで
示した図である。

【図２】 本発明の音像定位制御装置を内蔵した電子楽
器の概略構成を示すブロック図である。

【図３】 １サンプリング周波数に相当する遅延時間よ
りも小さな遅延時間で定位を滑らかに時変動することの
できる定位制御回路の別の構成例を示す図である。

【図４】 図３定位制御回路を構成する２個の乗算器の
乗算係数と遅延時間との関係を示す図である。

【図５】 図１及び図３の定位制御回路を実現するため
の実施例を示す図である。

【図６】 図１の定位制御回路を実現するための他の実
施例を示す図である。

【図７】 １サンプリング周波数に相当する遅延時間よ
りも小さな遅延時間で定位を滑らかに移動することので
きるリングバッファから構成される図６の定位制御回路
の別の例を示す図である。

【図８】 図６及び図７の定位制御回路の変形例を示す
図である。

【図９】 マイクロコンピュータが処理するメインルー
チンの一例を示す図である。

【図１０】 図９のパネル処理の詳細を示す図である。

【図１１】 図９の鍵盤処理の詳細を示す図である。

【図１２】 図９のリアルタイム音像移動処理の詳細を
示す図である。

【図１３】 図１１の鍵盤処理のステップ１１１，１１
２，１１３の別の例を発音処理として示す図である。

【図１４】 図１４は遅延回路を用いた従来の音像定位
制御装置の概略構成を示す図である。

【符号の説明】

１０…ＣＰＵ、１１…ＲＯＭ、１２…データ及びワーキ
ングＲＡＭ、１３…鍵盤、１４…鍵盤インターフェー
ス、１５…表示部インターフェース、１６…表示部、１
７…パネルインターフェース、１８…パネル操作子、１
９…音源、１Ａ…定位制御回路、１Ｂ…ディジタル−ア
ナログ変換器、１Ｃ，１Ｄ…サウンドシステム、１Ｅ…
データ及びアドレスバス、Ｍ１〜Ｍ６，Ｍ１１，Ｍ１
２，ＭＭ２１，Ｍ２２，ＬＡ１〜ＬＡＮ，ＬＢ１〜ＬＢ
Ｎ，ＬＣ１〜ＬＣＮ，ＲＡ１〜ＲＡＮ，ＲＢ１〜ＲＢ
Ｎ，ＲＣ１〜ＲＣＮ…乗算器、Ａ１〜Ａ６，Ａ１１，Ａ
１２，Ａ２１，Ａ２２，ＡＬ１〜ＡＬＮ，ＡＲ１〜ＡＲ
Ｎ…加算器、Ｄ１〜Ｄ６，Ｄ１３，Ｄ２４，Ｄ３５，Ｄ
５０，Ｄ６０，Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２，ＤＬ
１〜ＤＬＮ，ＤＲ１〜ＤＲＮ…遅延回路、６１，７１，
８１…リングバッファ、６２，６３，６４，７２，７
３，７４，８２〜８９…データ読み書きユニット、６２
Ａ，６３Ａ，６４Ａ，７２Ａ，７２Ｂ，７３Ａ，７３
Ｂ，７４Ａ，７４Ｂ…加算器、６２Ｅ，６３Ｅ，６４
Ｅ，７２Ｃ，７２Ｄ，７２Ｅ，７３Ｃ，７３Ｄ，７３
Ｅ，７４Ｃ，７４Ｄ，７４Ｅ…乗算器、８０Ｒ，８０Ｌ
…リセットユニット

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G10H 1/00 G10K 15/00 - 15/12 H03H 17/00 - 17/08

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 複数系列の楽音信号に対し、それぞれ任
   意の音像定位を付与する音像定位装置であって、 前記複数系列の楽音信号のそれぞれを少なくとも右チャ
   ンネル及び左チャンネルの２つの系列の楽音信号に分岐
   する複数の分岐手段と、 この分岐手段によって分岐された楽音信号の振幅をそれ
   ぞれ個別に制御する複数の振幅制御手段と、 信号を順次遅延する遅延ラインを含み、前記振幅制御手
   段から出力される各系列の右チャンネルの楽音信号を各
   系列毎に前記遅延ラインの任意の位置の信号に加算し、
   各系列の楽音信号を遅延させて出力する右チャンネル遅
   延手段と、 信号を順次遅延する遅延ラインを含み、前記振幅制御手
   段から出力される各系列の左チャンネルの楽音信号を各
   系列毎に前記遅延ラインの任意の位置の信号に加算し、
   各系列の楽音信号を遅延させて出力する左チャンネル遅
   延手段とから構成されることを特徴とする音像定位制御
   装置。
2. 【請求項２】 前記各系列の右チャンネルの楽音信号を
   各系列毎に少なくとも２つの補間演算系列に分配してそ
   れぞれに所定の補間係数を掛け、該所定の補間係数が掛
   けられた楽音信号を、前記右チャンネル遅延手段におけ
   る異なる遅延ステージで夫々加算的に入力するようにす
   る右チャンネル補間手段と、 前記各系列の左チャンネルの楽音信号を各系列毎に少な
   くとも２つの補間演算系列に分配してそれぞれに所定の
   補間係数を掛け、該所定の補間係数が掛けられた楽音信
   号を、前記左チャンネル遅延手段における異なる遅延ス
   テージで夫々加算的に入力するようにする左チャンネル
   補間手段とを更に具備し、１遅延ステージ分の遅延時間
   に満たない時間の遅延を実現しうることを特徴とする請
   求項１に記載の音像定位制御装置。
3. 【請求項３】 複数系列の楽音信号に対し、それぞれ任
   意の音像定位を付与する音像定位装置であって、 前記複数系列の楽音信号のそれぞれを少なくとも右系列
   及び左系列の２系列に分岐する複数の分岐手段と、 この分岐手段によって分岐された右系列及び左系列の楽
   音信号の振幅をそれぞれ個別に制御する複数の振幅制御
   手段と、 複数のデータを記憶する遅延メモリと、 前記複数系列の楽音信号の音像定位位置に対応した右系
   列用のアドレスに記憶されているデータを前記遅延メモ
   リから読み出し、読み出されたデータと前記振幅制御手
   段から出力される右系列の楽音信号とを加算し、その加
   算結果を前記アドレスに書き込む複数の右系列データ読
   み書き手段と、 前記遅延メモリの共通のアドレスからデータを読み出す
   ことによって所定時間だけ遅延された右系列の楽音信号
   を出力する右系列遅延手段と、 前記複数系列の楽音信号の音像定位位置に対応した左系
   列用のアドレスに記憶されているデータを前記遅延メモ
   リから読み出し、読み出されたデータと前記振幅制御手
   段から出力される左系列の楽音信号とを加算し、その加
   算結果を前記アドレスに書き込む複数の左系列データ読
   み書き手段と、 前記遅延メモリの共通のアドレスからデータを読み出す
   ことによって所定時間だけ遅延された左系列の楽音信号
   を出力する左系列遅延手段とから構成されることを特徴
   とする音像定位制御装置。