JPH0416898A - エンベロープ発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野〉 本発明は、例えば電子キーボード、電子ピアノ、シンセ
サイザー等に用いられる楽音発生装置のエンベロープ発
生器に関し、特に複雑なエンベロープを発生するエンベ
ロープ発生器に関する。

（従来の技術） 従来、強弱を有する楽音を得るには、波形メモリから読
出した楽音波形データにエンベロープを付加することに
より実現している。すなわち、到達目標値（レベル）を
指定するパラメータである「目標レベルＬＶ、と、目標
値に到達するまでの時間を指定するパラメータである「
エンベロープ速度パラメータＳＰＪとの指定に応じてエ
ンベロープ信号を生成し、この生成されたエンベロープ
信号と波形メモリから読出した楽音波形データとを乗算
することによりエンベロープが付加された楽音を発生す
るようになっている。

このようなエンベロープ発生器においては、例えば発生
すべきエンベロープの現在値を保持しておき、目標レベ
ルＬＶと現在値との差分にエンベロープ速度パラメータ
ＳＰを乗算し、その結果を現在値に加算するという操作
を縁り返して行うことによりエンベロープ信号を発生し
ている。例えば、第９図に示すように、エンベロープを
アタック部、デイゲイ部及びリリース部の３つのフェー
ズに分け、各フェーズについて目標レベルＬＶ及びエン
ベロープ速度パラメータＳＰからなるパラメータを記憶
しておき、エンベロープ信号の発生要求があった際に上
記パラメータを用いて上述した操作を繰り返し実行する
ことによりエンベロープ信号を生成している。

したがって、上記従来の方法では多数のフェーズを有す
る複雑なエンベロープ信号を発生できないという欠点が
あった。

（発明が解決しようとする課題） 本発明は、上記したようにエンベロープをアタック部、
デイケイ部及びリリース部の３つのフェーズに分け、各
フェーズについて目標レベルＬＶ及びエンベロープ速度
パラメータＳＰからなるパラメータを記憶しておき、エ
ンベロープ信号の発生要求があった際に上記パラメータ
を用いてエンベロープ信号を生成するものは多数のフェ
ーズを有する複雑なエンベロープ信号を発生できないと
いう欠点を解消するためになされたもので、簡単な精成
で複数のフェーズを有する複雑なエンベロープ信号を発
生できるエンベロープ発生器を提供することを目的とす
る。

［発明の精成］ （課題を解決するための手段） 本発明のエンベロープ発生器は、発生すべきエンベロー
プの所定フェーズの制御パラメータを記憶する第１の記
憶手段と、前記所定フェーズに続く次フェーズの制御パ
ラメータを記憶する第２の記憶手段と、前記第１の記憶
手段に記憶された制御パラメータに基づきエンベロープ
を発生するエンベロープ発生手段と、このエンベロープ
発生手段で前記第１の記憶手段に記憶された制御パラメ
ータによる前記所定フェーズのエンベロープの発生が終
了した際、前記第２の記憶手段の内容を前記第１の記憶
手段に移す移動手段と、前記エンベロープ発生手段で前
記第１の記憶手段に記憶された制御パラメータによるエ
ンベロープの発生が終了した際、終了信号を発生する終
了信号発生手段と、この終了信号発生手段で発生された
終了信号に応じて前記第２の記憶手段の内容を変更する
制御手段とを具備したことを特徴とする。

（作用） 本発明においては、第１の記憶手段に記憶された制御パ
ラメータに基づいて所定フェーズのエンベロープを発生
するとともに、該所定フェーズのエンベロープ発生が終
了したら第２の記憶手段に記憶している制御パラメータ
を第１の記憶手段に移動せしめて次のフェーズのエンベ
ロープ発生に備え、この際、終了信号発生手段で終了信
号を発生して制御パラメータの書込要求を発することに
より上記第２の記憶手段にはさらに次のフェーズの制御
パラメータを書き込むようにしたものである。これによ
り、簡単な精成であるにも拘わらず、フェーズ数を可変
にできるとともにフェーズ数の制限も撤廃され、複雑な
エンベロープを発生できるものとなっている。

（実施例） 第１図は本発明に係るエンベロープ発生器を適用した電
子楽器の該略精成を示すブロック図である。

図において、中央処理装置（以下、ｒｃｐｕＪと略す）
１は、読出専用メモリ（以下、ＦＲＯＭ。

と略す）２のプログラムメモリ部に記憶されたプログラ
ムに応じて電子楽器の各部を制御するものである。

上記ＲＯＭ２は、ＣＰＵＩを動作させるプログラムの他
、音色データ、本発明の特徴に関係する各発音チャネル
毎のパラメータ（目標レベルＬＶ、エンベロープ速度パ
ラメータＳＰ）、その他の種々の固定データを記憶して
いる。

キースイッチ３は、演奏者の押鍵又は離鍵操作を伝える
鍵盤スイッチ群である。このキースイッチ３からの情報
はタッチセンサ４に送られるようになっている。

タッチセンサ４は、押鍵又は離鍵された鍵を示すキーコ
ードと、押鍵の強さを示すタッチデータを周知のタッチ
検出回路（図示しない）で検出してＣＰＵＩに送出する
ものである。

パネルスイッチ５は、電源スィッチ、モード指定スイッ
チ、音色選択スイッチ、リズム選択スイッチ、各種効果
スイッチ等により構成されるスイッチ群である。このパ
ネルスイッチ５の設定状態はパネルスキャン回路（図示
しない）により検出され、パネルスイッチコードとして
ＣＰＬＪＩに送出されるようになっている。

トーンジェネレータ６は、ＣＰＵＩの制御に応じて楽音
信号を生成するための制御を行うものである。つまり、
パネルスイッチ５で指定された音色及びキースイッチ３
の押鍵又は離鍵された鍵のキーコードに対応した波形デ
ータを波形メモリ９から読出すべく、波形メモリ７に与
えるアドレスを生成するものである。

波形メモリ７は、音色や音高等に対応した複数種類の波
形データを記憶するものであり、トーンジェネレータ６
からのアドレスデータに応じて１種類の波形データが選
択され、音高に応じた速度で順次読出されるようになっ
ている。この波形メモリ７から読出された波形データは
楽音波形信号として乗算器８に供給されるようになって
いる。

エンベロープジェネレータ９は、ＣＰ、Ｕｌから送られ
てくるパラメータに従って楽音波形信号の振幅を制御す
るエンベロープ信号を発生するものである。このエンベ
ロープジェネレータ９で発生されたエンベロープ信号も
乗算器８に供給されるようになっている。このエンベロ
ープジェネレータ９については後に詳述する。

乗算器８は、上記波形メモリ７からの楽音波形信号とエ
ンベロープジェネレータ９からのエンベロープ信号とを
乗算し、エンベロープが付加された楽音信号を生成する
ものである。これにより音の強弱が制御された楽音の放
音が可能になっている。このエンベロープが付加された
楽音信号は累算器１０に供給されるようになっている。

累算器１０は、乗算器８が出力する楽音信号を累積して
加算するもので、時分割で生成される複数の楽音信号を
累算することにより１つの楽音信号として出力するもの
である。この累算器１０の出力はＤ／Ａ変換器１１に供
給されるようになっている。なお、この累算器１０まで
の信号処理はディジタル的に行われるようになっている
。

Ｄ／Ａ変換器１１は、累Ｘ器１０が出力するディジタル
楽音信号をアナログ楽音信号に変換するものである。こ
のＤ／Ａ変換器１１の出力はサウンドシステム１２に供
給されるようになっている。

サウンドシステム１２は、アンプ１２ａ及びスピーカ又
はヘッドホン１２ｂにより構成され、Ｄ／Ａ変換器１１
から供給された電気信号としてのアナログ楽音信号を音
響信号に変換して放音するものである。

第２図は上記エンベロープジェネレータ９の構成を示す
ブロック図である。

エンベロー１ジエネレータ９は、パラメータメモリ２０
、エンベロープデータメモリ２１、エンベロープ演算部
２２及び終了信号発生回路２３により構成されている。

パラメータメモリ２０は、例えば第３図に示すような形
式でパラメータ（目標レベルＬＶ及びエンベロープ速度
パラメータＳＰ）を記憶するしのである。すなわち、ｎ
個の発音チャネルＯｃｈ〜ｎ−１ｃｈのそれぞれに対応
して、バッファ（Ｂ’）及びワーク（Ｗ）の２セツトの
パラメータが記憶されるようになっている。

エンベロープデータメモリ２１は、例えば第４図に示す
ような形式でエンベロープ値の現在値Σｅ（エンベロー
プ累算値）を記憶するものである。すなわち、ｎ個の発
音チャネルＯｃ：　ｂ〜ｎ　−１ｃ　ｈのそれぞれに対
し、エンベロープ値の現在値Σｅが記憶できるようにな
っている。

第５図は上記エンベロープ演算部２２を中心としたエン
ベロープジェネレータ９をさらに詳細に示すブロックで
ある０図において、加算器３０は、パラメータメモ２２
０のワーク（Ｗ）に記憶された目標レベルＬＶを一方の
入力とし、エンベロープデータメモリ２１に記憶された
現在値Σｅを他方の入力として演算（減算）を行うもの
である。

乗算器３１は、加算器３０の出力を一方の入力とし、パ
ラメータメモリ２０のワーク（Ｗ＞に記憶されたエンベ
ロープ速度パラメータＳＰを他方の入力として乗算を行
うものである。さらに加算器３２は、エンベロー１デー
タメモリ２１に記憶された現在値Σｅを一方の入力とし
、上記乗算器３１の出力を他方の入力として演算（減算
）を行うものである。この加算器３２の出力がエンベロ
ープ出力として乗算器８（第１図参照）に供給されるよ
うになっている。また、比較器３３はパラメータメモリ
２０のワーク（Ｗ）に記憶された目標レベルＬＶを一方
の入力とし、エンベロープデータメモリ２１からの現在
値Σｅを他方の入力として比較を行うものである。そし
て比較の結果、現在値Σｅが目標レベルＬＶのある割合
に到達したら、その旨の到達信号を終了信号発生回路２
３に送出するようになっている。レジスタ３４はパラメ
ータメモリ２０のバッファ（Ｂ）の目標レベルＬＶとエ
ンベロープ速度パラメータＳＰ、及びワーク（Ｗ＞の目
標レベルＬＶとエンベロープ速度パラメータＳＰを記憶
するものである。このレジスタ３４の内容はセレクタ３
５及び３６に供給されるようになっている。セレクタ３
５は、比較器３３からの到達信号に応じてレジスタ３４
に記憶されているバッファ（Ｂ）部又はワーク（Ｗ）部
の目標レベルＬＶ及びエンベロープ速度パラメータＳＰ
を選択して出力するものである。このセレクタ３５の出
力は、レジスタ３４に記憶されているバッファ（Ｂ）部
の目標レベルＬＶ及びエンベロープ速度パラメータＳＰ
と連結されてセレクタ３６に供給されるようになってい
る。セレクタ３６は、パラメータメモリ２０に書き込む
データを選択するもので、ＣＰＵＩからのデータ又はレ
ジスタ３４及びセレクタ３５からのデータのいずれかを
選択するようになっている。セレクタ３７は、エンベロ
ープデータメモリ２１に書き込むデータを選択するもの
で、ＣＰＵＩからのデータ又は加算器３２からのデータ
のいずれかを選択するようになっている。

終了信号発生回路２３は、エンベロープ演算部２２の比
較器３３からの到達信号を受けてＣＰＵ１に対する終了
信号ＥＤを発生するものである。

この終了信号発生回路２３にはマスク回路（図示しない
）が設けられており、ＣＰＵ　１からのマスク信号によ
り終了信号ＥＤの発生を抑止できるようになっている。

この終了信号ＥＤのマスク／アンマスクは、ＣＰＵＩが
パラメータをパラメータメモリ２０に書き込む際に指定
するようになっている。これは、例えばデイケイフェー
ズの場合には目標点に到達してもパラメータを書き換え
る必要がないから、マスクしてＣＰＩＪ　１に対する終
了信号ＥＤの発生を抑止する制御に用いられる。

次に、上記構成において、第６図のフローチャートを参
照しながらエンベロープジェネレータ９の動作を主体に
説明する。

演奏者によってキースイッチ３が押下されることにより
タッチセンサ４で検出されたキーコード及びタッチデー
タがＣＰＬＩＩに送出されると、ＣＰＵＩは発音処理を
開始する。すなわち、ｎ　ＯＭ２からパネルスイッチ５
で選択された音色に応じた音色データを読出してトーン
ジェネレータ６に送出するとともに、キーコードに応じ
た周波数ナンバ（波形メモリ７からの読出し速度を規定
するデータ〉をトーンジェネレータ６に送出する。トー
ンジェネレータ６は、音色コードに対応する波形データ
が記憶されている波形メモリ７のアドレスを生成し、周
波数ナンバに応じた速度で波形メモリ７に供給する。こ
れにより、発音すべき音色の波形データがキーコードに
応じた速度で波形メモリ７から順次読出され、乗算器８
に供給される。

一方、上記動作と並行して、ＣＰＵＩはＲＯＭ２から該
当チャネルのパラメータ（目標レベルＬＶ、エンベロー
プ速度パラメータＳＰ）を読出してエンベロープジェネ
レータ９のパラメータメモリ２０に書き込む。すなわち
、セレクタ３６がｃｐｕｌからのデータを通過させるよ
うに選択され、パラメータの書込動作が行われる。この
際、パラメータメモリ２０のワーク（Ｗ＞には生成すべ
きエンベロープの最初のフェーズのパラメータが書き込
まれ、バッファ（Ｂ）には次のフェーズのパラメータが
書き込まれるようになっている。

また、エンベロープデータメモリ２１の該当チャネル領
域の現在値Σｅを初期化する。すなわち、セレクタ３７
がＣＰＵＩからのデータを通過させるように選択され、
初期値の書込動作が行われる。

さらに、終了信号発生回路２３のマスクが解除され、終
了信号発生可能状態にされる。以上の初期動作が終了す
るとエンベロープジェネレータ９が駆動されて動作をｒ
Ｍ始する。

まず、パラメータメモリ２０のワーク（Ｗ）の該当チャ
ネル領域から目標レヘルＬＶを読出すとともに、エンベ
ロープデータメモリ２１の該当チャネル領域から現在値
Σｅを読出す（ステップＳｌ）。

これら目標レベルＬＶ及び現在値Σｅは加算器３０に供
給され、下式により差分値Δｅが求められる（ステップ
Ｓ２） Δｅ＝Σｅ−ＬＶ・・・・・（１） 次いで、乗算器３１において、パラメータメモリ２０の
ワーク（Ｗ＞の該当チャネル領域から読出されたエンベ
ロープ速度パラメータＳＰと加算器３０の出力とを用い
て次の計算を行う（ステップＳ３）。

Δｅ′＝Δ６　ｘ　Ｓ　Ｐ−（２） さらに、加算器３２において、先に読出した該当チャネ
ルの現在値Σｅと乗算器３１の出力とを用いて次の計算
を行うことにより現在値Σｅを更新し、エンベロー１累
算値を求める（ステップＳ４）。

Σｅ−Σｅ−Δｅ′・（３） この更新された現在値Σｅ、つまりエンベロープ累算値
がエンベロープ出力として乗算器８（第１図参照）に供
給される。この際、Δｅ′〉０であれば減少方向、Δｅ
’＜０であれば増加方向である。

次いで、先に読出した目標レベルＬＶと加算器３２が出
力する更新された現在値Σｅとを比較器３３で比較する
ことにより現在値Σｅが目標値にシ１達したか否かが判
断される（ステップＳ５）。

そして、比較器３３が到達信号を出力しなければ現在値
Σｅが目標値に到達していない旨が判断され、更新され
た現在値Σｅをエンベロープデータメモリ２１の該当チ
ャネル領域に書き込む（ステップＳ９）。

一方、上記ステップＳ５で比較器３３が到達信号を出力
すれば目標値に到達し、１つのフェーズに対するエンベ
ロープ生成が終了した旨が判断さ。

れ、パラメータメモリ２０のバッファ（Ｂ）の内容をワ
ーク＜Ｗ）に書き込む（ステップＳ６）。

すなわち、比較器３３の出力がセレクタ３５に供給され
ることにより、セレクタ３５はレジスタ３４に記憶され
ているバッファ（Ｂ）部の目標レベル値ＬＶ及びエンベ
ロープ速度パラメータＳＰを通過させるように選択され
る。この際、レジスタ３４には現在のバッファ（Ｂ）及
びワーク（Ｗ）の内容が記憶されているので、この状態
で書き込みが行われることにより、該当チャネル領域の
バッファ（Ｂ＞及びワーク（Ｗ）の双方に元のバッファ
（Ｂ）の内容が書き込まれ、バッファ（Ｂ）の内容をワ
ーク（Ｗ）に移すという機能が実現されている。これに
より、新たなパラメータで次の目標値に向かってエンベ
ロープの計算が開始され、次のフェーズのエンベロープ
が出力されることになる。

また、上記比較器３３の出力は終了信号発生回路２３に
供給され、ＣＰＵ　１に対する終了信号ＥＤを発生する
か否かの制御が行われる。すなわち、まず、終了信号Ｅ
Ｄの発生がマスクされているか否かが判断され（ステッ
プＳ７）、マスクされていなければ終了信号ＥＤを発生
し、ＣＰＵＩに対してパラメータ書込要求を出力する（
ステップＳ８）。これによりＣＰＵＩは、新たなパラメ
ータをパラメータメモリ２０のバッファ（Ｂ）に書き込
み、次のフェーズのエンベロープ生成に備える０次いで
、上述したと同様に更新された現在値Σｅをエンベロー
プデータメモリ２１の該当チャネル領域に書き込む（ス
テップＳ９）。そして、ステップＳ１へ戻り、以下同様
にしてエンベロープ信号の生成を継続する。

一方、マスクされていればステップＳ９へ分岐して上述
したと同様に更新された現在値Σｅをエンベロープデー
タメモリ２１の該当チャネル領域に書き込む。そして、
ステップＳ１へ戻り、以下同様にしてエンベロープ信号
の生成を継続する。

この場合、終了信号発生回路２３がらの終了信号ＥＤ、
つまりパラメータ書込要求は発生されないのでパラメー
タメモリ２０のバッファ（Ｂ）は変更されずに元のデー
タを保持したままである。したがって、これ以降はパラ
メータメモリ２０ヘパラメータ書込が行われることによ
りマスクが解除されるまで同一のパラメータでエンベロ
ープ生成が行われることになる。このマスク状態でのエ
ンベロープ生成は、例えばデイケイフェーズのエンベロ
ープを生成する場合のように、同一状態を長時間継続す
る場合に用いられる。

以上のようにして生成されたエンベロープ信号は、乗算
器８において、波形メモリ７から読出された波形データ
と乗算されることによりエンベロープが付加された楽音
信号が得られる。このエンベロープが付加された楽音信
号は、累算器１０で累算されてＤ／Ａ変換器１１に送ら
れ、このＤ／Ａ変換器１１でアナログ信号に変換されて
サウンドシステム１２により放音される。

以上のように、パラメータメモリ２０のワーク（Ｗ＞に
記憶された制御パラメータとしての目標レベルＬＶとエ
ンベロープ速度パラメータＳＰに基づいて所定フェーズ
のエンベロープを発生するとともに、該所定フェーズの
エンベロープ発生が終了したらパラメータメモリ２０の
バッファ（Ｂ）に記憶している制御パラメータとしての
目標レベルＬＶとエンベロープ速度パラメータＳＰをワ
ーク（Ｗ）に移動せしめて次のフェーズのエンベロープ
発生に備え、この際、終了信号発生回路２３で終了信号
ＥＤを発生して制御パラメータの書込要求を発すること
により上記バッファ＜Ｂ）にはさらに次のフェーズの制
御パラメータを書き込むようにしたので、簡単な構成で
あるにも拘わらず、フェーズ数の制限が撤廃されてフェ
ーズ数を可変にできるとともに、アタック、デイケイ、
あるいはリリースといったフェーズにとられれることな
く、例えば第７図に示すような任意の形状の複雑なエン
ベロープを発生できるものとなっている。

また、デイケイフェーズのように同一状態のエンベロー
プを継続する場きは、終了信号発生回路２３からの終了
信号ＥＤをマスクしてパラメータメモリ２０の内容を維
持しつつエンベロープを発生するようにしたのでＣＰＵ
Ｉの負荷が軽減され、ＣＰＵＩを他の処理に振り向ける
ことがてき、より高速かつ多様な処理を行うことができ
るものとなっている。

さらに、従来のように各フェーズ毎にパラメータをパラ
メータメモリに用意しておく必要がないので、パラメー
タメモリの容量を小さくできるという効果もある。

なお、パラメータは、あらかじめＲＯＭ　２に記憶して
いるが、発音チャネル毎にフェーズ数を変えることもて
゛き、また、ワーク（Ｗ＞の内容をＣＰＵ１から直接変
更することにより目標値に到達する以前にエンベロープ
を湾曲させることもてき、エンベロープ付加の自由度が
増大する。

第８図は、本発明のエンベロープ発生器をデジタルフィ
ルタのカットオフ制御に応用した例を示すものである。

すなわち、ＣＰＵ４０の制御のもとに音源回路４１から
発生される楽音信号はデジタルフィルタ４２でフィルタ
リングされ、サウンドシステムに供給されて放音される
。上記デジタルフィルタ４２のフィルタ係数は係数ＲＯ
Ｍ４３から供給され、この係数ＲＯＭ４３内の係数を選
択する情報は係数ＲＯＭアドレス発生器４４で発生され
るようになっている。そして、係数ＲＯＭアドレス発生
器４４には、エンベロープジェネレータ４５から所定の
パラメータが供給されるようになっている。このエンベ
ロープジェネレータ４５は、上記した実施例のエンベロ
ープジェネレータ９とほぼ同様の構成であるので説明は
省略するが、上記実施例の目標レベルＬＶに相当するデ
ータとして目標カットオフ値を、エンベロープ速度パラ
メータＳＰに相当するデータとしてステップデータを割
り当てる。そして、上述したと同様の動作で任意の形状
の信号を生成し、この信号に応じて係数ＲＯＭアドレス
発生回路４４によりアドレスを発生し、このアドレスに
基づいて係数ＲＯＭ４３を読出すことにより所望のフィ
ルタ係数を得てデジタルフィルタ４２に供給する。これ
により音色等が時間経過にともなって変化する楽音を得
ることができる。

また、本発明のエンベロープ発生器は、同様の構成及び
動作により、任意関数発生器としても利用することがで
きる。

なお、上記実施例において、終了信号ＥＤをＣＰＵ１に
対する割り込み信号として構成することは勿論可能であ
る。

［発明の効果］ 以上詳述したように、本発明によれば簡単な構成で複数
のフェーズを有する複雑なエンベローブ信号を発生でき
るエンベロープ発生器を提供てきる。

【図面の簡単な説明】

第１図ないし第８図はこの発明の一実施例を示すもので
、第１図は電子楽器の該略構成を示すブロック図、第２
図はエンベロープジェネレータの構成を示すブロック図
、第３図はパラメータメモリの記憶形式を示す図、第４
図はエンベロープデータメモリの記憶形式を示す図、第
５図はエンベロープジェネレータの詳細な構成を示すブ
ロック図、第６図は動作を説明するためのフローチャー
ト、第７図は発生されたエンベロープの一例を示す図で
あり、第８図は本発明のエンベロープ発生器をデジタル
フィルタのカットオフ制御に応用した例を示す図であり
、第９図は従来のエンベロープ発生動作を説明するため
の図である。 １−ＣＰＬＩ（制御手段）、２・・・ＲＯＭ、６・・・
トーンジェネレータ、７・・・波形メモリ、９・・・エ
ンベロープジェネレータ（エンベロープ発生手段）、２
０・パラメータメモリ（第１、第２の記憶手段〉、２１
・・・エンベロープデータメモリ、２２・・・エンベロ
ープ演算部（移動手段）、２３・・・終了信号発生回路
（終了信号発生手段）。 第３図 出願人　株式会社　河合楽器製作所

Claims (1)

1. 【特許請求の範囲】 発生すべきエンベロープの所定フェーズの制御パラメー
   タを記憶する第１の記憶手段と、前記所定フェーズに続
   く次フェーズの制御パラメータを記憶する第２の記憶手
   段と、 前記第１の記憶手段に記憶された制御パラメータに基づ
   きエンベロープを発生するエンベロープ発生手段と、 このエンベロープ発生手段で前記第１の記憶手段に記憶
   された制御パラメータによる前記所定フェーズのエンベ
   ロープの発生が終了した際、前記第２の記憶手段の内容
   を前記第１の記憶手段に移す移動手段と、 前記エンベロープ発生手段で前記第１の記憶手段に記憶
   された制御パラメータによるエンベロープの発生が終了
   した際、終了信号を発生する終了信号発生手段と、 この終了信号発生手段で発生された終了信号に応じて前
   記第２の記憶手段の内容を変更する制御手段と を具備したことを特徴とするエンベロープ発生器。