JPH0519755A - 電子楽器 - Google Patents

Abstract

(57)【要約】 【目的】ピアノの楽音をシミュレートする電子楽器にお
いて、離鍵によるリリース時の楽音を、ピアノの弦のダ
ンピング時の楽音に近い音として再現する。 【構成】ピアノの弦のダンピング時の波形から得た波形
データを、エンベロープ値ＥＮＶ（または押鍵から離鍵
までの経過時間）に応じた複数の波形セットＹ₀ (N,M)
等として記憶する。記憶している波形データの中から、
離鍵時のエンベロープ値ＥＮＶ（または押鍵から離鍵ま
での経過時間）に対応する波形データを読出し、リリー
ス部の楽音の波形データとして発生する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、鍵盤の押鍵によって楽
音を発生するとともに離鍵等によって楽音を減衰して消
音し、ピアノなどの自然楽器をシミュレートできるよう
にした電子楽器に関する。

【０００２】

【従来の技術】ピアノなどの自然楽器では、音高の違い
ばかりでなく、発音のさせ方や消音のさせ方によって楽
音の特性に大きな違いがあることが知られている。そこ
で、従来、電子楽器では、実際の自然楽器に近い楽音を
発生させるために、楽音の立上り部分（アタック部）の
エンベロープ形状を押鍵速度に応じて変化させたり、楽
音の減衰部分（リリース部）のエンベロープ形状を離鍵
速度に応じて変化させ、鍵の操作状態に応じて楽音を制
御するようにしている。

【０００３】上記のような離鍵時の楽音の制御に関して
は多数の技術が提案されており、例えば、特開昭６１−
１２０１９９号公報には、楽音の波形データをメモリに
記憶しておき、離鍵時の離鍵速度に応じて読出す波形デ
ータを選択するようにした技術が開示されている。

【０００４】

【発明が解決しようとする課題】ところで、ピアノなど
においては離鍵したときの楽音（リリース部に対応する
楽音）は、その離鍵速度だけではなく、離鍵時の弦の振
動状態とダンパーによる弦のダンピングの程度などその
他さまざまな要素に応じて変化することが知られてい
る。

【０００５】例えば、同じ速度で離鍵したとしても、離
鍵時に弦がまだ大きく振動しているときと振動がほとん
ど減衰してしまっているときとでは、ダンピング時の楽
音は振幅ばかりか周波数特性などが変化する。また、同
じ強度で押鍵して同じ速度で離鍵しても、離鍵のタイミ
ングが異なると、発音状態のそれまでの経過の違いによ
ってダンピング時の楽音の特性が異なったものとなる。

【０００６】しかしながら、従来のように単に離鍵速度
だけによってリリース部の楽音を制御するだけでは、上
記ピアノの場合のような自然楽器の挙動を実現すること
ができず、ピアノのダンピング時等の楽音を上手くシミ
ュレートすることができなかった。本発明は、ピアノの
ダンピング時の楽音を上手くシミュレートすることがで
きる電子楽器を提供することを課題とする。

【０００７】

【課題を解決するための手段】上記の課題を解決するた
めになした本発明の電子楽器は、鍵盤と、該鍵盤の押鍵
と離鍵を検出する鍵操作情報検出手段と、上記押鍵によ
り楽音信号を発生する楽音信号発生手段と、上記離鍵時
の楽音の振幅情報を検出する振幅情報検出手段と、該振
幅情報に基づく波形情報に応じて上記楽音を上記離鍵時
から減衰させる楽音制御手段とを備えることを特徴とす
る。また、本発明の電子楽器は、鍵盤と、該鍵盤の押鍵
と離鍵を検出する鍵操作情報検出手段と、上記押鍵によ
り楽音信号を発生する楽音信号発生手段と、上記押鍵か
ら上記離鍵までの経過時間を計時する計時手段と、該押
鍵から離鍵までの経過時間時に基づく波形情報に応じて
上記楽音を該離鍵時から減衰させる楽音制御手段とを備
えることを特徴とする。

【０００８】

【作用】図１はピアノの楽音のエンベロープ形状の一例
を示す図である。押鍵によって発音して弦の振動を自然
に減衰させた場合のエンベロープは、押鍵時に立ち上が
って直ぐに減衰するアタック部Ａと、このアタック部Ａ
に続いて徐々に減衰していく持続部Ｓとから構成され
る。一方、離鍵やサスティンペダルの解放などによって
弦のダンピングが行われたときは、持続部Ｓの途中の離
鍵時またはペダル解放時からレベル０まで減衰するリリ
ース部Ｒが形成される。

【０００９】上記リリース部Ｒにおける楽音の波形はリ
リース部Ｒの直前の弦の振動状態に大きく影響される
が、このような離鍵時またはペダル解放時が異なること
による振動状態の差は、エンベロープの違いすなわち楽
音の振幅情報や押鍵時から離鍵時までの経過時間の違い
に対応させることができる。

【００１０】したがって、電子楽器において、同じ鍵で
発生した楽音信号であっても、離鍵時またはペダル解放
時の楽音の振幅情報に応じてリリース部の波形を変化さ
せると自然楽器に近い楽音を得ることができる。また、
押鍵されてから離鍵時またはペダル解放時までの経過時
間に応じてリリース部の波形を変化させると自然楽器に
近い楽音を得ることができる。

【００１１】

【実施例】図２は本発明第１実施例の電子楽器のブロッ
ク図であり、波形読出し方式で１６音同時発音が可能な
電子楽器に本発明を適用したものである。また、この実
施例の電子楽器は、鍵盤の他にサスティンを制御するた
めのサスティンペダルを備えている。

【００１２】ところで、自然楽器のピアノにおけるダン
パーは、押鍵しているときにだけ弦から離されるのでは
なくサスティンペダルを踏んでいるときにも弦から離さ
れるような構造になっており、サスティンペダルを踏ん
でいない状態での離鍵、または、サスティンペダルによ
る離鍵後発音持続状態でのペダル解放によって、それぞ
れダンパーが弦に降ろされ、弦の振動がダンピングされ
る。

【００１３】このため、この実施例では、鍵盤の離鍵速
度と同様にサスティンペダルを解放する速度を検出し、
ペダル解放による楽音のリリース部についても鍵盤にお
ける離鍵時と同様に楽音の制御を行うようにしている。

【００１４】図２において、鍵盤１は演奏者による鍵操
作の押鍵時の速度と離鍵時の速度を検出する機構を備え
た鍵盤である。鍵盤インターフェイス１ａは、鍵盤１を
走査することによって押鍵（キーオン）と離鍵（キーオ
フ）の各イベントを検出し、イベントのあった鍵のキー
コードＫＣ、押鍵の速度を示す押鍵速度ＩＴ（イニシャ
ルタッチ）および離鍵の速度を示す離鍵速度ＲＴ（リリ
ースタッチ）をそれぞれ出力する。

【００１５】ペダル５は、ピアノなど通常の鍵盤楽器に
付属するサスティンペダルの機能を実現するためのもの
で、鍵盤１の鍵と同様に、ペダルが操作される速度を検
出する機構を備えている。ペダルインターフェイス５ａ
は、ペダル５の状態を監視してペダルの踏込み動作（ペ
ダルオン）と解放動作（ペダルオフ）の各イベントを検
出し、ペダルを解放する速度を示すペダル離鍵速度ＰＲ
を出力する。なお、キーコードＫＣ、押鍵速度ＩＴ、離
鍵速度ＲＴおよびペダル離鍵速度ＰＲはそれぞれ“０”
〜“１２７”の値をとる。

【００１６】ＲＯＭ３には後述説明する制御プログラム
やその他のテーブルデータが記憶されており、ＣＰＵ２
は、ＲＡＭ４内に設定したレジスタや配列変数等を用い
ながらＲＯＭ３の制御プログラムに基づいて電子楽器全
体の動作を制御する。このとき、上記キーコードＫＣ、
押鍵速度ＩＴ、離鍵速度ＲＴおよびペダル離鍵速度ＰＲ
は、それぞれバス９を介してＣＰＵ２によって読み取ら
れる。

【００１７】音源回路６は、時分割多重化処理により１
６音同時発音可能な波形メモリ読出し方式の音源であ
り、後述説明するように、ＣＰＵ２からバス９を介して
入力される各種データに基づいてディジタルの波形信号
ｗ３を生成し、それをサウンドシステム７に出力する。
サウンドシステム７は、Ｄ／Ａ変換器、増幅器などから
なり、音源回路６から時分割で出力される波形信号ｗ３
をアナログ波形に変換し、増幅してスピーカ８から楽音
を出力する。

【００１８】図３〜図６は実施例における波形データの
構造を概念的に示す図であり、図３はアタック部、図４
は持続部（ループ部）、図５および図６はリリース部を
それぞれ示す。

【００１９】なお、ピアノなどの波形では楽音の立ち上
がり部分に音色を決定する大きな特徴があるので、本実
施例では、アタック部の波形は、立上りから持続部直前
までの波形をそのまま記憶している。また、リリース部
についても楽音に特徴があるので減衰するまでの波形を
そのまま記憶している。

【００２０】これに対して、楽音の持続部では、振幅は
押鍵からの時間に応じて減少していくものの、波形の形
状自体はアタック部ほどは変化しないので、この持続部
の波形データはループ部として一定区間の波形を記憶
し、それを繰り返し読出すことによりメモリの節約を行
っている。以後、波形データについて記述するときは、
持続部をループ部という。

【００２１】ところで、前記のように、音高（キーコー
ド）や押鍵速度等の速度データに応じて楽音を制御する
ことにより、ピアノなどの自然楽器の楽音をある程度シ
ミュレートすることができるが、全てのキーコードや全
ての速度データに対応する波形データを用いなくても、
自然楽器の特徴をとらえることが可能である。

【００２２】そこで、この実施例では、キーコードＫＣ
のスケールをＮ＋１段階、押鍵速度ＩＴ、離鍵速度ＲＴ
およびペダル離鍵速度ＰＲの各スケールをＭ＋１段階、
波形信号ｗ３のエンベロープ値ＥＮＶのスケールをＫ＋
１段階の各バンクに分割し、これら各バンクの組合せに
対応する代表的な波形データを２次元配列または３次元
配列で記憶するようにしている。

【００２３】図３および図４に示したように、アタック
部とループ部については、キーコードＫＣと押鍵速度Ｉ
Ｔの各バンクｉ，ｊの組合せに対応するアタック部の波
形データＷ(i,j) とループ部の波形データＸ(i,j) によ
り、それぞれ２次元配列の波形セットを構成して記憶し
ている。そして、押鍵によって得られるキーコードＫＣ
と押鍵速度ＩＴがそれぞれ属するバンクに対応する波形
データが読み出される。

【００２４】また、図６に示したように、リリース部に
ついては、エンベロープ値ＥＮＶの分割した各バンクｒ
毎に、それぞれキーコードＫＣと離鍵速度ＲＴの各バン
クｉ，ｊの組合せに対応するリリース部の波形データＹ
_r (N,M) により波形セットを構成し、図５に示したよう
に、この複数の波形セットをエンベロープ値ＥＮＶの各
バンクにそれぞれ対応つけて記憶している。すなわち、
リリース部の波形データは３次元配列として記憶してい
る。そして、リリース部の波形は、離鍵時（またはペダ
ル解放時）のエンベロープ値ＥＮＶが属するバンクに対
応する波形セットの中から、押鍵時のキーコードＫＣと
離鍵速度ＲＴがそれぞれ属するバンクに対応する波形デ
ータが読み出される。

【００２５】図７は音源回路６の詳細を示すブロック図
であり、この音源回路６の波形記憶回路６０３に上記の
各データが記憶されている。図８は波形記憶回路６０３
の内部のメモリ構成詳細図、図９は図８の波形記憶部に
おける波形データのメモリ構成詳細図であり、図８に示
したように、アタック部、ループ部、リリース部は、波
形データの読出ヘッダとしてそれぞれ独立のアドレステ
ーブルを持っている。

【００２６】アタック部とループ部のテーブルには、キ
ーコードＫＣのバンク（ｉ＝０，１，…，Ｎ）と押鍵速
度ＩＴのバンク（ｊ＝０，１，…，Ｍ）の各組合せに対
応する波形データＷ(i,j) ，Ｘ(i,j) についての読出し
先頭アドレスＳＴＡＲＴ−ＡＤと読出し終了アドレスＥ
ＮＤ−ＡＤがそれぞれ記憶されている。

【００２７】リリース部のテーブルは２段階になってお
り、初段のテーブルにはエンベロープ値ＥＮＶのバンク
（ｒ＝０，１，…，Ｋ）に対応する次段のアドレステー
ブルの先頭アドレスが記憶され、この先頭アドレスで指
定される次段のテーブルには、それぞれキーコードＫＣ
のバンク（ｉ＝０，１，…，Ｎ）と離鍵速度ＲＴのバン
ク（ｊ＝０，１，…，Ｍ）の組合せに対応する波形デー
タＹ_r(i,j) の読出し先頭アドレスＳＴＡＲＴ−ＡＤと
読出し終了アドレスＥＮＤ−ＡＤが記憶されている。

【００２８】そして、波形記憶部には、図９に示したよ
うに、アタック部の波形データＷ(0,0) 〜Ｗ(N,M) 、ル
ープ部の波形データＸ(0,0) 〜Ｘ(N,M) 、および、リリ
ース部の波形データＹ₀ (0,0) 〜Ｙ₀ (N,M) ，Ｙ₁ (0,
0) 〜Ｙ₁ (N,M) ，…，Ｙ_K (0,0) 〜Ｙ_K (N,M) が順次
記憶されている。なお、これらの各波形データは、実際
のピアノにおける楽音を音高、離鍵速度（ペダル離鍵速
度）および楽音の音量を変化させてサンプリングし、音
高、離鍵速度（ペダル離鍵速度）および楽音の音量を、
それぞれキーコードＫＣ、離鍵速度ＩＴ（ペダル離鍵速
度ＰＲ）およびエンベロープ値ＥＮＶに対応させて分類
したものである。

【００２９】ただし、アタック部およびループ部に関し
ては、波形の分解能を保つために自然楽器から採取した
波形をそのまま記憶するのではなく、波形記憶回路６０
３の１語のビット数に応じて正規化された波形データと
して記憶している。すなわち、読み出される波形データ
は、周波数特性は変化するがエンベロープ形状に関して
は最初から最後まで一定となる。

【００３０】また、リリース部に関しては、エンベロー
プを平坦化するような処理は行わないが、この場合でも
振幅方向の分解能を確保するために、最大振幅値を波形
記憶回路６０３の１語のビット数に応じてスケーリング
する処理は行われる。なお、ループ部及びリリース部は
波形の接続を容易にするために基本周波数の位相０の位
置から記憶されている。

【００３１】さらに、この実施例では、押鍵速度ＩＴ、
キーコードＫＣ、離鍵速度ＲＴおよびエンベロープ値Ｅ
ＮＶの各変化幅（バンクの幅）をそれぞれ設定する領域
が各アドレステーブルの先頭に設けてある。これらの変
化幅は、楽音発生時の押鍵速度ＩＴ、キーコードＫＣ、
離鍵速度ＲＴおよびエンベロープ値ＥＮＶを各バンクに
分類するためのもので、［ＩＴレンジ］には押鍵速度Ｉ
Ｔの変化幅が記憶され、［ＫＣレンジ］にはキーコード
ＫＣの変化幅が記憶され、さらに、「ＲＴレンジ」には
離鍵速度ＲＴの変化幅が記憶され、「ＥＮＶレンジ」に
はエンベロープ値ＥＮＶの変化幅が記憶されている。

【００３２】このように、各レンジを設定する領域を設
けることにより、波形記憶回路６０３内のデータの書換
のみで各パラメータについての分割数を増やすことがで
きるので、分割数を増やしてさらに正確な自然楽器のシ
ミュレートを行おうとする場合にも調整が容易になる。
なお、各パラメータについての分割数は、通常は８段階
程度で充分である。

【００３３】次に、図７に基づいて音源回路６の詳細と
動作を説明する。インターフェイス回路６０１は、ＣＰ
Ｕ２からバス９を介して入力されるデータを音源回路６
全体に供給するためのインターフェイスの役割を行って
いる。すなわち、インターフェイス回路６０１は、入出
力される各データのそれぞれについて時分割チャンネル
数１６個分のシフトレジスタを備えており、ＣＰＵ２か
らチャンネル指定されて与えられるデータを、音源回路
６内部の各回路に対してそれぞれの時分割タイミングに
おいて継続的に与えることができるようになっている。
さらに、音源回路６内部で発生するデータもインターフ
ェイス回路６０１を介してＣＰＵ２に出力する。

【００３４】このインターフェイス回路６０１に与えら
れる各データとしては、キーコードＫＣ、押鍵速度Ｉ
Ｔ、離鍵速度ＲＴ、ペダル離鍵速度ＰＲ、現在の楽音の
状態を指定するとともにチャンネルの状態を設定するス
テートＳＴなどである。また、ＣＰＵ２に出力されるデ
ータとしては、音源回路６におけるエンベロープ値ＥＮ
Ｖ、リリース波形の読出終了を示す終了信号ＦＩＮＩＳ
Ｈなどである。

【００３５】上記ステートＳＴはＣＰＵ２により“０”
〜“３”の値に設定され、それぞれ次表１のような状態
を示す。

【表１】

【００３６】なお、この音源回路６においては全て１６
チャンネルの時分割動作を行うように構成されている
が、以後、簡単のために１チャンネルに対応する動作に
ついて説明する。

【００３７】アドレス設定回路６０２は、ステートＳＴ
とアドレス生成回路６０４からのループリクエスト信号
ＬＯＯＰ−ＲＥＱに応じて、キーコードＫＣ、押鍵速度
ＩＴ、離鍵速度ＲＴ、ペダル離鍵速度ＰＲおよびエンベ
ロープ値ＥＮＶに基づいて波形記憶回路６０３のアタッ
ク部、ループ部およびリリース部を選択してアクセス
し、アタック部、ループ部またはリリース部のいずれか
の波形データの読出し先頭アドレスＳＴＡＲＴ−ＡＤと
読出し終了アドレスＥＮＤ−ＡＤとを読み出して、アド
レス生成回路６０４に出力する。また、アドレス生成回
路６０４の動作を切り換えるための信号としてモードＭ
ＯＤＥを出力する。

【００３８】なお、ペダル離鍵速度ＰＲと鍵盤における
離鍵速度ＲＴとは、ともにダンパーが降りる速さに相当
する同じデータであるので、ペダル離鍵速度ＰＲに基づ
いて波形記憶回路６０３をアクセスするときにはこのペ
ダル離鍵速度ＰＲに「ＲＴレンジ」を適用するなど、こ
のアドレス設定回路６０２内ではペダル離鍵速度ＰＲは
離鍵速度ＲＴと同じデータとして扱われる。

【００３９】ここで、アドレス設定回路６０２は、ステ
ートＳＴが“１”のときは、波形記憶回路６０３のアタ
ック部のＩＴレンジとＫＣレンジを参照することによ
り、現在の押鍵速度ＩＴとキーコードＫＣに対応するア
タック部の波形データＷ(i,j)についての各アドレスＳ
ＴＡＲＴ−ＡＤ，ＥＮＤ−ＡＤを読み出す。

【００４０】また、ステートＳＴが“１”または“２”
のときで、かつアドレス生成回路７からループリクエス
ト信号ＬＯＯＰ−ＲＥＱが入力されると、波形記憶回路
６０３のループ部のＩＴレンジとＫＣレンジを参照する
ことにより、現在の押鍵速度ＩＴとキーコードＫＣに対
応するループ部の波形データＸ(i,j) についての各アド
レスＳＴＡＲＴ−ＡＤ，ＥＮＤ−ＡＤを読み出す。

【００４１】さらに、ステートＳＴが“３”のときは、
波形記憶回路６０３のリリース部のＥＮＶレンジ、ＲＴ
レンジおよびＫＣレンジを参照することにより、現在の
離鍵速度ＲＴ（またはペダル離鍵速度）とキーコードＫ
Ｃおよびエンベロープ値ＥＮＶに対応するリリース部の
波形データＹ_r (i,j) についての各アドレスＳＴＡＲＴ
−ＡＤ，ＥＮＤ−ＡＤを読み出す。

【００４２】なお、アドレス設定回路６０２は、後述説
明するように、ステートＳＴが“３”のときは、リリー
ス部についての各アドレスＳＴＡＲＴ−ＡＤ，ＥＮＤ−
ＡＤを０位相検出回路６０９からの０位相検出信号ＰＨ
０にタイミングを合わせて出力する。また、ステートＳ
Ｔが“３”のときアドレス生成回路６０４からループリ
クエスト信号ＬＯＯＰ−ＲＥＱが入力されるとリリース
部の波形読出終了を示す信号ＦＩＮＩＳＨを出力する。

【００４３】位相発生回路６０５は、インターフェイス
回路６０１から入力されるキーコードＫＣとステートＳ
Ｔにより、キーコードＫＣが示す音高に対応する位相デ
ータを発生し、この位相データの整数部Ｉを読み出しア
ドレスのアドレス間隔としてアドレス生成回路６０４に
出力し、位相データの小数部Ｆを補間データとして補間
回路６０６に出力する。

【００４４】なお、位相発生回路６０５は一定のタイミ
ングで位相データを更新するが、この位相データはキー
コードＫＣに対応するピッチに応じて異なる値となり、
同じ波形データであっても読み出すアドレス間隔に応じ
て波形データの周波数特性が変化する。

【００４５】アドレス生成回路６０４は、アドレス設定
回路６０２から与えられる読出し先頭アドレスＳＴＡＲ
Ｔ−ＡＤを基準にして位相データの整数部Ｉを順次加算
することにより読出しアドレスＡＤを生成し、この読出
しアドレスＡＤで波形記憶回路６０３をアクセスする。
これにより、波形記憶回路６０３から波形データｗ１が
順次出力されて補間回路６０６に供給される。

【００４６】ここで、アドレス生成回路６０４にはアド
レス設定回路６０２からモードＭＯＤＥが入力されてお
り、アドレス生成回路６０４は、モードＭＯＤＥの状態
に応じて動作を切り換える。

【００４７】モードＭＯＤＥが“０”の場合はアタック
部とリリース部のための動作で、読出し先頭アドレスＳ
ＴＡＲＴ−ＡＤから読出し終了アドレスＥＮＤ−ＡＤま
での波形データを一回だけ読み出す。そして、現在の読
出しアドレスＡＤが読出し終了アドレスＥＮＤ−ＡＤと
一致すると、アドレス設定回路６０２にループリクエス
ト信号ＬＯＯＰ−ＲＥＱを出力するとともに、位相発生
回路６０５にリセットリクエストＲＥＳＥＴ−ＲＥＱ信
号を出力する。

【００４８】また、モードＭＯＤＥが“１”の場合はル
ープ部のための動作で、読出し先頭アドレスＳＴＡＲＴ
−ＡＤから読出し終了アドレスＥＮＤ−ＡＤまでの波形
データを巡回的に繰り返して読み出し、このとき、現在
の読出しアドレスＡＤが読出し終了アドレスＥＮＤ−Ａ
Ｄと一致すると、位相発生回路６０５にリセットリクエ
ストＲＥＳＥＴ−ＲＥＱ信号を出力する。

【００４９】ここで、ループ部の波形データは０位相か
ら記憶されており、さらにアドレス生成回路６０４によ
る読出しアドレスＡＤはＳＴＡＲＴ−ＡＤと位相データ
の整数部Ｉの加算によって行われているので、ループ部
の読出しにおいては一巡するたびに位相情報を再設定し
なければならない。このため、上記のようにアタック部
の最後（ループ部に移るとき）と、ループ部の読出しが
一巡する毎にそれぞれ位相発生回路６０５を０位相にリ
セットする。

【００５０】また、リリース部の波形データも０位相か
ら記憶されているが、ループ部からリリース部に移ると
きには、０位相検出回路６０９によって波形データの位
相が０位相に一致される。すなわち、０位相検出回路６
０９は、後述説明する乗算回路６０８から実際に楽音と
して出力される波形信号ｗ３を入力し、その波形の基本
周波数の位相が“０”になったことを検出してアドレス
設定回路６０２に０位相検出信号ＰＨ０を出力する。ア
ドレス設定回路６０２は、ステートＳＴが“３”のとき
は、この０位相検出信号ＰＨ０を受けることによってリ
リース部についてのＳＴＡＲＴ−ＡＤとＥＮＤ−ＡＤと
をアドレス生成回路６０４に出力する。これによって、
ループ部とリリース部の波形データが０位相に一致され
る。

【００５１】補間回路６０６は、波形記憶回路６０３か
らの波形データｗ１を位相データの小数部Ｆで時間軸方
向に補間して波形データｗ２を乗算回路６０８に出力す
る。ここで波形記憶回路６０３に記憶されている波形デ
ータは異なるピッチの楽音に対して共通のものが使用さ
れるので、単に整数部のみで読出した場合は、不要なノ
イズが発生してしまうが、位相データの小数部Ｆを用い
ることによって、それらを防ぐとともに波形容量の圧縮
も可能にしている。

【００５２】エンベロープ信号生成回路６０７は、イン
ターフェイス回路６０１より与えられる押鍵速度ＩＴ、
キーコードＫＣ、ステートＳＴに応じてエンベロープ信
号ＥＮＶを発生する。エンベロープ信号ＥＮＶの概形
は、図１０に示したようにピアノの２段減衰の特徴を示
すものであり、エンベロープ信号生成回路６０７は、こ
のエンベロープ形状の最大振幅（全体の高さ）を押鍵速
度ＩＴに応じて設定するとともに、変化率（傾き）をキ
ーコードＫＣに応じて設定する。

【００５３】ここで、エンベロープ信号生成回路６０７
はステートＳＴに応じてエンベロープ信号ＥＮＶを変化
させる。鍵盤またはサスティンペダルの押鍵状態すなわ
ちステートＳＴ＝１，２の状態が楽音の減衰まで持続し
た場合は、図１０(A) に示したようにエンベロープ値Ｅ
ＮＶは０まで減衰する。一方、図１０(B) に示したよう
に、途中で離鍵された場合すなわちステートＳＴ＝３と
なったときは、その時点でのエンベロープ値ＥＮＶをホ
ールドする。

【００５４】このエンベロープ値ＥＮＶはアドレス設定
回路６０２の他にインターフェイス回路６０１を介して
ＣＰＵ２にも出力され、図１０(A) のように減衰したと
きには、このエンベロープ値ＥＮＶが“０”になること
により、ＣＰＵ２は発音終了を検出して発音チャンネル
を解除する。また、図１０(B) のようにエンベロープ値
ＥＮＶがホールドされたときは、ＣＰＵ２は、前記アド
レス設定回路６０２から出力される終了信号ＦＩＮＩＳ
Ｈにより発音終了を検出して発音チャンネルの解除を行
うとともにステートＳＴを“０”にしてエンベロープ生
成回路６０７のホールド状態を解除する。

【００５５】乗算回路６０８は、補間回路６０６からの
波形データｗ２にエンベロープ信号ＥＮＶを乗算し、最
終的な波形信号ｗ３として前記図２のサウンドシステム
７に出力する。

【００５６】ここで、波形記憶回路６０３の波形データ
のうち、アタック部とループ部については、前記のよう
にエンベロープを取り除いた形となっているが、乗算回
路６０８でエンベロープ値ＥＮＶが乗算されることによ
り、ピアノ音と同様のエンベロープを付与される。ま
た、リリース部については、前記のようにエンベロープ
が付与された形で振幅が最大となるように正規化されて
記憶されているが、離鍵時にホールドされたエンベロー
プ値ＥＮＶに応じてそれらの波形データがスケーリング
されることになり、ループ部とのエンベロープ形状が滑
らかに連続するようになる。

【００５７】図１１はＣＰＵ２のメインルーチンのフロ
ーチャート、図１２〜図１５はそのサブルーチンのフロ
ーチャートであり、各フローチャートの説明を行いなが
ら、図７の音源回路６の動作について説明する。なお、
以下の説明で、ＫＥＶ（キーイベント記憶レジスタ）な
どのレジスタ名は、その名前を表すとともにそのレジス
タに実際に記憶されている値も示しているものとする。

【００５８】演奏者の電源投入などの操作により、ＣＰ
Ｕ２はステップＳ１００からメインルーチンの処理を開
始する。ステップＳ１００では、音源回路６などの各種
周辺回路の初期設定などを行い、その他、以下のフロー
チャートで用いられる各種変数の初期設定などを行う。

【００５９】ステップＳ１０１では鍵盤インターフェイ
ス１ａにより鍵盤１の走査を行い、ステップＳ１０２で
鍵のイベントの有無を判定し、イベント無しと判定され
たときは、ステップＳ１０５に進む。

【００６０】ステップＳ１０２の判定で鍵のイベント有
りと判断されたときは、ステップＳ１０３で、キーオン
であるかキーオフであるかのデータ（ＫＯＮ／ＫＯＦ
Ｆ）、キーコード、押鍵速度および離鍵速度を、それぞ
れキーイベント記憶レジスタＫＥＶ、キーコード記憶レ
ジスタＫＣ、押鍵速度記憶レジスタＩＴおよび離鍵速度
記憶レジスタＲＴに書き込み、ステップＳ１０４に進
む。

【００６１】ステップＳ１０４では、キーイベント記憶
レジスタＫＥＶの内容に応じてイベントがキーオンであ
るかキーオフであるかの判定を行い、キーオン（ＫＥＶ
＝ＫＯＮ）であったときはステップＳ１０のＫＥＹＯＮ
処理を行ってステップＳ１０５に進む。また、キーオフ
（ＫＥＶ＝ＫＯＦＦ）であったときはステップＳ２０の
ＫＥＹＯＦＦ処理を行ってステップＳ１０５に進む。な
お、ＫＥＹＯＮ処理とＫＥＹＯＦＦ処理の詳細について
は後述説明をする。

【００６２】ステップＳ１０５ではペダルインターフェ
イス５ａによりペダル５の走査を行い、ステップＳ１０
６でペダルのイベントの有無を判定し、イベント無しと
判定されたときはステップＳ４０に進む。

【００６３】ステップＳ１０６の判定でペダルのイベン
ト有りと判定されたときは、ステップＳ１０７で、ペダ
ルオンであるかペダルオフであるかのデータ（ＰＯＮ／
ＰＯＦＦ）をペダルイベント記憶レジスタＰＥＶに書き
込むとともに、ペダル離鍵速度をペダル離鍵速度記憶レ
ジスタＰＲに書き込み、ステップＳ１０８に進む。

【００６４】ステップＳ１０８では、ペダルイベント記
憶レジスタＰＥＶの内容に応じて、イベントがペダルオ
ンであるかペダルオフであるかの判定を行い、ペダルオ
ン（ＰＥＶ＝ＰＯＮ）のときはステップＳ１０９でペダ
ルフラグＰＦを“１”に設定してステップＳ４０に進
む。また、ペダルオフ（ＰＥＶ＝ＰＯＦＦ）のときはス
テップＳ３０でペダルＯＦＦ処理を行ってステップＳ４
０に進む。

【００６５】以上の処理が終了すると、ステップＳ４０
で各チャンネル毎の楽音合成の終了を検出する終了検出
処理を行い、この処理から復帰した後はステップＳ１０
１に戻り、電源が切断されるまで以上の一連の処理を繰
り返す。なお、ペダルＯＦＦ処理と終了検出処理の詳細
については後述説明する。

【００６６】図１２のＫＥＹＯＮ処理Ｓ１０では大きく
わけて次の３つの処理を行う。先ずキーオンされた楽音
を割り当てるべきチャンネルを決定し、次に、割り当て
られたチャンネルの状態を設定する。そして最後に、該
チャンネルに各情報を出力して発音を開始する。以下、
順を追って説明する。

【００６７】まず、ステップＳ１１では、１６のチャン
ネルについて第０チャンネルから割当可能であるかを判
断するために、チャンネル番号を記憶するレジスタＣＨ
に“０”を設定し、ステップＳ１３によるチャンネル番
号ＣＨのインクリメントとステップＳ１４の判定によ
り、ステップＳ１２を繰り返して空きチャンネルを検索
する。

【００６８】ステップＳ１２では、各チャンネル毎の楽
音状態を示すステートＳＴ［ＣＨ］が“０”であるか否
か、すなわち「ＣＨ」チャンネルが現在空きチャンネル
であるか否かを判断し、ステートＳＴ［ＣＨ］が“０”
であった場合（空き状態）はステップＳ１７に進む。な
お、ＳＴ［ＣＨ］と各チャンネルの状態の対応は前掲の
表１に示したとおりである。

【００６９】ステップＳ１４でＣＨが“１６”と判定さ
れた場合には、現在全ての発音チャンネルが何らかの形
で発音中であることになるが、この実施例では、いわゆ
る後着優先の発音割当方式を用いており、全ての発音チ
ャンネルが発音中であっても新たな押鍵があれば何れか
の発音チャンネルを強制的に消音して、そこに新たな押
鍵音を割り当てる処理を行っている。

【００７０】そこで、ステップＳ１５により、エンベロ
ープの振幅値のいちばん小さい発音チャンネルを選択
し、強制的に発音を停止させ空きチャンネルとするトラ
ンケート処理を行う。そして、ステップＳ１６で、この
トランケート処理によって空いた発音チャンネルの番号
をレジスタＣＨに設定してステップＳ１７に進む。

【００７１】以上のようにステップＳ１２あるいはステ
ップＳ１６の処理によって“０”〜“１５”までの何れ
かの空きチャンネルの番号がレジスタＣＨに得られてい
るので、ステップＳ１７でそのチャンネルのステートＳ
Ｔ［ＣＨ］を押鍵中であることを示す“１”に設定し、
さらに、ステップＳ１８で、現在そのチャンネルがどの
キーコードで発音しているかを記憶する配列ＳＴＫＣ
［ＣＨ］に対応するキーコードを設定する。

【００７２】そして、ステップＳ１９で、音源回路６の
対応するチャンネルに対して、キーコードＫＣ、押鍵速
度ＩＴおよびチャンネルの状態を示すステートＳＴ［Ｃ
Ｈ］を出力し、メインルーチンに復帰する。

【００７３】このように、ＫＥＹＯＮ処理Ｓ１０で音源
回路６に情報が出力されると、図７に示す音源回路６で
は、これらの情報がインターフェイス回路６０１を介し
て各部に与えらて発音が開始される。

【００７４】すなわち、アドレス設定回路６０２は、ス
テートＳＴ＝１であるので、波形記憶回路６０３のアタ
ック部テーブルを参照し、押鍵速度ＩＴとキーコードＫ
Ｃに対応するアタック部についてのＳＴＡＲＴ−ＡＤと
ＥＮＤ−ＡＤをアドレス生成回路６０４に出力する。さ
らに、アドレス設定回路６０２は、アドレス生成回路６
０４に対して一回読み出しを指示するモードＭＯＤＥ＝
０を出力する。

【００７５】一方、位相発生回路６０５はステートＳＴ
＝１であるので、キーコードＫＣに基づいて位相データ
の整数部Ｉと小数部Ｆを発生し、アドレス生成回路６０
４は波形記憶回路６０３からアタック部の波形データを
読み出す。

【００７６】次に、アタック部の波形データが全て読出
されると、アドレス生成回路６０４はアドレス設定回路
６０２に対してＬＯＯＰ−ＲＥＱ信号を出力し、この信
号を受け取ったアドレス設定回路６０２は波形記憶回路
６０３のループ部テーブルを参照することによって新た
なＳＴＡＲＴ−ＡＤとＥＮＤ−ＡＤを出力する。このと
き、ループ部の繰り返し読出を行うためにモードＭＯＤ
Ｅ＝１を出力する。

【００７７】アドレス生成回路６０４は、ループ部のＥ
ＮＤ−ＡＤまで読み出す毎に位相発生回路６０５にリセ
ット信号ＲＥＳＥＴ−ＲＥＱを出力し、波形の位相を整
合しながらループ部の波形データを読み出す。

【００７８】上記のように、アタック部とループ部の波
形データが読み出されている間に、エンベロープ生成回
路６０７は押鍵速度ＩＴとキーコードＫＣに基づいてエ
ンベロープ信号ＥＮＶを発生し、補間回路６０６を介し
て出力されるアタック部およびループ部の波形データと
エンベロープ値ＥＮＶが乗算回路６０８で乗算され、波
形信号ｗ３により発音が行われる。

【００７９】図１３のＫＥＹＯＦＦ処理Ｓ２０では、先
ず、今回キーオフされたキーコードが現在発音中である
かを検索する。次に、サスティンペダルが踏まれている
かを判定し、サスティンペダルが踏まれていないときに
キーオフを検出すると楽音の発生を停止する。

【００８０】先ず、このＫＥＹＯＦＦ処理Ｓ２０でも、
チャンネル番号０から検索する為にステップＳ２１でＣ
Ｈに“０”を設定し、ステップＳ２３によるチャンネル
番号ＣＨのインクリメントとステップＳ２４の判定によ
り、ステップＳ２２を繰り返して各チャンネルが発音中
であるか否かを判定する。

【００８１】ステップＳ２２では、各チャンネルで現在
発音されているキーコードＳＴＫＣ［ＣＨ］が今回キー
オフされたキーコードＫＣと同一であるか否かを判断
し、ＮＯと判定され、ステップＳ２４でＣＨが“１６”
と判定された場合には、今回キーオフされたキーコード
ＫＣの楽音がもう発音されていないことに相当するの
で、何もせずにＫＥＹＯＦＦ処理を終了してメインルー
チンに復帰する。

【００８２】これは、ずっと鍵を押し続けて発音が完全
に減衰してしまった状態や、トランケート処理によっ
て、押鍵中にもかかわらず発音を強制的に終了させられ
てしまった場合などに相当する。

【００８３】ステップＳ２２の判定でＹＥＳと判定さ
れ、今回のキーオフに対応するキーコードＫＣの楽音を
発音しているチャンネルが見つかったときには、ステッ
プＳ２５に進み、ＰＦフラグを参照することにより現在
サスティンペダルが踏まれているかどうかを判定する。

【００８４】このステップＳ２５の判定でＰＦフラグ＝
１の場合すなわちサスティンペダルが踏み込まれている
場合は、このチャンネルはキーオフにより離鍵されてい
るがサスティンペダルによる発音持続状態であることを
示すために、ステップＳ２６でステートＳＴ［ＣＨ］を
“２”に設定し、ＫＥＹＯＦＦ処理ルーチンを終了して
メインルーチンに復帰する。

【００８５】ステップＳ２５の判定でＰＦフラグ＝０の
場合すなわちサスティンペダルが踏み込まれていない場
合は、離鍵によるリリース部の発音開始（キーオフ）を
行うために、ステップＳ２７で対応チャンネルのステー
トＳＴ［ＣＨ］をリリース部を示す“３”に設定する。
そして、ステップＳ２８で、音源回路６の対応するチャ
ンネルに対して、離鍵速度ＲＴおよびチャンネルの状態
を示すステートＳＴ［ＣＨ］を出力し、メインルーチン
に復帰する。

【００８６】このとき、図７の音源回路６では、ＫＥＹ
ＯＮ処理の場合と同様にアドレス設定回路６０２とエン
ベロープ生成回路６０７に離鍵速度ＲＴやステートＳＴ
［ＣＨ］＝３などが与えられる。ここで、離鍵速度ＲＴ
と前記押鍵速度ＩＴとは実質的に同一の制御情報であ
り、さらに時間的に同一チャンネルに並列して存在する
ことがないので共通の信号線に出力される。また、前記
の理由から後述のペダル離鍵速度ＰＲについても共通の
信号線に出力される。

【００８７】アドレス設定回路６０２は、チャンネルの
状態がステートＳＴ＝３であるので、エンベロープ生成
回路６０７からのエンベロープ値ＥＮＶとインターフェ
イス回路６０１からのキーコードＫＣ、離鍵速度ＲＴ、
に応じて波形記憶回路６０３中のリリース部テーブルを
参照してＳＴＡＲＴ−ＡＤとＥＮＤ−ＡＤを読み出し、
アドレス生成回路６０４に出力する。

【００８８】ただし、ステートＳＴ＝３であるので、０
位相検出回路６０９による０位相の検出を待ってＳＴＡ
ＲＴ−ＡＤとＥＮＤ−ＡＤを出力し、ループ部とリリー
ス部との位相を整合させる。なお、この場合も、リリー
ス波形はループ読出をしないので一回読出を指示するた
めにモード信号ＭＯＤＥ＝０をアドレス生成回路６０４
に出力する。

【００８９】エンベロープ生成回路６０７は、ステート
ＳＴ＝３の信号を受けてその時点で出力していたエンベ
ロープ値ＥＮＶをそのままホールドする。したがって、
乗算回路６０８から出力される波形信号ｗ３は、ループ
部の波形信号と連続するようにリリース部の波形データ
がスケーリングされたものとなり、減衰する波形信号と
なって楽音が消音される。以上のようにして離鍵時の楽
音発生終了の処理が行われる。

【００９０】図１４のペダルＯＦＦ処理Ｓ３０では、現
在発音中の全ての発音チャンネルのうち押鍵されていな
いチャンネルについての消音処理を行う。その際、サス
ティンペダルのペダル離鍵速度に応じて、鍵盤の離鍵速
度の処理と同じ処理が行われる。

【００９１】先ず、ステップＳ３１でサスティンペダル
が離鍵状態であることを設定するためにフラグＰＦに
“０”をセットし、次に、ステップＳ３２でチャンネル
番号ＣＨに“０”を設定し、ステップＳ３６によるチャ
ンネル番号ＣＨのインクリメントとステップＳ３７の判
定により、全てのチャンネルについての検索と、所定チ
ャンネルの消音処理を行う。

【００９２】ステップＳ３３では、対応するチャンネル
のステートＳＴ［ＣＨ］が、サスティンペダルによる楽
音の持続状態を示す“２”となっているか否かを判定
し、判定結果がＮＯの場合はステップＳ３６に進む。

【００９３】ステップＳ３３の判定結果がＹＥＳの場合
すなわちサスティンペダルによる発音状態の場合は、ペ
ダルオフによるリリース部の発音開始（キーオフ）を行
うために、ステップＳ３４で対応チャンネルのステート
ＳＴ［ＣＨ］をリリース部を示す“３”に設定し、ステ
ップＳ３５で、音源回路６の対応するチャンネルに対し
てペダル離鍵速度ＰＲとステートＳＴ［ＣＨ］を出力し
てステップＳ３６に進む。そして、チャンネル番号ＣＨ
が“１６”になると、ステップＳ３７からメインルーチ
ンに復帰する。

【００９４】以上のペダルＯＦＦ処理のステップＳ３５
に対応する音源回路６の動作は、前記図１３のＫＥＹＯ
ＦＦ処理のステップＳ２８に対応する動作と同一であ
り、リリース部の波形データによって楽音が消音され
る。

【００９５】図１５の終了検出処理Ｓ４０では、ステー
トＳＴ＝１すなわち押鍵中におけるエンベロープ信号Ｅ
ＮＶの０への減衰、ステートＳＴ＝３すなわち離鍵中に
おけるリリース波形の読出終了を検出して、そのチャン
ネルを空きチャンネルに設定するために各データを書き
換える。この処理でも全てのチャンネルを検索する必要
があるので、ステップＳ４１でチャンネルレジスタＣＨ
を“０”に初期設定し、ステップＳ４６によるチャンネ
ル番号ＣＨのインクリメントとステップＳ４７の判定を
行いながら、ステップＳ４２以降の処理を行う。

【００９６】ステップＳ４２では、対応するチャンネル
のステートＳＴ［ＣＨ］が、チャンネル待機状態を示す
“０”となっているか否かを判定し、判定結果がＹＥＳ
の場合は対応するチャンネルが発音待機状態であるので
ステップＳ４６に進む。

【００９７】ステップＳ４２の判定結果がＮＯの場合す
なわち発音持続状態の場合は、ステップＳ４３で音源回
路６から対応するチャンネルのエンベロープ値ＥＮＶと
リリース波形の読出終了信号ＦＩＮＩＳＨを読み出す。
ここで、エンベロープ値ＥＮＶは“０”から例えば“５
１１”までの連続的な値を取る数値であり、ＥＮＶ＝０
は楽音の振幅が０となることに相当する。また、ＦＩＮ
ＩＳＨは“０”と“１”のみを取るフラグであり、リリ
ース部の波形の最終アドレスのデータを読出した時点で
“１”となる。

【００９８】そこで、ステップＳ４４で、ＥＮＶ＝０ま
たはＦＩＮＩＳＨ＝１となっているか否かを判定し、判
定結果がＮＯであればステップＳ４６に進む。ステップ
Ｓ４４の判定結果がＹＥＳであれば、ステップＳ４５で
該チャンネルのステートＳＴ［ＣＨ］を発音待機状態を
示す“０”に設定するとともに、キーコードを記憶する
レジスタＳＴＫＣ［ＣＨ］を、そのチャンネルにはいづ
れのキーコードも割り当てられていないことを示す
“０”に設定する。そして、以上の処理を行ってチャン
ネル番号ＣＨが“１６”になると、ステップＳ４７から
メインルーチンに復帰する。

【００９９】このとき、音源回路６では、ステートＳＴ
＝０が設定されたチャンネルについて、位相発生回路６
０５は位相の計数を停止し、エンベロープ形成回路６０
７はエンベロープ値ＥＮＶとして“０”を出力し続け
る。

【０１００】以上のように、鍵盤における離鍵またはサ
スティンペダルによる発音持続状態でのサスティンペダ
ルの離鍵によって楽音のダンピングが実現され、このダ
ンピング時のリリース部の波形はダンピング開始時のエ
ンベロープ値に応じたものとなる。したがって、実際の
ピアノなどと同様なリリース部の効果を得ることができ
る。

【０１０１】図１６は本発明第２実施例の電子楽器のブ
ロック図、図１９はその音源回路６' のブロック図であ
り、この第２実施例の電子楽器は、押鍵から離鍵または
ペダル解放までの経過時間によってリリース部の波形を
制御するようにしたものである。なお、以下の説明およ
び図面において第１実施例と同じ要素には同符号を付記
してその説明は省略する。また、対応する要素には符号
にダッシュを付記してある。

【０１０２】ＲＯＭ３' には後述説明するように第１実
施例と略同様の制御プログラムと割り込み処理プログラ
ムが記憶されており、ＣＰＵ２は、このＲＯＭ３' の各
プログラムに基づいて電子楽器全体の動作を制御する。

【０１０３】割り込み制御回路１０は、設定されたタイ
ミング毎にＣＰＵ２に対して割り込み処理要求信号を発
生する回路であり、ＣＰＵ２は、この割り込み制御回路
１０からの割り込み処理要求信号に応じて、ＲＯＭ３'
の通常の処理を一時停止し、ＲＯＭ３' 内の別の箇所に
設けられた割り込み処理プログラムを実行し、押鍵時か
らの経過時間を計時するためのタイムカウンタを更新す
る。

【０１０４】ＣＰＵ２は押鍵時にタイムカウンタをリセ
ットし、離鍵またはペダルオフを検出するとタイムカウ
ンタのカウント値を経過時間ＴＣとして読み取る。な
お、このカウント値の上限値は“２５５”に設定してあ
る。

【０１０５】図１９の音源回路６' は、第１実施例と同
様に１６音同時発音可能な波形メモリ読出し方式の音源
であるが、この第２実施例では、波形記憶回路６０３'
内のリリース部についての波形データは、図１７および
図１８に示したようにエンベロープ値ＥＮＶの代わりに
経過時間ＴＣに対応して複数の波形セットとして記憶さ
れている。

【０１０６】すなわち、経過時間ＴＣのスケールはＬ＋
１に分割され、経過時間ＴＣの各バンクｔ毎にそれぞれ
キーコードＫＣと離鍵速度ＲＴの各バンクｉ，ｊの組合
せに対応するリリース部の波形データＴ_t (N,M) により
波形セットが構成されている。さらに、この複数の波形
セットは経過時間ＴＣの各バンクｔにそれぞれ対応付け
て記憶されている。

【０１０７】そして、離鍵時（またはペダル解放時）の
経過時間ＴＣが属するバンクに対応する波形セットの中
から、押鍵時のキーコードＫＣと離鍵速度ＲＴがそれぞ
れ属するバンクに対応するリリース部の波形データが読
み出される。なお、アタック部とループ部については第
１実施例と同じである。

【０１０８】この実施例のインターフェイス回路６０
１' が第１実施例のものと異なる点は、ＣＰＵ２から経
過時間ＴＣを入力してアドレス設定回路６０２' に出力
する点である。また、アドレス設定回路６０２' が第１
実施例のものと異なる点は、ステートＳＴが“３”に設
定されて波形記憶回路６０３' からリリース部のＳＴＡ
ＲＴ−ＡＤとＥＮＤ−ＡＤを読み出すとき、エンベロー
プ値ＥＮＶの代わりに経過時間ＴＣに基づいてリリース
部テーブルを参照する点である。

【０１０９】この実施例においてもＣＰＵ２は前記図１
１のフローチャートに示したと同様のメインルーチンの
処理を行うが、割り込み制御回路１０からの割り込み処
理要求信号により一定のタイミングで図２０の割込処理
図Ｓ５０を行う。なお、メインルーチンにおいて、キー
オンのイベント、キーオフのイベントおよびペダルオフ
のイベントを検出すると、それぞれ、図２１のＫＥＹＯ
Ｎ処理Ｓ１０' 、図２２のＫＥＹＯＦＦ処理Ｓ２０' お
よび図２３のペダルＯＦＦ処理Ｓ３０' を行う。

【０１１０】図２０の割込処理Ｓ５０では、先ずステッ
プＳ５１で割込禁止状態にし、ステップＳ５２でチャン
ネル番号記憶レジスタＣＨに“０”を設定する。そし
て、ステップＳ５５のＣＨのインクリメントとステップ
Ｓ５６の判定によって、１６チャンネル分についてタイ
ムカウンタＴＣ［ＣＨ］の更新（カウントアップ）を行
う。

【０１１１】すなわち、ステップＳ５３でタイムカウン
タＴＣ［ＣＨ］のカウント値が上限“２５５”に達して
いるか否かを判定し、達していればステップＳ５５に進
み、上限に達していなければステップＳ５４でカウント
アップする。そして、ステップＳ５６でチャンネル番号
ＣＨが“１６”になっていると、ステップＳ５７で割込
許可を行ってメインルーチンに復帰する。

【０１１２】図２１のＫＥＹＯＮ処理Ｓ１０' におい
て、ステップＳ１１〜ステップＳ１９の処理は第１実施
例と同じであるが、ステップＳ１６１で、押鍵によって
確保されたチャンネルに対応するタイムカウンタＴＣ
［ＣＨ］を“０”にリセットする。これにより、押鍵か
らの経過時間ＴＣの計時が開始される。

【０１１３】図２２のＫＥＹＯＦＦ処理Ｓ２０' におい
て、ステップＳ２１〜ステップＳ２７の処理は第１実施
例と同じであるが、ステップＳ２８' で、音源回路６'
の対応するチャンネルに対して、離鍵速度ＲＴとステー
トＳＴ［ＣＨ］の他に経過時間ＴＣを出力してメインル
ーチンに復帰する。

【０１１４】これにより、図１６の音源回路６' におい
て、アドレス設定回路６０２' はインターフェイス回路
６０１' を介して経過時間ＴＣを入力する。このとき、
チャンネルの状態がステートＳＴ＝３であるので、アド
レス設定回路６０２' は経過時間ＴＣとキーコードＫＣ
および離鍵速度ＲＴに応じて波形記憶回路６０３' 中の
リリース部テーブルを参照してＳＴＡＲＴ−ＡＤとＥＮ
Ｄ−ＡＤを読み出し、アドレス生成回路６０４に出力す
る。そして、押鍵からの経過時間に応じて設定したリリ
ース部の波形データにより前記同様にして楽音が消音さ
れる。

【０１１５】図２３のペダルＯＦＦ処理Ｓ３０' におい
て、ステップＳ３１〜ステップＳ３４、ステップＳ３６
およびステップＳ３７の処理はは第１実施例と同じであ
るが、ステップＳ３５' で、音源回路６' の対応するチ
ャンネルに対して、離鍵速度ＲＴとステートＳＴ［Ｃ
Ｈ］の他に経過時間ＴＣを出力してメインルーチンに復
帰する。

【０１１６】このペダルＯＦＦ処理のステップＳ３５'
に対応する音源回路６' の動作も、第１実施例の場合と
同様に、図２２のＫＥＹＯＦＦ処理のステップＳ２８'
に対応する動作と同一であり、押鍵からの経過時間に応
じて設定したリリース部の波形データによって楽音が消
音される。

【０１１７】以上のように、鍵盤またはサスティンペダ
ルの離鍵によって楽音がダンピングされるとき、リリー
ス部の波形は押鍵からの経過時間に応じたものとなり、
実際のピアノなどと同様なリリース部の効果を得ること
ができる。

【０１１８】なお、上記の実施例では経過時間ＴＣは
“０”から“２５５”までの値をとるようにしている
が、さらに大きな値を上限にしてもよい。また、この経
過時間ＴＣのスケールの分割の仕方は、例えば１６バン
クに均等に分割してもよいが、押鍵からあまり時間が経
過していないときは波形の変動が激しいので、対数的に
分割するようにしてもよい。

【０１１９】上記の各実施例では波形メモリ読出し方式
の音源を用いているが、周波数変調方式などの音源でも
よい。その場合は、搬送波と変調波の比率や、それぞれ
の周波数、それぞれに付与されるエンベロープ形状な
ど、波形を決定するためのパラメータを記憶しておき、
これらのパラメータを離鍵時のエンベロープ値や押鍵か
らの経過時間などに応じて選択し、自然楽器に近いリリ
ース部の波形データを得るようにすればよい。

【０１２０】また、上記実施例においては、リリース部
に対して離鍵速度情報およびエンベロープ値に応じて、
複数のリリース波形を用意するようにしたが、大きな振
幅からの減衰に対応するリリース波形をただ一つ用意し
て、離鍵時に、その離鍵速度およびその時点でのエンベ
ロープ値に応じて該離鍵波形の途中の適切な位置からの
波形を離鍵波形とするようにしてもよい。

【０１２１】この際に、波形を滑らかにつなぐために、
キーオン時の波形と滑らかにつながるリリース波形の読
出し開始点を複数あらかじめ探しておき、上記の離鍵速
度およびエンベロープ値に対応してその点のアドレスを
記憶するようにする。すなわち、本実施例では、リリー
ス波形の記憶される開始アドレスと終了アドレスを各リ
リース波形毎に設けたが、この方法を利用する場合は、
離鍵速度情報などに応じて複数の開始アドレスを設ける
だけで、終了アドレスは全て共通でよい。また、この場
合においても、音高毎、あるいは離鍵速度毎に１つずつ
の波形をもち、離鍵速度毎、あるいは音高毎に読出し開
始アドレスを選択するようにしてもよい。

【０１２２】なお、前記のあらかじめ探されたアドレス
は、代表的には基本周波数の０位相の地点とし、よっ
て、実施例中の０位相検出回路の出力におうじてその地
点から波形を接続することにより、波形が滑らかにつな
がることが補償される。なた、リリース部の途中から波
形をつなぐ場合、サスティン部のエンベロープとリリー
ス部のエンベロープに不連続が生じるので、リリース部
の波形にある値を乗算してエンベロープも滑らかにつな
がるようにしてもよい。

【発明の効果】以上説明したように本発明によれば、電
子楽器における離鍵後のリリース部の楽音信号の波形
を、離鍵時のエンベロープ値などのそれまでの楽音の振
幅情報に基づいて選択するようにした。また、離鍵後の
リリース部の楽音信号の波形を、押鍵時から離鍵時まで
の経過時間に基づいて選択するようにした。したがっ
て、自然楽器のピアノにおけるダンピング時の弦の振動
状態に対応する制御を行うことができ、ピアノのダンピ
ング時の楽音を上手くシミュレートすることができる。

【図面の簡単な説明】

【図１】本発明に係わるピアノの楽音のエンベロープ形
状の一例を示す図である。

【図２】本発明第１実施例の電子楽器のブロック図であ
る。

【図３】第１実施例におけるアタック部の波形セットの
構造を概念的に示す図である。

【図４】第１実施例におけるループ部の波形セットの構
造を概念的に示す図である。

【図５】第１実施例におけるリリース部の波形セットと
エンベロープ値との関係を概念的に示す図である。

【図６】第１実施例におけるリリース部の波形セットの
構造を概念的に示す図である。

【図７】第１実施例における音源回路のブロック図であ
る。

【図８】第１実施例における波形記憶回路のメモリ構造
詳細図である。

【図９】第１実施例における波形記憶回路の波形記憶部
のメモリ構造詳細図である。

【図１０】実施例におけるエンベロープ信号の概形を示
す図である。

【図１１】実施例におけるメインルーチンのフローチャ
ートである。

【図１２】第１実施例におけるＫＥＹＯＮ処理のフロー
チャートである。

【図１３】第１実施例におけるＫＥＹＯＦＦ処理のフロ
ーチャートである。

【図１４】第１実施例におけるペダルＯＦＦ処理のフロ
ーチャートである。

【図１５】実施例における終了検出処理のフローチャー
トである。

【図１６】本発明第２実施例の電子楽器のブロック図で
ある。

【図１７】第２実施例におけるリリース部の波形セット
とエンベロープ値との関係を概念的に示す図である。

【図１８】第２実施例におけるリリース部の波形セット
の構造を概念的に示す図である。

【図１９】第２実施例における音源回路のブロック図で
ある。

【図２０】第２実施例における割込処理のフローチャー
トである。

【図２１】第２実施例におけるＫＥＹＯＮ処理のフロー
チャートである。

【図２２】第２実施例におけるＫＥＹＯＦＦ処理のフロ
ーチャートである。

【図２３】第２実施例におけるペダルＯＦＦ処理のフロ
ーチャートである。

【符号の説明】

１…鍵盤、１ａ…鍵盤インターフェイス、２…ＣＰＵ、
６，６' …音源回路、６０２，６０２' …アドレス設定
回路、６０３，６０３' …波形記憶回路、１０…割り込
み制御回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 船木 知之 静岡県浜松市中沢町10番１号 ヤマハ株式 会社内 (72)発明者 加藤 充美 静岡県浜松市中沢町10番１号 ヤマハ株式 会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 鍵盤と、該鍵盤の押鍵と離鍵を検出する
   鍵操作情報検出手段と、上記押鍵により楽音信号を発生
   する楽音信号発生手段と、上記離鍵時の楽音の振幅情報
   を検出する振幅情報検出手段と、該振幅情報に基づく波
   形情報に応じて上記楽音を上記離鍵時から減衰させる楽
   音制御手段とを備えることを特徴とする電子楽器。
2. 【請求項２】 鍵盤と、該鍵盤の押鍵と離鍵を検出する
   鍵操作情報検出手段と、上記押鍵により楽音信号を発生
   する楽音信号発生手段と、上記押鍵から上記離鍵までの
   経過時間を計時する計時手段と、該押鍵から離鍵までの
   経過時間時に基づく波形情報に応じて上記楽音を該離鍵
   時から減衰させる楽音制御手段とを備えることを特徴と
   する電子楽器。