JP2932796B2 - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JP2932796B2 JP2932796B2 JP29294391A JP29294391A JP2932796B2 JP 2932796 B2 JP2932796 B2 JP 2932796B2 JP 29294391 A JP29294391 A JP 29294391A JP 29294391 A JP29294391 A JP 29294391A JP 2932796 B2 JP2932796 B2 JP 2932796B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead
- lead frame
- semiconductor device
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置用リードフ
レームにおいて、内部リードの下部に半導体素子（以下
チップと称する）を固着してなるＬＯＣ（Ｌｅａｄ−Ｏ
ｎ−Ｃｈｉｐ）構造などに用いる半導体装置用リードフ
レーム（以下ＬＯＣ用リードフレームと称する）に関す
る。
レームにおいて、内部リードの下部に半導体素子（以下
チップと称する）を固着してなるＬＯＣ（Ｌｅａｄ−Ｏ
ｎ−Ｃｈｉｐ）構造などに用いる半導体装置用リードフ
レーム（以下ＬＯＣ用リードフレームと称する）に関す
る。
【０００２】
【従来の技術】従来のＬＯＣ用リードフレームは、図３
に示す様に内部リード１の下に両面に接着層を有するテ
ープ２が接着されている。チップ３は、テープ２の下面
に貼り付けられるような形で固着されて搭載される。次
にＡｕワイヤー７によって内部リード１とチップ３とが
電気的に接続される。このようにＬＯＣ用リードフレー
ムは内部リード１がチップ３の上部に引き回せるため、
チップの周辺に内部リードを引き回す領域を必要としな
い。従ってＬＯＣ構造の樹脂封止型半導体装置はチップ
搭載部を有し、その上部にチップを搭載し、その周辺に
内部リードを引き回す樹脂封止型半導体装置に比べて、
より大型のチップが搭載できる。
に示す様に内部リード１の下に両面に接着層を有するテ
ープ２が接着されている。チップ３は、テープ２の下面
に貼り付けられるような形で固着されて搭載される。次
にＡｕワイヤー７によって内部リード１とチップ３とが
電気的に接続される。このようにＬＯＣ用リードフレー
ムは内部リード１がチップ３の上部に引き回せるため、
チップの周辺に内部リードを引き回す領域を必要としな
い。従ってＬＯＣ構造の樹脂封止型半導体装置はチップ
搭載部を有し、その上部にチップを搭載し、その周辺に
内部リードを引き回す樹脂封止型半導体装置に比べて、
より大型のチップが搭載できる。
【０００３】
【発明が解決しようとする課題】この従来のＬＯＣ用リ
ードフレームでは、チップの固着位置がずれると、内部
リードと半導体素子電極（以下パッドと称する）との相
対位置が変化してしまい、ワイヤーボンディング装置に
おいてボンディング可能なワイヤー長の範囲を越えてし
まう短かいワイヤー又は長いワイヤーが発生してしま
う。また、内部リードとパッドの相対位置が大きくずれ
ると、ワイヤーボンディングにおいて、キャピラリーが
接触してしまい、ボンディング不良を発生させたり、内
部リードがパッドの真上に位置して、パッドを覆い隠し
てしまいワイヤーボンディングが不可能になる。従っ
て、ＬＯＣ構造の樹脂封止型半導体装置の製造におい
て、ＬＯＣ用リードフレームの正しい位置へのチップの
固着は非常に重要である。ＬＯＣ構造ではなく、チップ
搭載部（以下ダイパッドと称する）を有する構造のリー
ドフレームの場合は、図４のようにチップ３よりもひと
回り大きいダイパッド８の上に搭載するため、ダイパッ
ド８の形状をチップ３の固着位置の範囲と同じにすれ
ば、チップ３が正しい固着位置に搭載されているかは、
外観上で容易に判断することが出来る。そのため、ダイ
ボンダーの調整、固着位置のチェックが容易に出来る。
それに対して、ＬＯＣ構造の場合は、図５のように、チ
ップ３が正しい位置に固着されているかどうか図４のダ
イパッド８のような目安に出来るものが無いためダイボ
ンダーの調整が難かしく、また、チップ３が正しい位置
に固着されているかどうかのチェックが容易に出来ない
ため、チップ３を内部リード１へ固着した後のワイヤー
ボンディング工程で、内部リードとパッドとの相対位置
の不具合によるボンディング不良や内部リードとキャピ
ラリーの接触によるキャピラリーの破損を発生させてし
まう。
ードフレームでは、チップの固着位置がずれると、内部
リードと半導体素子電極（以下パッドと称する）との相
対位置が変化してしまい、ワイヤーボンディング装置に
おいてボンディング可能なワイヤー長の範囲を越えてし
まう短かいワイヤー又は長いワイヤーが発生してしま
う。また、内部リードとパッドの相対位置が大きくずれ
ると、ワイヤーボンディングにおいて、キャピラリーが
接触してしまい、ボンディング不良を発生させたり、内
部リードがパッドの真上に位置して、パッドを覆い隠し
てしまいワイヤーボンディングが不可能になる。従っ
て、ＬＯＣ構造の樹脂封止型半導体装置の製造におい
て、ＬＯＣ用リードフレームの正しい位置へのチップの
固着は非常に重要である。ＬＯＣ構造ではなく、チップ
搭載部（以下ダイパッドと称する）を有する構造のリー
ドフレームの場合は、図４のようにチップ３よりもひと
回り大きいダイパッド８の上に搭載するため、ダイパッ
ド８の形状をチップ３の固着位置の範囲と同じにすれ
ば、チップ３が正しい固着位置に搭載されているかは、
外観上で容易に判断することが出来る。そのため、ダイ
ボンダーの調整、固着位置のチェックが容易に出来る。
それに対して、ＬＯＣ構造の場合は、図５のように、チ
ップ３が正しい位置に固着されているかどうか図４のダ
イパッド８のような目安に出来るものが無いためダイボ
ンダーの調整が難かしく、また、チップ３が正しい位置
に固着されているかどうかのチェックが容易に出来ない
ため、チップ３を内部リード１へ固着した後のワイヤー
ボンディング工程で、内部リードとパッドとの相対位置
の不具合によるボンディング不良や内部リードとキャピ
ラリーの接触によるキャピラリーの破損を発生させてし
まう。
【０００４】
【課題を解決するための手段】本発明の半導体装置用リ
ードフレームは、半導体素子を内部リードおよび吊リー
ドに固着するＬＯＣ構造の半導体装置用リードフレーム
であって、前記半導体素子の一つの縁端に対応する内部
リードまたは吊リードに凸部または凹部を有し、かつ前
記一つの縁端に隣り合う他の縁端に対応する内部リード
または吊リードに他の凸部または凹部を有し、前記凸部
または凹部および前記他の凸部および凹部と半導体素子
のそれぞれ対応する縁端との相対的位置が所定範囲内に
あることを特徴とする。
ードフレームは、半導体素子を内部リードおよび吊リー
ドに固着するＬＯＣ構造の半導体装置用リードフレーム
であって、前記半導体素子の一つの縁端に対応する内部
リードまたは吊リードに凸部または凹部を有し、かつ前
記一つの縁端に隣り合う他の縁端に対応する内部リード
または吊リードに他の凸部または凹部を有し、前記凸部
または凹部および前記他の凸部および凹部と半導体素子
のそれぞれ対応する縁端との相対的位置が所定範囲内に
あることを特徴とする。
【０００５】
【実施例】次に本発明について、図面を参照して説明す
る。図１（Ａ）は本発明の第１の実施例の平面図であ
る。内部リード１及び吊りピン４の下面にテープ２によ
って、チップ３を固着している。図１（Ｂ）及び図１
（Ｃ）は内部リードの下面にテープによってチップ３が
正しい位置に固着された際の吊りリード及び内部リード
の高さと幅がそれぞれ２００ミクロンメートルの凸部５
ａ，５ｂの拡大図である。チップ３が正しい位置に固着
された場合は図１（Ｂ），図１（Ｃ）の様に、チップ３
の縁端が、吊りリードの凸部５ａ及び内部リードの凸部
５ｂと重なっている。チップ３の縁端が吊りリードの凸
部５ａ又は内部リードの凸部５ｂに重なっていない場合
は、チップ３が正しい位置に固着されていない。
る。図１（Ａ）は本発明の第１の実施例の平面図であ
る。内部リード１及び吊りピン４の下面にテープ２によ
って、チップ３を固着している。図１（Ｂ）及び図１
（Ｃ）は内部リードの下面にテープによってチップ３が
正しい位置に固着された際の吊りリード及び内部リード
の高さと幅がそれぞれ２００ミクロンメートルの凸部５
ａ，５ｂの拡大図である。チップ３が正しい位置に固着
された場合は図１（Ｂ），図１（Ｃ）の様に、チップ３
の縁端が、吊りリードの凸部５ａ及び内部リードの凸部
５ｂと重なっている。チップ３の縁端が吊りリードの凸
部５ａ又は内部リードの凸部５ｂに重なっていない場合
は、チップ３が正しい位置に固着されていない。
【０００６】重なり具合の認識は、画像認識装置でも作
業者の判断でもどちらでも可能である。重なりが合格か
の基準も、例えば図１（ｂ）の場合のようにチップ３の
外形線と凸部５ａの高さ方向の線が交差した場合のみを
合格とするだけでなく、高さＨと幅Ｗで囲まれた凸部５
ａの長方形とチップの外形線のどこかが重なりさえすれ
ば合格とするようにしたり、高さＨの辺と幅Ｗ方向の上
辺とチップの外形線とが交差した時だけ合格とするなど
必要に応じて任意に決められる。なお凸部の形状は、半
円形や多角形にすることもできる。
業者の判断でもどちらでも可能である。重なりが合格か
の基準も、例えば図１（ｂ）の場合のようにチップ３の
外形線と凸部５ａの高さ方向の線が交差した場合のみを
合格とするだけでなく、高さＨと幅Ｗで囲まれた凸部５
ａの長方形とチップの外形線のどこかが重なりさえすれ
ば合格とするようにしたり、高さＨの辺と幅Ｗ方向の上
辺とチップの外形線とが交差した時だけ合格とするなど
必要に応じて任意に決められる。なお凸部の形状は、半
円形や多角形にすることもできる。
【０００７】図２は本発明の第２の実施例の平面図であ
る。本実施例では、吊りリード４及び内部リード１の凹
部６ａ，６ｂを設けている。第１の実施例と同じく、凹
部６ａ，６ｂとチップ３の縁端が重なっている場合は正
しい位置にチップ３が固着されている。内部リードの近
傍にワイヤーボンディングする必要がある場合は、第１
の実施例の様な凸部を設けることが出来ないため、本実
施例のように凹部を設けることができる。
る。本実施例では、吊りリード４及び内部リード１の凹
部６ａ，６ｂを設けている。第１の実施例と同じく、凹
部６ａ，６ｂとチップ３の縁端が重なっている場合は正
しい位置にチップ３が固着されている。内部リードの近
傍にワイヤーボンディングする必要がある場合は、第１
の実施例の様な凸部を設けることが出来ないため、本実
施例のように凹部を設けることができる。
【０００８】
【発明の効果】以上説明したように本発明は、ＬＯＣ用
リードフレームにおいて、内部リード及び吊りリードに
凸部又は凹部を備えることにより、チップのリードフレ
ームに対して、固着された位置の確認を容易にしてい
る。そのためダイボンダーの調整が容易になり、またチ
ップの固着位置のチェックが容易に可能なので、チップ
の固着位置の不良をワイヤーボンディング工程の前で容
易に発見できる。従って、ダイボンダーの調整の工数削
減ができ、またワイヤーボンディング工程の前でチップ
の固着位置の不良を完全に除去できるので、ワイヤーボ
ンディングでの不良の低減という効果を有する。
リードフレームにおいて、内部リード及び吊りリードに
凸部又は凹部を備えることにより、チップのリードフレ
ームに対して、固着された位置の確認を容易にしてい
る。そのためダイボンダーの調整が容易になり、またチ
ップの固着位置のチェックが容易に可能なので、チップ
の固着位置の不良をワイヤーボンディング工程の前で容
易に発見できる。従って、ダイボンダーの調整の工数削
減ができ、またワイヤーボンディング工程の前でチップ
の固着位置の不良を完全に除去できるので、ワイヤーボ
ンディングでの不良の低減という効果を有する。
【０００９】上記の効果により、ダイボンダーの調整に
必要な時間は半分以下となり、チップの固着位置のチェ
ックに要する時間は１／１０程度に短縮される。さらに
従来は、１％程度あったチップの固着位置不良が発生し
たリードフレームのワイヤーボンディング工程への混入
が、全く無くなった。
必要な時間は半分以下となり、チップの固着位置のチェ
ックに要する時間は１／１０程度に短縮される。さらに
従来は、１％程度あったチップの固着位置不良が発生し
たリードフレームのワイヤーボンディング工程への混入
が、全く無くなった。
【図１】（Ａ）は本発明の第１の実施例の平面図、
（Ｂ）は吊りリードの凸部５ａの拡大図、（Ｃ）は内部
リードの凸部５ｂの拡大図。
（Ｂ）は吊りリードの凸部５ａの拡大図、（Ｃ）は内部
リードの凸部５ｂの拡大図。
【図２】本発明の第２の実施例の平面図。
【図３】従来のＬＯＣ用リードフレームのワイヤーボン
ディング後の側面図。
ディング後の側面図。
【図４】従来のダイパッド８を有する構造のリードフレ
ームのチップ３を搭載した後の平面図。
ームのチップ３を搭載した後の平面図。
【図５】従来のＬＯＣ用リードフレームのチップ３を固
着した後の平面図。
着した後の平面図。
１ 内部リード ２ テープ ３ チップ ４ 吊りリード ５ａ 吊りリードの凸部 ５ｂ 内部リードの凸部 ６ａ 吊りリードの凹部 ６ｂ 内部リードの凹部 ７ Ａｕワイヤー ８ ダイパッド
Claims (1)
- 【請求項１】半導体素子を内部リードおよび吊リードに
固着するＬＯＣ構造の半導体装置用リードフレームであ
って、前記半導体素子の一つの縁端に対応する内部リー
ドまたは吊リードに凸部または凹部を有し、かつ前記一
つの縁端に隣り合う他の縁端に対応する内部リードまた
は吊リードに他の凸部または凹部を有し、前記凸部また
は凹部および前記他の凸部および凹部と半導体素子のそ
れぞれ対応する縁端との相対的位置が所定範囲内にある
ことを特徴とする半導体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29294391A JP2932796B2 (ja) | 1991-11-08 | 1991-11-08 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29294391A JP2932796B2 (ja) | 1991-11-08 | 1991-11-08 | 半導体装置用リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05198725A JPH05198725A (ja) | 1993-08-06 |
| JP2932796B2 true JP2932796B2 (ja) | 1999-08-09 |
Family
ID=17788427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29294391A Expired - Fee Related JP2932796B2 (ja) | 1991-11-08 | 1991-11-08 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2932796B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102437061A (zh) * | 2011-11-30 | 2012-05-02 | 深圳市威怡电气有限公司 | 电子元件及其封装方法 |
-
1991
- 1991-11-08 JP JP29294391A patent/JP2932796B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102437061A (zh) * | 2011-11-30 | 2012-05-02 | 深圳市威怡电气有限公司 | 电子元件及其封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05198725A (ja) | 1993-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3243116B2 (ja) | 半導体装置 | |
| JP2932796B2 (ja) | 半導体装置用リードフレーム | |
| JP2908350B2 (ja) | 半導体装置 | |
| US7009304B2 (en) | Resin-sealed semiconductor device | |
| JP3255896B2 (ja) | チップ・オン・チップ構造の半導体装置 | |
| JPH10200036A (ja) | 集積回路用超ファインピッチリードフレーム | |
| JPS6141246Y2 (ja) | ||
| JPH06252329A (ja) | 半導体装置 | |
| JP2504538Y2 (ja) | Ｌｅｄアレイ装置 | |
| JP2004519860A (ja) | 低ループ高の接着配線接続部を備えるチップモジュール | |
| JP2002076048A (ja) | フリップチップ接続によるバンプの配置方法 | |
| JP3293757B2 (ja) | 半導体装置製造用リードフレーム組立体の製造方法 | |
| JPH0595074A (ja) | 半導体装置 | |
| JPH0621413A (ja) | 固体撮像装置及びそのワイヤボンディング方法 | |
| JPH08181165A (ja) | 半導体集積回路 | |
| JP2853314B2 (ja) | ネイルヘッドボンディング方法 | |
| JP2002373909A (ja) | 半導体回路装置及びその製造方法 | |
| KR100254255B1 (ko) | Loc용리드프레임 | |
| JPH10107198A (ja) | Ｉｃ封止パッケージ | |
| JPH0555441A (ja) | 樹脂封止型半導体装置 | |
| JP2595908B2 (ja) | 半導体装置 | |
| JP3664566B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02112242A (ja) | 半導体装置 | |
| JPS5844593Y2 (ja) | ビ−ム・リ−ド型半導体装置 | |
| JP2806851B2 (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990427 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |