KR100254255B1 - Loc용리드프레임 - Google Patents
Loc용리드프레임 Download PDFInfo
- Publication number
- KR100254255B1 KR100254255B1 KR1019950019920A KR19950019920A KR100254255B1 KR 100254255 B1 KR100254255 B1 KR 100254255B1 KR 1019950019920 A KR1019950019920 A KR 1019950019920A KR 19950019920 A KR19950019920 A KR 19950019920A KR 100254255 B1 KR100254255 B1 KR 100254255B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- lead
- semiconductor chip
- loc
- inner leads
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
LOC용 리드프레임이 개시되어 있다.
이 개시된 LOC용 리드프레임(10)은 절연 테이프(16)로 반도체 칩(15)이 하면에 부착될 수 있도록 되고 상면에 와이어 본딩부(13)가 형성된 복수개의 인너리드(inner lead;11)와, 외부와 전기접속되도록 몰드수지의 외부로 돌출되는 아웃터리드(outer lead;12)를 구비하고, 인너리드(11)는 본딩부(13)를 제외한 상면에 걸쳐 소정 높이의 절연부재(14)가 마련되어 인너리드(11)에 반도체 칩(15)을 부착 공정시 본딩부(13)가 손상되는 것을 방지할 수 있도록 된 것을 특징으로 한다.
Description
도1a는 종래의 리드프레임과 반도체 칩을 부착하는 기술을 보인 측면도이고, 도1b는 종래의 리드프레임과 반도체 칩의 결합관계를 보인 사시도.
도2는 종래의 LOC용 리드프레임의 일 형태를 보인 사시도.
도3은 본 발명에 따른 LOC용 리드프레임의 실시예를 보인 평면도.
도4는 본 발명에 따른 LOC용 리드프레임을 보인 사시도.
도5는 본 발명에 따른 LOC용 리드프레임과 반도체 칩을 부착하는 기술을 보인 측면도.
* 도면의 주요부분에 대한 부호의 설명
8 : 마운트대 9 : 마운트헤드
10 : 리드프레임 11 : 인너리드(inner lead)
12 : 아웃터리드(outer leak) 13 : 본딩부
14 : 절연부재 15 : 반도체 칩
16 : 절연테이프
본 발명은 반도체 패키지에 사용되는 리드프레임에 관한 것으로, 상세하게는 칩(chip)의 상부에 리드(lead)를 부착하는 리드 온 칩(lead on chip : LOC)용 리드프레임에 관한 것이다.
반도체 칩의 능력을 향상할 수 있도록 칩의 상부에 리드를 부착하는 LOC 구조의 반도체 패키지지가 사용되고 있다. LOC 구조를 갖는 반도체 패키지는 메모리 용량의 증대 및 그에 따른 칩 사이즈의 확대에 대치하기 위해 전형적인 형태의 패키지에 비해 내부 리드프레임의 규격을 줄일 수 있기 때문에 칩 점유율을 향상 시킬 수 있다.
일반적인 LOC 구조에 따르면, 칩의 상면에 리드프레임을 접착테이프로 고정시키고 칩의 본딩 패드와ㅣ 리드프레임을 와이어로 연결한다.
도1a는 전형적인 LOC 구조를 가지는 패키지에서 리드프레임과 반도체 칩의 접착관계를 설명하기 위한 개략적인 단면도이다. 리드프레임(1)과 반도체 칩(5)은 절연테이프(6)에 의하여 접착된다. 이와 같이 리드프레임(1)과 반도체 칩(5)을 접착하기 위하여 절연테이프(6)가 내면에 부착된 반도체 칩(5)을 마운트대(8)에 위치시키고, 그 상부의 소정 위치에 리드프레임(1)을 위치시킨다. 이후, 리드프레임(1)의 상부에 위치된 수직방향으로 움직이는 마운트헤드(9)를 이용하여 상기 리드프레임(1)을 가압하여 상기 리드프레임(1)과 반도체 칩(5)이 결합되도록 한다. 이후, 도1b에 도시한 바와 같이 리드프레임(1)의 본딩부(2)와 반도체 칩(5)의 본딩패드(7) 사이에 와이어(3)를 이용하여 전기적으로 접속하였다. 이와 같이 리드프레임(1)과 반도체 칩(5)을 부착하는 경우, 마운트헤드에 의하여 리드프레임의 본딩부가 손상을 입게된다. 또한, 본딩부에 이물질이 묻게 되어 와이어본딩을 통한 전기적 접속에 장애가 되었다.
이를 극복하기 위한 기술이 일본 공개특허공보 '특개평5-13653'을 통하여 개시된 바 있다. 이 개시된 기술을 제3도를 통하여 언급하면 다음과 같다.
리드프레임(1)과 반도체 칩을 절연테이프(6)를 통하여 접착시 이를 접착하는 수단인 마운트헤드가 인너리드(inner lead)의 본딩부(2)에 직접 접촉되지 않도록 본딩부(2)의 선단에 단차를 가지는 돌출된 요부(4)를 형성하였다. 이 요부(4)는 리드프레임을 구부리거나 제2테이프를 리드프레임의 본딩부(2) 일부에 마련하여 형성하였다.
리드프레임의 일부를 구부려 단차를 가지도록 하는 것은 마운트헤드가 가압하는 부분이 좁기때문에 압력차에 의하여 리드프레임과 반도체 칩 사이의 미접착부분이 발생될 우려가 있다. 또한, 제2테이프를 이용하여 단차를 형성하는 경우는 제2테이프가 리드프레임의 상면뿐만 아니라 반도체칩의 일부를 덮고 있으므로, 덮고 있는 부분에 반도체 칩의 본딩패드가 위치하는 경우 와이어 본딩이 곤란하다. 또한, 부분적으로 가압하므로, 미접착부분이 발생될 우려가 있다.
그리고, 인너리드와 반도체 칩 사이의 와이어 본딩후 몰딩시 발생될 수 있는 와이어의 치우침 현상에 의하여 인너리드 사이에 불필요한 전기접속이 발생하여 불량을 초래할 우려가 있었다.
따라서, 본 발명은 언급한 바와 같은 점을 감안하여 안출된 것으로써, 인너리드의 일부 즉, 본딩부를 제외한 전부분에 걸쳐 절연부재를 도포하여 본딩부의 손상 및 이물의 접촉을 방지할 수 있도록 된 LOC용 리드프레임을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 LOC용 리드프레임은, 절연 테이프로 반도체 칩이 하면에 부착될 수 있도록 되고 상면에 와이어 본딩부가 형성된 복수개의 인너리드(inner lead)와, 외부와 전기접속되도록 몰드수지의 외부로 돌출되는 아웃터리드(outer lead)를 구비한 LOC용 리드프레임에 있어서, 상기 인너리드는 상기 본딩부를 제외한 상면에 걸쳐 소정 높이의 절연부재가 마련되어 상기 인너리드에 상기 반도체 칩을 부착 공정시 상기 본딩부가 손상되는 것을 방지할 수 있도록 된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도3는 본 발명에 따른 LOC용 리드프레임을 도시한 평면도이고, 도4는 반도체 칩이 부착된 인너리드의 일부를 되한 사시도이다.
LOC용 리드플레임(10)은 몰딩되는 수지(미도시)에 감싸이는 인너리드(11)와 수지의 외부로 돌출되어 외부와 전기적으로 접속되는 아웃터리드(12)로 이루어져 있다.
상기 인너리드(11)는 반도체 칩(15)의 본딩패드(17)와 와이어(미도시)를 통하여 전기적으로 접속되도록 되는 본딩부(13)를 가진다. 상기 본딩부(13)가 형성된 면과 다른면 즉, 인너리드(11)의 내면에는 반도체 칩(15)이 부착된다. 이 반도체 칩(15)은 상기 본딩부(13)와 절연 테이프(16)에 의해 부착된다.
상기 반도체 칩(15)를 상기 인너리드(11)에 부착되는 공정은 도5에 도시한 바와 같이 마운트대(8)에 순서대로 반도체 칩(15)과 절연테이프(160 및 리드프레임(10)을 위치시킨후 그 상면에서 마운트헤드(8)로 가압하여 부착한다. 이때 상기 마운트헤드(8)에 의하여 리드프레임(10)의 본딩부(13)가 손상 및 이물질이 부착되는 것을 방지하기 위하여 상기 인너리드(11)의 상면에 소정 높이 절연부재(14)를 마련하였다. 물론, 상기 절연부재(14)는 상기 본딩부(13)의 상부에는 형성되지 않는다.
상기 절연부재(14)는 반도체 소자의 구동에 따른 열에도 손상되지 않는 내열성이 강한 폴리이미드인 것이 바람직하다.
이 절연부재(14)는 소정 패턴 즉, 본딩부(13)에 도포되는 것을 방지하는 패턴이 형성된 마스크(미도시)를 상기 인너리드(11)의 상부에 위치시킨 후 도포에 의하여 소정 높이로 형성할 수 있다. 또한, 각 본딩부(13)에 해당하는 부분에 구멍을 가지는 절연테이프를 부착하여 절연부재(14)를 형성할 수도 있다.
이와 같이 절연부재를 인너리드의 상면에 소정 높이로 마련한 LOC용 리드프레임은 리드프레임과 반도체 칩의 결합시 발생될 수 있는 리드프레임 본딩부의 오염 및 손상을 줄여 와이어 본딩의 신뢰도를 높일 수 있을 뿐만 아니라 반도체 칩의 본딩패드 위치 제한 및 미접착 또는 불완전 접착요인을 근본적으로 해소하였으며, 몰딩시에 발생될 수 있는 와이어의 치우침 현상으로 리드 상호간의 전기 접촉을 방지할 수 있는 매우 유용한 발명이다.
Claims (2)
- 절연 테이프로 반도체 칩이 하면에 부착될 수 있도록 되고 상면에 와이어 본딩부가 형성된 복수개의 인너리드(inner lead)와, 외부와 전기접속되도록 몰드수지의 외부로 돌출되는 아웃터리드(outer lead)를 구비한 LOC용 리드프레임에 있어서, 상기 인너리드는 상기 본딩부를 제외한 상면에 걸쳐 소정 높이의 절연부재가 마련되어 상기 인너리드에 상기 반도체 칩을 부착 공정시 상기 본딩부가 손상되는 것을 방지할 수 있도록 된 것을 특징으로 하는 LOC용 리드프레임.
- 제1항에 있어서, 상기 절연부재는 내열성을 가지는 폴리이미드(polyimide)인 것을 특징으로 하는 LOC용 리드프레임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019920A KR100254255B1 (ko) | 1995-07-07 | 1995-07-07 | Loc용리드프레임 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019920A KR100254255B1 (ko) | 1995-07-07 | 1995-07-07 | Loc용리드프레임 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970008542A KR970008542A (ko) | 1997-02-24 |
| KR100254255B1 true KR100254255B1 (ko) | 2000-05-01 |
Family
ID=19420031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950019920A KR100254255B1 (ko) | 1995-07-07 | 1995-07-07 | Loc용리드프레임 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100254255B1 (ko) |
-
1995
- 1995-07-07 KR KR1019950019920A patent/KR100254255B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970008542A (ko) | 1997-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100186309B1 (ko) | 적층형 버텀 리드 패키지 | |
| US6262482B1 (en) | Semiconductor device | |
| KR100237051B1 (ko) | 버텀리드 반도체 패키지 및 그 제조 방법 | |
| US5874783A (en) | Semiconductor device having the inner end of connector leads displaced onto the surface of semiconductor chip | |
| KR100254255B1 (ko) | Loc용리드프레임 | |
| US6183589B1 (en) | Method for manufacturing lead-on-chip (LOC) semiconductor packages using liquid adhesive applied under the leads | |
| JP2539763B2 (ja) | 半導体装置の実装方法 | |
| JP2000049272A5 (ko) | ||
| JP2937959B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| KR950005456B1 (ko) | 수지봉지형 반도체장치 | |
| KR100221918B1 (ko) | 칩 스케일 패키지 | |
| KR940008340B1 (ko) | 반도체 장치용 리이드 프레임 | |
| KR100226773B1 (ko) | 반도체 소자의 패키지 | |
| KR100199854B1 (ko) | 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지 | |
| KR950007768Y1 (ko) | 박형 플렉시블 패키지 | |
| KR0135890Y1 (ko) | 리드온칩 패키지 | |
| KR0138302Y1 (ko) | 와이어 본딩이 용이한 반도체 장치 | |
| KR100282414B1 (ko) | 바텀 리디드 타입의 브이·씨·에이 패키지 | |
| KR970004618Y1 (ko) | 패드가 없는 반도체 패키지 | |
| KR950007011Y1 (ko) | 수지밀봉형 반도체장치 | |
| KR100431315B1 (ko) | 반도체패키지및그제조방법 | |
| KR200286322Y1 (ko) | 반도체패키지 | |
| KR100267766B1 (ko) | 외부접속단자를 리벳 핀으로 한 브이·씨·에이 패키지 및그 제조방법 | |
| JP2968769B2 (ja) | 樹脂封止型半導体装置 | |
| JP3434633B2 (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090202 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |