JP2930463B2 - Ｍｏｓメモリデバイスの製法 - Google Patents
Ｍｏｓメモリデバイスの製法Info
- Publication number
- JP2930463B2 JP2930463B2 JP4005786A JP578692A JP2930463B2 JP 2930463 B2 JP2930463 B2 JP 2930463B2 JP 4005786 A JP4005786 A JP 4005786A JP 578692 A JP578692 A JP 578692A JP 2930463 B2 JP2930463 B2 JP 2930463B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- memory device
- aluminum pad
- manufacturing
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、バッファコート膜とし
てシリコーンラダー系樹脂膜およびガラスコート膜を有
するＭＯＳメモリデバイスの製法に関する。
てシリコーンラダー系樹脂膜およびガラスコート膜を有
するＭＯＳメモリデバイスの製法に関する。
【０００２】
【従来の技術】従来のモールド樹脂封止型半導体装置の
一例としてMOSメモリデバイスをあげ、その製造工程を
説明する。
一例としてMOSメモリデバイスをあげ、その製造工程を
説明する。
【０００３】図３および４は、従来のMOSメモリデバイ
スの製法を示す各工程の断面図であり、図中、１は半導
体基板（以下、基板という）、２はアルミパッド、３は
ガラスコート膜（プラズマチッ化膜）、４は１層目のポ
リイミド膜、５は２層目のポリイミド膜、６はポジ型レ
ジスト膜を示す。
スの製法を示す各工程の断面図であり、図中、１は半導
体基板（以下、基板という）、２はアルミパッド、３は
ガラスコート膜（プラズマチッ化膜）、４は１層目のポ
リイミド膜、５は２層目のポリイミド膜、６はポジ型レ
ジスト膜を示す。
【０００４】前記MOSメモリデバイスの製造において、
まず、予め基板１に所定の処理が施され、アルミパッド
２上部にガラスコート膜３が形成され、そののちガラス
コート膜３の一部が開孔され、前記アルミパッド２の一
部が露出した状態の基板１が準備される（図３(a)）。
まず、予め基板１に所定の処理が施され、アルミパッド
２上部にガラスコート膜３が形成され、そののちガラス
コート膜３の一部が開孔され、前記アルミパッド２の一
部が露出した状態の基板１が準備される（図３(a)）。
【０００５】つぎに、前記基板１上のアルミパッド２の
一部を埋めるように１層目のポリイミド膜４が塗布、形
成される（図３(b)）。
一部を埋めるように１層目のポリイミド膜４が塗布、形
成される（図３(b)）。
【０００６】そののち、ポリイミド膜を硬化させるため
の熱処理が行なわれ、２層目のポリイミド膜５が塗布、
形成され、半硬化させるための熱処理が行なわれる（図
３(c)）。
の熱処理が行なわれ、２層目のポリイミド膜５が塗布、
形成され、半硬化させるための熱処理が行なわれる（図
３(c)）。
【０００７】つぎに、２層目のポリイミド膜５上にポジ
型レジスト膜６が全面塗布、形成される（図３(d)）。
型レジスト膜６が全面塗布、形成される（図３(d)）。
【０００８】そののちパターン形成されたフォトマスク
を介してポジ型レジスト膜６に紫外光が照射され、パタ
ーン転写が行なわれ、さらに、前記２層目のポリイミド
膜５が現像液によりエッチングされる。このとき最終硬
化させた１層目のポリイミド膜４は現像液に不溶である
ためエッチングされない（図４(a)）。
を介してポジ型レジスト膜６に紫外光が照射され、パタ
ーン転写が行なわれ、さらに、前記２層目のポリイミド
膜５が現像液によりエッチングされる。このとき最終硬
化させた１層目のポリイミド膜４は現像液に不溶である
ためエッチングされない（図４(a)）。
【０００９】つぎに、ポジ型レジスト膜６が除去された
のち（図４(b)）、１層目のポリイミド膜４はドライエ
ッチングによりエッチングされ、アルミパッド２の一部
が露出される（図４(c)）。
のち（図４(b)）、１層目のポリイミド膜４はドライエ
ッチングによりエッチングされ、アルミパッド２の一部
が露出される（図４(c)）。
【００１０】
【発明が解決しようとする課題】前記MOS メモリデバイ
スの製法で示されたように、従来の半導体装置は、その
製造工程においてアルカリ性の現像液を使用するためア
ルミパッド２の一部が荒れるおそれがあり、ポリイミド
を２層に分けて塗布しなければならず、複雑な工程によ
り製造しなければならないという問題がある。
スの製法で示されたように、従来の半導体装置は、その
製造工程においてアルカリ性の現像液を使用するためア
ルミパッド２の一部が荒れるおそれがあり、ポリイミド
を２層に分けて塗布しなければならず、複雑な工程によ
り製造しなければならないという問題がある。
【００１１】
【課題を解決するための手段】本発明は、前記のような
問題点を解決するためになされたもので、製造工程にお
いて、アルカリ性の現像液を用いず、有機溶剤でエッチ
ング可能なシリコーンラダー系樹脂膜を用いることによ
り、アルミパッド部にダメージを与えることなくアルミ
パッド部を露出させることができ、少ない工程数で製造
しうる精度の高いＭＯＳメモリデバイスの製法を開発す
ることを目的とする。
問題点を解決するためになされたもので、製造工程にお
いて、アルカリ性の現像液を用いず、有機溶剤でエッチ
ング可能なシリコーンラダー系樹脂膜を用いることによ
り、アルミパッド部にダメージを与えることなくアルミ
パッド部を露出させることができ、少ない工程数で製造
しうる精度の高いＭＯＳメモリデバイスの製法を開発す
ることを目的とする。
【００１２】すなわち、本発明は、アルミパッドを有す
る基板を用いてＭＯＳメモリデバイスを製造する方法に
おいて、アルミパッドを有する基板上に一般式（Ｉ）：
る基板を用いてＭＯＳメモリデバイスを製造する方法に
おいて、アルミパッドを有する基板上に一般式（Ｉ）：
【００１３】
【化２】 （式中、Ｒ1はフェニル基、クロロフェニル基、低級ア
ルキル基、アルコキシル基またはヒドロキシル基であ
り、Ｒ1は同種でもよく異種でもよい、Ｒ2は水素原子ま
たは低級アルキル基であり、Ｒ2は同種でもよく異種で
もよい、ｎは２０〜１０００の整数を示す）で示される
シリコーンラダー系樹脂膜、ついでガラスコート膜を設
けたのち、アルミパッド部の露出のためにレジスト膜の
形成、パターン化を行なったのちガラスコート膜の開孔
をドライエッチングにより行ない、ついでシリコーンラ
ダー系樹脂膜の開孔を有機溶剤により行なうことを特徴
とするＭＯＳメモリデバイスの製法に関する。
ルキル基、アルコキシル基またはヒドロキシル基であ
り、Ｒ1は同種でもよく異種でもよい、Ｒ2は水素原子ま
たは低級アルキル基であり、Ｒ2は同種でもよく異種で
もよい、ｎは２０〜１０００の整数を示す）で示される
シリコーンラダー系樹脂膜、ついでガラスコート膜を設
けたのち、アルミパッド部の露出のためにレジスト膜の
形成、パターン化を行なったのちガラスコート膜の開孔
をドライエッチングにより行ない、ついでシリコーンラ
ダー系樹脂膜の開孔を有機溶剤により行なうことを特徴
とするＭＯＳメモリデバイスの製法に関する。
【００１４】
【作用】本発明に用いられているシリコーンラダー系樹
脂膜は、アルカリ性レジスト現像液を用いずに有機溶剤
でエッチングできるので、アルミパッドにダメージを与
えず、良好なアルミパッドの露出が行なえる。
脂膜は、アルカリ性レジスト現像液を用いずに有機溶剤
でエッチングできるので、アルミパッドにダメージを与
えず、良好なアルミパッドの露出が行なえる。
【００１５】したがって、えられたＭＯＳメモリデバイ
スは、アルミパッドの一部が荒れていない半導体装置と
なる。
スは、アルミパッドの一部が荒れていない半導体装置と
なる。
【００１６】
【実施例】本発明のＭＯＳメモリデバイス（以下、半導
体装置ともいう）は、バッファコート膜としてプラズマ
CVD法により形成されたガラスコート膜とシリコーンラ
ダー系樹脂膜の２重構造が用いられている。一般式(I)
で表わされるシリコーンラダー系樹脂膜は、高耐熱性で
誘電特性に優れ、かつ熱硬化収縮が殆どない膜であり、
しかもベンゼン、トルエンなどの有機溶剤に溶解するの
で膜の除去を簡単に行なうことができる。
体装置ともいう）は、バッファコート膜としてプラズマ
CVD法により形成されたガラスコート膜とシリコーンラ
ダー系樹脂膜の２重構造が用いられている。一般式(I)
で表わされるシリコーンラダー系樹脂膜は、高耐熱性で
誘電特性に優れ、かつ熱硬化収縮が殆どない膜であり、
しかもベンゼン、トルエンなどの有機溶剤に溶解するの
で膜の除去を簡単に行なうことができる。
【００１７】一般式(I)中のＲ1は、フェニル基、クロロ
フェニル基、エチル基などの低級アルキル基、メトキシ
基などのアルコキシル基またはヒドロキシル基であり、
２ｎ個のＲ1は、それぞれ同種でも異種でもよい。Ｒ2は
水素原子またはメチル基などの低級アルキル基であり、
４個のＲ2はそれぞれ同種でも異種でよい。また、ｎは2
0〜1000である。前記シリコーンラダー系樹脂の具体例
としては、
フェニル基、エチル基などの低級アルキル基、メトキシ
基などのアルコキシル基またはヒドロキシル基であり、
２ｎ個のＲ1は、それぞれ同種でも異種でもよい。Ｒ2は
水素原子またはメチル基などの低級アルキル基であり、
４個のＲ2はそれぞれ同種でも異種でよい。また、ｎは2
0〜1000である。前記シリコーンラダー系樹脂の具体例
としては、
【００１８】
【化３】 で表される構造を有するポリフェニルシルセスキオキサ
ン（PPSQ）などがあげられる。
ン（PPSQ）などがあげられる。
【００１９】前記シリコーンラダー系樹脂膜は、塗布、
加熱硬化により形成され、その膜の厚さは通常0.3〜２
μmである。
加熱硬化により形成され、その膜の厚さは通常0.3〜２
μmである。
【００２０】前記シリコーンラダー系樹脂膜を含むバッ
ファコート膜のパターニング、すなわちアルミパッド部
の露出は、ガラスコート膜の開孔とシリコーンラダー系
樹脂膜の開孔の２段階で行なう。
ファコート膜のパターニング、すなわちアルミパッド部
の露出は、ガラスコート膜の開孔とシリコーンラダー系
樹脂膜の開孔の２段階で行なう。
【００２１】まず、ガラスコート膜の開孔はドライエッ
チングにより行なわれ、シリコーンラダー系樹脂膜の開
孔は、ベンゼン、トルエンなどの有機溶剤により行なわ
れる。前記工程により、アルミパッドの一部が露出され
た半導体装置がえられる。前記バッファコート膜の形成
およびパターニングの工程は、従来の半導体装置の製造
工程に比べて工程数が少ないので、効率的に半導体装置
が製造される。
チングにより行なわれ、シリコーンラダー系樹脂膜の開
孔は、ベンゼン、トルエンなどの有機溶剤により行なわ
れる。前記工程により、アルミパッドの一部が露出され
た半導体装置がえられる。前記バッファコート膜の形成
およびパターニングの工程は、従来の半導体装置の製造
工程に比べて工程数が少ないので、効率的に半導体装置
が製造される。
【００２２】以下、実施例をあげて、本発明のＭＯＳメ
モリデバイスの製法をさらに詳細に説明する。
モリデバイスの製法をさらに詳細に説明する。
【００２３】［実施例１］ 図１および２は、本発明のMOS メモリデバイスを製造す
る方法を示す各工程の断面図である。
る方法を示す各工程の断面図である。
【００２４】図１および２中、１、２、３および６の符
号は、図３および４中に示した符号に対応し、同一符号
は同一部位を示す。また７はＰＰＳＱ膜を示す。
号は、図３および４中に示した符号に対応し、同一符号
は同一部位を示す。また７はＰＰＳＱ膜を示す。
【００２５】つぎに前記MOSメモリデバイスの製法を図
１および２に基づいて説明する。
１および２に基づいて説明する。
【００２６】まず従来技術において説明したMOSメモリ
デバイスの製法と同様に、予め基板１に所定処理が施さ
れてアルミパッド２が露出した状態になる。つぎに全面
にPPSQ膜７がトルエン、メチルイソブチルケトン、テト
ラヒドロフラン、テトラリン、エトキシベンゼンなどを
溶剤に用いた溶液を塗布することにより形成され、溶剤
除去ののち硬化させるために熱処理が施される（図１
(a)）。
デバイスの製法と同様に、予め基板１に所定処理が施さ
れてアルミパッド２が露出した状態になる。つぎに全面
にPPSQ膜７がトルエン、メチルイソブチルケトン、テト
ラヒドロフラン、テトラリン、エトキシベンゼンなどを
溶剤に用いた溶液を塗布することにより形成され、溶剤
除去ののち硬化させるために熱処理が施される（図１
(a)）。
【００２７】そののちプラズマCVD 法によりPPSQ膜７上
にガラスコート膜３が形成される（図１(b)）。
にガラスコート膜３が形成される（図１(b)）。
【００２８】つぎに、前記ガラスコート膜３上の全面
に、ポジ型レジスト膜６が塗布、形成され（図１
(c)）、所定パターンが形成されたフォトマスク（図示
せず）を介して紫外光が照射され、パターンが転写され
る。つづいてポジ型レジスト膜６が現像処理され、レジ
ストパターンが形成される（図１(d)）。
に、ポジ型レジスト膜６が塗布、形成され（図１
(c)）、所定パターンが形成されたフォトマスク（図示
せず）を介して紫外光が照射され、パターンが転写され
る。つづいてポジ型レジスト膜６が現像処理され、レジ
ストパターンが形成される（図１(d)）。
【００２９】つぎに、ドライエッチングによりガラスコ
ート膜３のエッチングが行なわれ、ガラスコート膜の一
部が開孔される（図２(a)）。そののちポジ型レジスト
膜６が除去される（図２(b)）。開孔部のPPSQ膜７のエ
ッチングは、たとえばベンゼン、トルエンなどの有機溶
剤により容易に行なえる（図２(c)）。
ート膜３のエッチングが行なわれ、ガラスコート膜の一
部が開孔される（図２(a)）。そののちポジ型レジスト
膜６が除去される（図２(b)）。開孔部のPPSQ膜７のエ
ッチングは、たとえばベンゼン、トルエンなどの有機溶
剤により容易に行なえる（図２(c)）。
【００３０】つぎに、通常のメモリデバイスの製造と同
様の工程によってMOSメモリデバイスが製造される。
様の工程によってMOSメモリデバイスが製造される。
【００３１】以上のように、アルミパッド２部分の露出
にアルカリ性の現象液を用いず、有機溶剤を用いるの
で、アルミパッド２の一部にダメージを与える恐れがな
くなり、かつ工程数も簡略化できる。
にアルカリ性の現象液を用いず、有機溶剤を用いるの
で、アルミパッド２の一部にダメージを与える恐れがな
くなり、かつ工程数も簡略化できる。
【００３２】前記方法により、アルミパッド部分の荒れ
ていないＭＯＳメモリデバイスがえられる。
ていないＭＯＳメモリデバイスがえられる。
【００３３】
【発明の効果】以上のように、本発明の製法によると、
有機溶剤により容易にエッチングを行なう事のできるシ
リコーンラダー系樹脂膜を用いるため、アルミパッドに
ダメージを与えることなく、また簡略化した工程により
精度の高いＭＯＳメモリデバイスを製造することができ
る。
有機溶剤により容易にエッチングを行なう事のできるシ
リコーンラダー系樹脂膜を用いるため、アルミパッドに
ダメージを与えることなく、また簡略化した工程により
精度の高いＭＯＳメモリデバイスを製造することができ
る。
【図１】本発明のＭＯＳメモリデバイスの製法の一実施
例を示す各工程の断面図である。
例を示す各工程の断面図である。
【図２】本発明のＭＯＳメモリデバイスの製法の一実施
例を示す各工程の断面図である。
例を示す各工程の断面図である。
【図３】従来のＭＯＳメモリデバイスを製造する方法を
示す各工程の断面図である。
示す各工程の断面図である。
【図４】従来のＭＯＳメモリデバイスを製造する方法を
示す各工程の断面図である。
示す各工程の断面図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−256731（ＪＰ，Ａ) 特開 昭63−221630（ＪＰ，Ａ) 特開 平２−277255（ＪＰ，Ａ) 特開 昭63−213347（ＪＰ，Ａ) 特開 昭56−100447（ＪＰ，Ａ) 特開 昭63−269554（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/10 451
Claims (1)
- 【請求項１】 アルミパッドを有する基板を用いてＭＯ
Ｓメモリデバイスを製造する方法において、アルミパッ
ドを有する基板上に一般式（Ｉ）： 【化１】 （式中、Ｒ1はフェニル基、クロロフェニル基、低級ア
ルキル基、アルコキシル基またはヒドロキシル基であ
り、Ｒ1は同種でもよく異種でもよい、Ｒ2は水素原子ま
たは低級アルキル基であり、Ｒ2は同種でもよく異種で
もよい、ｎは２０〜１０００の整数を示す）で示される
シリコーンラダー系樹脂膜、ついでガラスコート膜を設
けたのち、アルミパッド部の露出のためにレジスト膜の
形成、パターン化を行なったのちガラスコート膜の開孔
をドライエッチングにより行ない、ついでシリコーンラ
ダー系樹脂膜の開孔を有機溶剤により行なうことを特徴
とするＭＯＳメモリデバイスの製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4005786A JP2930463B2 (ja) | 1992-01-16 | 1992-01-16 | Ｍｏｓメモリデバイスの製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4005786A JP2930463B2 (ja) | 1992-01-16 | 1992-01-16 | Ｍｏｓメモリデバイスの製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05190790A JPH05190790A (ja) | 1993-07-30 |
| JP2930463B2 true JP2930463B2 (ja) | 1999-08-03 |
Family
ID=11620789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4005786A Expired - Fee Related JP2930463B2 (ja) | 1992-01-16 | 1992-01-16 | Ｍｏｓメモリデバイスの製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2930463B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5425406B2 (ja) * | 2007-06-29 | 2014-02-26 | リンテック株式会社 | ポリシルセスキオキサン化合物からなる成形材料、封止材および光素子封止体 |
-
1992
- 1992-01-16 JP JP4005786A patent/JP2930463B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05190790A (ja) | 1993-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100628824B1 (ko) | 리토그래피 반사방지 하드마스크 조성물 및 그것의 용도 | |
| JP4086830B2 (ja) | スピンオンａｒｃ／ハードマスク用のシリコン含有組成物 | |
| JP4384919B2 (ja) | ハードマスク層用の反射防止ＳｉＯ含有組成物 | |
| JPS62185325A (ja) | リフト・オフ法 | |
| US7090967B2 (en) | Pattern transfer in device fabrication | |
| JP2930463B2 (ja) | Ｍｏｓメモリデバイスの製法 | |
| JP2000031025A (ja) | レジストパターンの形成方法 | |
| JP3118887B2 (ja) | パターン形成方法 | |
| JPH09306901A (ja) | 半導体装置の製造方法 | |
| US20040121264A1 (en) | Pattern transfer in device fabrication | |
| JP3028076B2 (ja) | 半導体装置の製造方法 | |
| JP2875556B2 (ja) | 半導体素子の製造方法 | |
| JP3243904B2 (ja) | レジストパターンの形成方法 | |
| KR100369866B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
| JPS61260242A (ja) | レジストパタ−ンの形成方法 | |
| JP2004078119A (ja) | 半導体装置の製造方法 | |
| JPH02178950A (ja) | 半導体装置の製造方法 | |
| JPH11219949A (ja) | 有機絶縁膜のパターン形成方法 | |
| JPS59155933A (ja) | 微細パタ−ン形成方法 | |
| JPS60108842A (ja) | 半導体装置の製法 | |
| JPS61121332A (ja) | パタ−ン形成方法 | |
| JPS6351640A (ja) | 半導体素子の製造方法 | |
| JPH03268427A (ja) | 有機樹脂膜のパターン形成方法及び多層配線基板の製造方法 | |
| JPS6329951A (ja) | 微細配線パタ−ン形成法 | |
| JP2004078120A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |