JP2922375B2 - セラミック・オン金属回路基板およびその製造方法 - Google Patents
セラミック・オン金属回路基板およびその製造方法Info
- Publication number
- JP2922375B2 JP2922375B2 JP4356082A JP35608292A JP2922375B2 JP 2922375 B2 JP2922375 B2 JP 2922375B2 JP 4356082 A JP4356082 A JP 4356082A JP 35608292 A JP35608292 A JP 35608292A JP 2922375 B2 JP2922375 B2 JP 2922375B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- glass
- metal
- fired
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C10/00—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
- C03C10/0054—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing PbO, SnO2, B2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Dispersion Chemistry (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Geochemistry & Mineralogy (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Ceramic Products (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Glass Compositions (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、金属ベース上に多層、
共焼（ＣＯ−ｆｉｒｅｄ）セラミックを形成してなるセ
ラミック・オン金属（ｃｅｒａｍｉｃ−ｏｎ−ｍｅｔａ
ｌ）回路基板およびその製造方法に関するものである。
共焼（ＣＯ−ｆｉｒｅｄ）セラミックを形成してなるセ
ラミック・オン金属（ｃｅｒａｍｉｃ−ｏｎ−ｍｅｔａ
ｌ）回路基板およびその製造方法に関するものである。
【０００２】
【従来の技術】多層、共焼セラミック回路基板は、アメ
リカ合衆国 デラウェア州 ウイルミントンに在るイー
・アイ・デユポン社（Ｅ．Ｉ．Ｄｕ Ｐｏｎｔ Ｃｏｍ
ｐａｎｙ）からグリーンテープ（ＧＲＥＥＮ ＴＡＰ
Ｅ）という商品名で市販されているセラミック誘電体テ
ープを複数層積層して構成されていることは当技術分野
で周知の通りである。セラミックテープの各層の厚みは
約０．１３ｍｍで、その各表面には金属導体がプリント
されており、各金属導体は導電性の材料が充填された１
あるいはそれ以上の層中の小孔（バイアホールとして知
られている）によって互いに電気的に接続されている。
このような共焼セラミック回路基板については１９９１
年８月２０日にオレニック氏（Ｊ．Ａ．Ｏｌｅｎｉｃ
ｋ）に付与された米国特許第５，０４１，６９５号明細
書中に説明されている。
リカ合衆国 デラウェア州 ウイルミントンに在るイー
・アイ・デユポン社（Ｅ．Ｉ．Ｄｕ Ｐｏｎｔ Ｃｏｍ
ｐａｎｙ）からグリーンテープ（ＧＲＥＥＮ ＴＡＰ
Ｅ）という商品名で市販されているセラミック誘電体テ
ープを複数層積層して構成されていることは当技術分野
で周知の通りである。セラミックテープの各層の厚みは
約０．１３ｍｍで、その各表面には金属導体がプリント
されており、各金属導体は導電性の材料が充填された１
あるいはそれ以上の層中の小孔（バイアホールとして知
られている）によって互いに電気的に接続されている。
このような共焼セラミック回路基板については１９９１
年８月２０日にオレニック氏（Ｊ．Ａ．Ｏｌｅｎｉｃ
ｋ）に付与された米国特許第５，０４１，６９５号明細
書中に説明されている。
【０００３】２つの形式の共焼セラミック回路基板が得
られ、一方は高温（通常１３００℃以下）焼成処理さ
れ、他方は低温（通常１０００℃以下）焼成される。高
温共焼技術はアルミナおよび窒化アルミニウムセラミッ
クスに適用され、低温共焼技術はガラスセラミックス
（セラミック充填材が充填された透明ガラスあるいは失
透化ガラス）に適用される。高温共焼回路基板に対する
導体用金属はＷあるいはＭＯ−Ｍｎであり、低温共焼回
路基板ではＡｇ、Ａｕ、ＡｇＰｄあるいはＣｕが使用さ
れる。
られ、一方は高温（通常１３００℃以下）焼成処理さ
れ、他方は低温（通常１０００℃以下）焼成される。高
温共焼技術はアルミナおよび窒化アルミニウムセラミッ
クスに適用され、低温共焼技術はガラスセラミックス
（セラミック充填材が充填された透明ガラスあるいは失
透化ガラス）に適用される。高温共焼回路基板に対する
導体用金属はＷあるいはＭＯ−Ｍｎであり、低温共焼回
路基板ではＡｇ、Ａｕ、ＡｇＰｄあるいはＣｕが使用さ
れる。
【０００４】多層、共焼セラミック回路基板を構成する
ときに遭遇する問題に焼成後にセラミック本体の体積の
収縮がある。表面のＸ、Ｙ方向に生ずる収縮、各層のＺ
方向、すなわち厚み方向の収縮は、焼成中に粒子間に分
布して存在する空気が追出され、またグリーンテープ中
の有機バインダ材料が追出されることにより生ずる。こ
のような収縮はかなり大きく、低温共焼回路基板の場
合、通常１０乃至１５％に達する。グリーンテープ層の
面積を大きめにすることによってＸ、Ｙ方向の表面寸法
の収縮を補償する試みもなされたが、収縮を常に一定に
制御することは極めて困難である。例えば、焼成後の多
層回路基板のＸ、Ｙ方向の寸法の変化を０．１％以内に
維持するためには、収縮量の１００分の１乃至１００分
の２程度の制御の精度が要求される。このような理由か
ら共焼回路基板の歩留は低い。さらに、低温、共焼回路
基板は、熱伝導率が低くまたガラスセラミックに関連し
てたわみ強度が低いという欠点があった。
ときに遭遇する問題に焼成後にセラミック本体の体積の
収縮がある。表面のＸ、Ｙ方向に生ずる収縮、各層のＺ
方向、すなわち厚み方向の収縮は、焼成中に粒子間に分
布して存在する空気が追出され、またグリーンテープ中
の有機バインダ材料が追出されることにより生ずる。こ
のような収縮はかなり大きく、低温共焼回路基板の場
合、通常１０乃至１５％に達する。グリーンテープ層の
面積を大きめにすることによってＸ、Ｙ方向の表面寸法
の収縮を補償する試みもなされたが、収縮を常に一定に
制御することは極めて困難である。例えば、焼成後の多
層回路基板のＸ、Ｙ方向の寸法の変化を０．１％以内に
維持するためには、収縮量の１００分の１乃至１００分
の２程度の制御の精度が要求される。このような理由か
ら共焼回路基板の歩留は低い。さらに、低温、共焼回路
基板は、熱伝導率が低くまたガラスセラミックに関連し
てたわみ強度が低いという欠点があった。
【０００５】ポースリン・エナメル・オン・スチール
（ｐｏｒｃｅｌａｉｎ ｅｎａｍｅｌ−ｏｎ−ｓｔｅｅ
ｌ）のような金属ベース上に一層の焼成セラミック層を
形成したものが知られている。上記のベースを構成する
スチールが呈する熱膨張係数は比較的大であるから、ス
チールベース上に焼成されるセラミック層の組成もまた
上記ベースの温度係数と密接に整合させるために、比較
的大きな熱膨張係数を呈するものである必要がある。上
記のようなポースリン・エナメル・オン・スチール回路
基板を構成するために使用することができる高バリウ
ム、高膨張ガラスセラミックが開発された。比較的大き
な熱膨張係数を呈する他のセラミック組成系も知られて
いるが、このような系における高膨張率は一般には鉛、
バリウムのような重金属の酸化物、あるいは例えばナト
リウムやカリウムのようなアルカリ金属添加することに
よって実現していた。
（ｐｏｒｃｅｌａｉｎ ｅｎａｍｅｌ−ｏｎ−ｓｔｅｅ
ｌ）のような金属ベース上に一層の焼成セラミック層を
形成したものが知られている。上記のベースを構成する
スチールが呈する熱膨張係数は比較的大であるから、ス
チールベース上に焼成されるセラミック層の組成もまた
上記ベースの温度係数と密接に整合させるために、比較
的大きな熱膨張係数を呈するものである必要がある。上
記のようなポースリン・エナメル・オン・スチール回路
基板を構成するために使用することができる高バリウ
ム、高膨張ガラスセラミックが開発された。比較的大き
な熱膨張係数を呈する他のセラミック組成系も知られて
いるが、このような系における高膨張率は一般には鉛、
バリウムのような重金属の酸化物、あるいは例えばナト
リウムやカリウムのようなアルカリ金属添加することに
よって実現していた。
【０００６】
【発明が解決しようとする課題】解決しようとする問題
点は、従来の回路基板は誘電力が高く、誘電損失が大き
く、化学的な耐久性が低く、このためこのような高膨張
率をもった材料系を超小型電子回路（マイクロエレクト
ロニックス）のパッケージに採用する多層、共焼セラミ
ック回路基板を構成することは不可能であるという点で
ある。
点は、従来の回路基板は誘電力が高く、誘電損失が大き
く、化学的な耐久性が低く、このためこのような高膨張
率をもった材料系を超小型電子回路（マイクロエレクト
ロニックス）のパッケージに採用する多層、共焼セラミ
ック回路基板を構成することは不可能であるという点で
ある。
【０００７】
【課題を解決するための手段】本発明は、一般的には金
属ベース上に形成される多層、共焼セラミックに関する
ものであり、さらに詳しく言えば、ある種の充填材を使
って微調整すると、超小型電子回路のパッケージに適し
た多層、共焼セラミック・オン金属回路基板として使用
するのに適した充分に低い、誘電率、誘電損失をもった
低温、共焼、高膨張ガラスセラミックスを得ることがで
きる。この発明はさらにセラミックを金属ベースに確実
に接着するためにガラスボンディング層を使用した上記
のような回路基板を構成する方法に関する。
属ベース上に形成される多層、共焼セラミックに関する
ものであり、さらに詳しく言えば、ある種の充填材を使
って微調整すると、超小型電子回路のパッケージに適し
た多層、共焼セラミック・オン金属回路基板として使用
するのに適した充分に低い、誘電率、誘電損失をもった
低温、共焼、高膨張ガラスセラミックスを得ることがで
きる。この発明はさらにセラミックを金属ベースに確実
に接着するためにガラスボンディング層を使用した上記
のような回路基板を構成する方法に関する。
【０００８】
【実施例】図１に示す本発明の一実施例による多層、共
焼セラミック・オン金属回路構体１０を形成するには、
先ず、例えば金属コア（図示せず）をスタンプし、次い
でこのコアを寸法の安定化のために約５００℃乃至９０
０℃の温度でアニールして２つの反対側の面１４および
１６を有する金属ベース１２を形成する。コアの表面の
よごれ、酸化物を除去するためにコアの表面を清浄化す
る。次いで、主表面１４、１６の少なくとも一方の面を
Ｃｕのような適当な材料で約０．５ミクロン乃至２５．
０ミクロンの厚みに鍍金するのが望ましい。ベース１２
用材料としては、Ｃｕ、Ａｌ、Ｎｉ、ステンレススチー
ル、低カーボンスチール、Ｃｕ／Ｉｎｖａｒ（アンバ
ー）／Ｃｕ、Ｃｕ／Ｍｏ／Ｃｕ、あるいはＣｕ／ステン
レススチール／Ｃｕが適しているが、後者が好ましい。
焼セラミック・オン金属回路構体１０を形成するには、
先ず、例えば金属コア（図示せず）をスタンプし、次い
でこのコアを寸法の安定化のために約５００℃乃至９０
０℃の温度でアニールして２つの反対側の面１４および
１６を有する金属ベース１２を形成する。コアの表面の
よごれ、酸化物を除去するためにコアの表面を清浄化す
る。次いで、主表面１４、１６の少なくとも一方の面を
Ｃｕのような適当な材料で約０．５ミクロン乃至２５．
０ミクロンの厚みに鍍金するのが望ましい。ベース１２
用材料としては、Ｃｕ、Ａｌ、Ｎｉ、ステンレススチー
ル、低カーボンスチール、Ｃｕ／Ｉｎｖａｒ（アンバ
ー）／Ｃｕ、Ｃｕ／Ｍｏ／Ｃｕ、あるいはＣｕ／ステン
レススチール／Ｃｕが適しているが、後者が好ましい。
【０００９】ベース１２の熱膨張係数に比して小さい熱
膨張係数を有するガラスからなるボンディング層１８は
スラリとしてベース１２の一方の主表面、例えば表面１
４に適用される。スラリはスクリーン印刷、スプレー、
スピンコーティング、カーテンコーティング、流動浸漬
塗装、電気泳動沈積、あるいは他の等価な方法により供
給することができる。本発明による回路基板はスクリー
ン印刷およびスプレー法によって作られた。ガラスボン
ディング層１８上に多層セラミック２０が形成される。
膨張係数を有するガラスからなるボンディング層１８は
スラリとしてベース１２の一方の主表面、例えば表面１
４に適用される。スラリはスクリーン印刷、スプレー、
スピンコーティング、カーテンコーティング、流動浸漬
塗装、電気泳動沈積、あるいは他の等価な方法により供
給することができる。本発明による回路基板はスクリー
ン印刷およびスプレー法によって作られた。ガラスボン
ディング層１８上に多層セラミック２０が形成される。
【００１０】多層グリーンテープ層をガラスボンディン
グ層１８上に配置することによって多層セラミック２０
が形成され、あるいはガラスボンディング層１８上に配
置する前に積層セラミック構造が素焼きされる。Ｃｕ／
ステンレススチール／Ｃｕベースの場合は、この合成構
造は窒素中（約１０，０００ｐｐｍのＯ2 ）中で約９０
０℃乃至９３０℃のピーク温度で約２乃至２０分間共焼
されて、セラミック２０をベース１２の表面１４にボン
ディングする。中間ガラスボンディング層１８は、多層
セラミック２０をベース１２に結合する手段を与え、ま
た焼成期間中にセラミック２０のＸ、Ｙ方向の寸法が収
縮するのを最少に押さえるという２つの機能を果たす。
ガラスボンディング層１８は金属ベース１２の膨張係数
よりも小さい膨張係数を有していることに加えて、共焼
操作中にセラミック２０とベース１２との間の接着を促
進し、接着性を維持するために、ベース１２の表面１４
上のＣｕ鍍金およびＣｕ酸化物と実質的に反応しなけれ
ばならない。ボンディング層１８のガラスは、金属ベー
ス１２の表面に流動して接着することができるように比
較的低い軟化点（＜６００℃）を持っている必要があ
り、またセラミックのラテラル方向（Ｘ、Ｙ方向）の収
縮を最少にするために、セラミック２０中のガラスの軟
化点以下の温度で適当な表面張力特性をもっている。さ
らにボンディング層１８のガラス良好な化学的耐性と誘
電体特性を持っている必要がある。
グ層１８上に配置することによって多層セラミック２０
が形成され、あるいはガラスボンディング層１８上に配
置する前に積層セラミック構造が素焼きされる。Ｃｕ／
ステンレススチール／Ｃｕベースの場合は、この合成構
造は窒素中（約１０，０００ｐｐｍのＯ2 ）中で約９０
０℃乃至９３０℃のピーク温度で約２乃至２０分間共焼
されて、セラミック２０をベース１２の表面１４にボン
ディングする。中間ガラスボンディング層１８は、多層
セラミック２０をベース１２に結合する手段を与え、ま
た焼成期間中にセラミック２０のＸ、Ｙ方向の寸法が収
縮するのを最少に押さえるという２つの機能を果たす。
ガラスボンディング層１８は金属ベース１２の膨張係数
よりも小さい膨張係数を有していることに加えて、共焼
操作中にセラミック２０とベース１２との間の接着を促
進し、接着性を維持するために、ベース１２の表面１４
上のＣｕ鍍金およびＣｕ酸化物と実質的に反応しなけれ
ばならない。ボンディング層１８のガラスは、金属ベー
ス１２の表面に流動して接着することができるように比
較的低い軟化点（＜６００℃）を持っている必要があ
り、またセラミックのラテラル方向（Ｘ、Ｙ方向）の収
縮を最少にするために、セラミック２０中のガラスの軟
化点以下の温度で適当な表面張力特性をもっている。さ
らにボンディング層１８のガラス良好な化学的耐性と誘
電体特性を持っている必要がある。
【００１１】ガラスボンディング層１８の組成は金属コ
アの組成、その熱特性によって影響されることは勿論の
こと、セラミック積層体の組成、焼結（シンタリング）
特性、共焼、セラミック・オン金属回路基板を構成する
ために採用される処理によっても影響される。多層セラ
ミック２０の各層は、室温から約６００℃の温度にわた
ってベース１２およびガラスボンディング層１８の熱膨
張係数とよく整合した熱膨張係数をもったガラス−セラ
ミック／充填材組成からなる。多成分系ＰｂＯ−ＺｎＯ
−ＢａＯ−Ｂ2 Ｏ3 −ＳｉＯ2 からなる多数のガラス組
成はガラスボンディング層１８として適している。これ
らのガラス組成は少量のＺｒＯ2 およびＡｌ2 Ｏ3 を含
んでいてもよい。一般化された幾つかの組成とその代表
的な特性を表１に示す。
アの組成、その熱特性によって影響されることは勿論の
こと、セラミック積層体の組成、焼結（シンタリング）
特性、共焼、セラミック・オン金属回路基板を構成する
ために採用される処理によっても影響される。多層セラ
ミック２０の各層は、室温から約６００℃の温度にわた
ってベース１２およびガラスボンディング層１８の熱膨
張係数とよく整合した熱膨張係数をもったガラス−セラ
ミック／充填材組成からなる。多成分系ＰｂＯ−ＺｎＯ
−ＢａＯ−Ｂ2 Ｏ3 −ＳｉＯ2 からなる多数のガラス組
成はガラスボンディング層１８として適している。これ
らのガラス組成は少量のＺｒＯ2 およびＡｌ2 Ｏ3 を含
んでいてもよい。一般化された幾つかの組成とその代表
的な特性を表１に示す。
【００１２】
【表１】
【００１３】本発明によるセラミック・オン金属回路板
は、表１に示したＰｂ−Ｚｎホウケイ酸塩およびＰｂ−
Ｚｎ−Ｂａホウケイ酸塩ガラス系から選ばれたガラスを
使用して形成されている。Ｐｂ−Ｚｎ−Ｂａホウケイ酸
塩系からなる好ましいガラスは、アメリカ合衆国 オハ
イオ州 トレドに在るセミコンコーポレーション（ＳＥ
Ｍ−ＣＯＮ Ｃｏ．）からＳＣＣ−１１という商品名で
市販されている。この同じ系からなる他の適当なガラス
はアメリカ合衆国 オハイオ州 トレドに在るオーエン
ス・イリノイズ（Ｏｗｅｎｓ Ｉｌｌｉｎｏｉｓ）から
ＣＶ−８０８という商品名で市販されている。後者のガ
ラスは少量のＺｒＯ2 を含んでいる。Ｐｂ−Ｚｎホウケ
イ酸塩から選ばれた適当なガラスはオーエンス・イリノ
イズからＣＶ−１０１という商品名で市販されている。
は、表１に示したＰｂ−Ｚｎホウケイ酸塩およびＰｂ−
Ｚｎ−Ｂａホウケイ酸塩ガラス系から選ばれたガラスを
使用して形成されている。Ｐｂ−Ｚｎ−Ｂａホウケイ酸
塩系からなる好ましいガラスは、アメリカ合衆国 オハ
イオ州 トレドに在るセミコンコーポレーション（ＳＥ
Ｍ−ＣＯＮ Ｃｏ．）からＳＣＣ−１１という商品名で
市販されている。この同じ系からなる他の適当なガラス
はアメリカ合衆国 オハイオ州 トレドに在るオーエン
ス・イリノイズ（Ｏｗｅｎｓ Ｉｌｌｉｎｏｉｓ）から
ＣＶ−８０８という商品名で市販されている。後者のガ
ラスは少量のＺｒＯ2 を含んでいる。Ｐｂ−Ｚｎホウケ
イ酸塩から選ばれた適当なガラスはオーエンス・イリノ
イズからＣＶ−１０１という商品名で市販されている。
【００１４】これらのボンディングガラス層は積層セラ
ミックをＣｕ／ステンレススチール／Ｃｕベース１２に
良好に接着することができる。また、これらのガラスを
使用すると、積層されたセラミック２０のＸ、Ｙ方向の
収縮は１桁以上減少して約０．８％になった。ガラスボ
ンディング層１８がなければ、セラミック積層体のＸ、
Ｙ方向の収縮は通常１２乃至１５％である。さらに、金
属ベース１２は良好な熱伝導性、高たわみ強度を呈し、
それによって低温、共焼ガラスセラミックの多層構造の
みからなる従来の回路基板の欠点である低熱伝導性、低
たわみ強度の問題を解決することができる。
ミックをＣｕ／ステンレススチール／Ｃｕベース１２に
良好に接着することができる。また、これらのガラスを
使用すると、積層されたセラミック２０のＸ、Ｙ方向の
収縮は１桁以上減少して約０．８％になった。ガラスボ
ンディング層１８がなければ、セラミック積層体のＸ、
Ｙ方向の収縮は通常１２乃至１５％である。さらに、金
属ベース１２は良好な熱伝導性、高たわみ強度を呈し、
それによって低温、共焼ガラスセラミックの多層構造の
みからなる従来の回路基板の欠点である低熱伝導性、低
たわみ強度の問題を解決することができる。
【００１５】導体用金属にＡｇ、Ａｕ、ＡｕＰｔ、Ａｇ
Ｐｄ、Ｎｉ、Ｃｕ等を使用することができる。金属ベー
スの酸化を防止するために貴金属導体共焼回路基板を窒
素あるいは他の不活性雰囲気中で焼成する必要がある。
極めて効果的な熱拡散を与えるために、接着剤、ろう付
け法、あるいは他の直接ボンディング法を用いて金属ベ
ース上に直接配置されるべき集積回路チップ用積層テー
プに適当なスロットを形成してもよい。上部層導体用に
写真平版を使用して共焼セラミック上に高密度回路を形
成することができる。共焼セラミック上に別のポリマー
層をスピンオンし、次いで薄膜鍍金技術を適用して極め
て高密度の回路を構成することも可能である。
Ｐｄ、Ｎｉ、Ｃｕ等を使用することができる。金属ベー
スの酸化を防止するために貴金属導体共焼回路基板を窒
素あるいは他の不活性雰囲気中で焼成する必要がある。
極めて効果的な熱拡散を与えるために、接着剤、ろう付
け法、あるいは他の直接ボンディング法を用いて金属ベ
ース上に直接配置されるべき集積回路チップ用積層テー
プに適当なスロットを形成してもよい。上部層導体用に
写真平版を使用して共焼セラミック上に高密度回路を形
成することができる。共焼セラミック上に別のポリマー
層をスピンオンし、次いで薄膜鍍金技術を適用して極め
て高密度の回路を構成することも可能である。
【００１６】ここで述べた金属ベース上に共焼回路基板
を形成する技術は、優れた熱発散特性、収縮制御特性を
もった高密度回路基板を生成することができることに加
えて、機械的にでこぼこの基板を得るのにも役立つ。ま
た、図１に示し、また後程説明するようにグリーンテー
プあるいは多層セラミックから金属ベースの反射側の表
面のいずれかにスロットをもうけることによって集積回
路チップおよび他の構成素子を金属ベース上に直接取付
けることができる。ろう付け、ワイヤボンディング、Ｔ
ＡＢ、フリップチップあるいは接着剤取付け法等によっ
て構成素子を取付けることもできる。構成素子を保護す
るために、パッケージをハーメチック（金属上ガラスシ
−リング）あるいは適当なカプセル法を用いて非ハーメ
チックとすることができる。
を形成する技術は、優れた熱発散特性、収縮制御特性を
もった高密度回路基板を生成することができることに加
えて、機械的にでこぼこの基板を得るのにも役立つ。ま
た、図１に示し、また後程説明するようにグリーンテー
プあるいは多層セラミックから金属ベースの反射側の表
面のいずれかにスロットをもうけることによって集積回
路チップおよび他の構成素子を金属ベース上に直接取付
けることができる。ろう付け、ワイヤボンディング、Ｔ
ＡＢ、フリップチップあるいは接着剤取付け法等によっ
て構成素子を取付けることもできる。構成素子を保護す
るために、パッケージをハーメチック（金属上ガラスシ
−リング）あるいは適当なカプセル法を用いて非ハーメ
チックとすることができる。
【００１７】本発明の多層、共焼セラミック・オン金属
技術を特定の適用例に制限することを意図するものでは
ないが、超小型電子回路（マイクロエレクトロニック
ス）のパッケージとして特に適しているのは、共焼多層
セラミックが適正な電気的特性を呈し、また他の特性も
この目的に適したものであることによる。この点につい
て次に示す表２について説明する。表２は超小型電子回
路の１つの適用例において、電気的および他の特性値に
ついての共焼多層セラミックの必要とされる限界値を示
す。
技術を特定の適用例に制限することを意図するものでは
ないが、超小型電子回路（マイクロエレクトロニック
ス）のパッケージとして特に適しているのは、共焼多層
セラミックが適正な電気的特性を呈し、また他の特性も
この目的に適したものであることによる。この点につい
て次に示す表２について説明する。表２は超小型電子回
路の１つの適用例において、電気的および他の特性値に
ついての共焼多層セラミックの必要とされる限界値を示
す。
【００１８】
【表２】 特 性 所 望 値 熱膨張係数（２５〜２５０℃） ９０〜１３０×１０-7／℃ 誘電率（１ＭＨｚ） ＜６．６ 散逸率（１ＭＨｚ） ＜０．００３５ 降服電圧 ＞２ＫＶ／ｍｍ 体積抵抗率 ＞１０12Ωｃｍ 埋込み導体の抵抗率 ＜１０ｍΩ／□ 導体を経由する抵抗率 ＜５０ｍΩ／□ 導体の表面抵抗率 ＜５０ｍΩ／□ そり（キャンベル） ＜０．００５″／インチ 長期信頼性（ＨＨＢＴ状態） 欠陥なし
【００１９】表２で、長期信頼性に関するＨＨＢＴ状態
は、超小型電子回路パッケージのサンプルを高湿度、高
温の状態に置き、電気的な降服を伴うことなく所定の時
間、所定の電気的ストレスに耐える加速エージング試験
を意味する。
は、超小型電子回路パッケージのサンプルを高湿度、高
温の状態に置き、電気的な降服を伴うことなく所定の時
間、所定の電気的ストレスに耐える加速エージング試験
を意味する。
【００２０】本発明の多層、共焼セラミック・オン金属
技術を超小型電子回路パッケージに適用するには、上の
表２に示した制約に適合するガラス−セラミック＋充填
材（ＧＣ／Ｆ）組成で使用することができるガラスセラ
ミック（ＧＣ）組成の開発を必要とした。
技術を超小型電子回路パッケージに適用するには、上の
表２に示した制約に適合するガラス−セラミック＋充填
材（ＧＣ／Ｆ）組成で使用することができるガラスセラ
ミック（ＧＣ）組成の開発を必要とした。
【００２１】過去においては、高密度パッケージ用とし
て超小型電子回路のパッケージにガラス、ガラスセラミ
ック、ガラス＋充填材系が開発され、使用して成功をお
さめている。通常のセラミックスに比してこれらの材料
の大きな利点は、有効な金属化（メタライゼイション）
として高い導電度のＡｇ、Ｃｕ，Ａｕ、Ａｇ−Ｐｄを使
用することができるという点である。このような開発期
間中は、ガラスセラミックおよびガラス＋充填材系が急
増したが、シリコンに対する熱膨張係数の整合、ある場
合はＧａＡｓに対する熱膨張係数の整合に重点が置かれ
ていた。熱膨張係数は普通３０×１０-7〜７０×１０-7
／℃の範囲にある。誘電率、誘電損失、強度、体積抵抗
率および表面抵抗率、電気的降服強度、化学的耐久性、
焼成期間中の収縮、金属化との両立性を制御することに
関する問題は、広い範囲のホウ酸塩、ホウケイ酸塩また
アルミナ、コージライト（ｃｏｒｄｉｅｒｉｔｅ：菫青
石）、ホーステライト（ｆｏｒｓｔｅｒｉｔｅ：苦土橄
欖石）、ユークリプタイト（ｅｕｃｒｙｐｔｉｔｅ：リ
チウムのアルミノケイ酸塩）等の低あるいは中間の膨張
充填材を含むケイ酸ガラスおよびガラスセラミック系に
向けられていた。しかしながら、これらのガラス、ガラ
スセラミック、ガラス充填材系はいずれも表２に示した
ような適正な制限値を実質的に示さない。特にこれらの
従来の組成系の膨張係数はあまりに低すぎて、多層、共
焼セラミック・オン金属、高密度回路基板の構成に採用
しても満足な結果を得ることができなかった。
て超小型電子回路のパッケージにガラス、ガラスセラミ
ック、ガラス＋充填材系が開発され、使用して成功をお
さめている。通常のセラミックスに比してこれらの材料
の大きな利点は、有効な金属化（メタライゼイション）
として高い導電度のＡｇ、Ｃｕ，Ａｕ、Ａｇ−Ｐｄを使
用することができるという点である。このような開発期
間中は、ガラスセラミックおよびガラス＋充填材系が急
増したが、シリコンに対する熱膨張係数の整合、ある場
合はＧａＡｓに対する熱膨張係数の整合に重点が置かれ
ていた。熱膨張係数は普通３０×１０-7〜７０×１０-7
／℃の範囲にある。誘電率、誘電損失、強度、体積抵抗
率および表面抵抗率、電気的降服強度、化学的耐久性、
焼成期間中の収縮、金属化との両立性を制御することに
関する問題は、広い範囲のホウ酸塩、ホウケイ酸塩また
アルミナ、コージライト（ｃｏｒｄｉｅｒｉｔｅ：菫青
石）、ホーステライト（ｆｏｒｓｔｅｒｉｔｅ：苦土橄
欖石）、ユークリプタイト（ｅｕｃｒｙｐｔｉｔｅ：リ
チウムのアルミノケイ酸塩）等の低あるいは中間の膨張
充填材を含むケイ酸ガラスおよびガラスセラミック系に
向けられていた。しかしながら、これらのガラス、ガラ
スセラミック、ガラス充填材系はいずれも表２に示した
ような適正な制限値を実質的に示さない。特にこれらの
従来の組成系の膨張係数はあまりに低すぎて、多層、共
焼セラミック・オン金属、高密度回路基板の構成に採用
しても満足な結果を得ることができなかった。
【００２２】本発明の目的の１つは、多層、共焼、セ
ラミック・オン金属、高密度回路基板を構成するのに使
用するための候補として適した熱的、電気的、化学的お
よび機械的特性をもったガラスセラミック（ＧＣ）系、
この系内の特定のガラスセラミック組成を確認し、次
いでこのような適当なＧＣ候補中の適当な充填材を、組
成ＧＣ／Ｆが先の表２に示した適正な制限値に実質的に
適合するように微調整するために混合することである。
ラミック・オン金属、高密度回路基板を構成するのに使
用するための候補として適した熱的、電気的、化学的お
よび機械的特性をもったガラスセラミック（ＧＣ）系、
この系内の特定のガラスセラミック組成を確認し、次
いでこのような適当なＧＣ候補中の適当な充填材を、組
成ＧＣ／Ｆが先の表２に示した適正な制限値に実質的に
適合するように微調整するために混合することである。
【００２３】この点に関して次の表３は、多層、共焼、
セラミック・オン金属高密度回路基板を構成するため
に、適当なガラスセラミック（ＧＣ）候補の開発のため
添加材として選ばれたＣａＯ、ＺｎＯ、ＳｎＯ2 を含む
ＭｇＯ−Ｂ2 Ｏ3 −ＳｉＯ2 の構成について示したもの
である。アルカリ性金属酸化物は敢えてガラスに添加さ
れないが、これらは原料中に不純物として存在すること
もある。ＺｒＯ2 は調整結晶化用の核生成材としてすべ
ての組成中に含有されている。表３には調整されたそれ
ぞれのガラス組成の数値が示されている。ガラスセラミ
ックスはガラスを８５０〜９５０℃で１０〜３０分間加
熱処理することによって生成される。得られたガラスセ
ラミックスの熱膨張係数は、室温（ＲｍＴ）から約６０
０℃までの温度範囲で８５×１０-7〜１０５×１０-7／
℃の範囲にあり（次の表３では、特にＧＣ−１〜ＧＣ−
７の各ガラスセラミックスの温度係数を例示してい
る）、これは充填材を添加してさらに仕上げるのに適し
ている。ガラスセラミックスを１５ｐｓｉの蒸気中に１
２時間さらしてその湿気に対する感度を測定した。その
結果、すべての組成について湿気中での性能の劣化は認
められなかった。
セラミック・オン金属高密度回路基板を構成するため
に、適当なガラスセラミック（ＧＣ）候補の開発のため
添加材として選ばれたＣａＯ、ＺｎＯ、ＳｎＯ2 を含む
ＭｇＯ−Ｂ2 Ｏ3 −ＳｉＯ2 の構成について示したもの
である。アルカリ性金属酸化物は敢えてガラスに添加さ
れないが、これらは原料中に不純物として存在すること
もある。ＺｒＯ2 は調整結晶化用の核生成材としてすべ
ての組成中に含有されている。表３には調整されたそれ
ぞれのガラス組成の数値が示されている。ガラスセラミ
ックスはガラスを８５０〜９５０℃で１０〜３０分間加
熱処理することによって生成される。得られたガラスセ
ラミックスの熱膨張係数は、室温（ＲｍＴ）から約６０
０℃までの温度範囲で８５×１０-7〜１０５×１０-7／
℃の範囲にあり（次の表３では、特にＧＣ−１〜ＧＣ−
７の各ガラスセラミックスの温度係数を例示してい
る）、これは充填材を添加してさらに仕上げるのに適し
ている。ガラスセラミックスを１５ｐｓｉの蒸気中に１
２時間さらしてその湿気に対する感度を測定した。その
結果、すべての組成について湿気中での性能の劣化は認
められなかった。
【００２４】
【表３】
【００２５】表３に示したガラスセラミックスＧＣ−１
〜ＧＣ−１４の組成から明らかなように、次の組成範囲
（重量パーセント）がＣｕ／ステンレススチール／Ｃｕ
金属コア上に共焼される熱膨張係数が整合したガラスセ
ラミックスに適していることが確かめられた。 ＳｉＯ2 １０〜２０％ Ｂ2 Ｏ3 ２０〜３５％ ＭｇＯ ２５〜５０％ ＺｎＯ ０〜１０％ ＣａＯ ０〜２２％ ＳｎＯ2 ０〜１８％ ＢａＯ ０〜１０％
〜ＧＣ−１４の組成から明らかなように、次の組成範囲
（重量パーセント）がＣｕ／ステンレススチール／Ｃｕ
金属コア上に共焼される熱膨張係数が整合したガラスセ
ラミックスに適していることが確かめられた。 ＳｉＯ2 １０〜２０％ Ｂ2 Ｏ3 ２０〜３５％ ＭｇＯ ２５〜５０％ ＺｎＯ ０〜１０％ ＣａＯ ０〜２２％ ＳｎＯ2 ０〜１８％ ＢａＯ ０〜１０％
【００２６】アルカリ金属および重金属の酸化物を含む
他の酸化物を誘電率、誘電損失に大きな影響をおよぼさ
ない程度に少量含有させることもできる。核生成材とし
てＺｒＯ2 の代わりにＴｉＯ2 やＰ2 Ｏ5 のような材料
を使用することもできる。例えば、これらの核生成材を
単独であるいは組合わせで最大５重量％含ませることも
できる。適当な色を得るためには、ＣｒＯ3 、ＣｏＯ、
Ｆｅ2 Ｏ3 、ＣｕＯ、ＣｅＯ2 および／またはＰｒ2 Ｏ
3 を単独であるいは組合わせて最大３重量％含有させれ
ばよい。ガラスセラミックスは他の添加材として、Ｌｉ
2 Ｏ、Ｎａ2 Ｏ、Ｋ2 Ｏ、Ａｌ2 Ｏ3 、ＰｂＯ、Ｂｉ2
Ｏ3 、および／またはＳｒＯを単独であるいは組合わせ
て最大１０重量％含んでいてもよい。
他の酸化物を誘電率、誘電損失に大きな影響をおよぼさ
ない程度に少量含有させることもできる。核生成材とし
てＺｒＯ2 の代わりにＴｉＯ2 やＰ2 Ｏ5 のような材料
を使用することもできる。例えば、これらの核生成材を
単独であるいは組合わせで最大５重量％含ませることも
できる。適当な色を得るためには、ＣｒＯ3 、ＣｏＯ、
Ｆｅ2 Ｏ3 、ＣｕＯ、ＣｅＯ2 および／またはＰｒ2 Ｏ
3 を単独であるいは組合わせて最大３重量％含有させれ
ばよい。ガラスセラミックスは他の添加材として、Ｌｉ
2 Ｏ、Ｎａ2 Ｏ、Ｋ2 Ｏ、Ａｌ2 Ｏ3 、ＰｂＯ、Ｂｉ2
Ｏ3 、および／またはＳｒＯを単独であるいは組合わせ
て最大１０重量％含んでいてもよい。
【００２７】ガラスセラミックの特性を調整するため
に、蛍石（ＣａＦ2 ）、石英（ＳｉＯ2 ）、クリストバ
ライト（Ｃｒｉｓｔｏｂａｌｉｔｅ）の３種の充填材を
候補として選択することができる。蛍石、石英、クリス
トバライトの２０℃〜６００℃の範囲における熱膨張係
数はそれぞれ２２５×１０-7／℃、２３７×１０-7／
℃、２７１×１０-7／℃である。幾つかのガラスセラミ
ック／充填材（ＧＣ／Ｆ）の組合わせ体は標準テープ鋳
造法によって処理される。最大５０重量％のこれらの１
あるいはそれ以上の充填材は基板ガラスセラミックス
（ＧＣ）の熱膨張係数、誘電率を改善すると考えられて
いる。ガラスセラミック／充填材系中の充填材の量を変
えることによって、ガラスセラミック／充填材（ＧＣ／
Ｆ）の熱膨張係数を１３０×１０-7／℃にまで増大する
ことができる。
に、蛍石（ＣａＦ2 ）、石英（ＳｉＯ2 ）、クリストバ
ライト（Ｃｒｉｓｔｏｂａｌｉｔｅ）の３種の充填材を
候補として選択することができる。蛍石、石英、クリス
トバライトの２０℃〜６００℃の範囲における熱膨張係
数はそれぞれ２２５×１０-7／℃、２３７×１０-7／
℃、２７１×１０-7／℃である。幾つかのガラスセラミ
ック／充填材（ＧＣ／Ｆ）の組合わせ体は標準テープ鋳
造法によって処理される。最大５０重量％のこれらの１
あるいはそれ以上の充填材は基板ガラスセラミックス
（ＧＣ）の熱膨張係数、誘電率を改善すると考えられて
いる。ガラスセラミック／充填材系中の充填材の量を変
えることによって、ガラスセラミック／充填材（ＧＣ／
Ｆ）の熱膨張係数を１３０×１０-7／℃にまで増大する
ことができる。
【００２８】多層、共焼セラミック回路基板の形成のた
めに使用するのに適した特性をもった５種の新規なガラ
スセラミック／充填材の材料（ＧＣ／Ｆ１〜ＧＣ／Ｆ
５）を次の表４に示す。これらの５種のガラスセラミッ
ク／充填材の材料のうち、ＧＣ／Ｆ−４およびＧＣ／Ｆ
−５はこの目的に対してすべての特性が最良であること
が判った。
めに使用するのに適した特性をもった５種の新規なガラ
スセラミック／充填材の材料（ＧＣ／Ｆ１〜ＧＣ／Ｆ
５）を次の表４に示す。これらの５種のガラスセラミッ
ク／充填材の材料のうち、ＧＣ／Ｆ−４およびＧＣ／Ｆ
−５はこの目的に対してすべての特性が最良であること
が判った。
【００２９】
【表４】
【００３０】熱膨張係数をさらに増大させ、収縮状況を
改善するために、石英、蛍石および／またはクリストラ
バイトからなる充填材を最大５０％の混合重量比で添加
することもできる。
改善するために、石英、蛍石および／またはクリストラ
バイトからなる充填材を最大５０％の混合重量比で添加
することもできる。
【００３１】図１にマルチチップモジュールの超小型電
子回路パッケージの例が示されている。共焼セラミック
・オン金属回路構体１０は、第１および第２の主表面１
４および１６を有する金属ベース１２と、その第１の主
表面１４上にガラスボンディング層１８によって接着さ
れた共焼、多層セラミック２０とからなる。積層された
ガラスセラミック／充填材テープの各層には焼成前に適
当なホールすなわちバイアホールが形成され、焼成後は
これらのバイアホールは共焼、多層セラミック２０中に
スロット２２を形成する。これによって集積回路チップ
２４（あるいは他の成分素子）は金属ベース１２に直接
取付けられる。次いで各チップ２４を覆うカプセル材料
２６が金属ベース１２にハーメチックシールされる。チ
ップ２４は当技術分野で周知のように、例えばワイヤボ
ンディング２８あるいは同様の手段で電気的に接続され
る。また、別の方法として各チップ２４を非ハーメチッ
クシールのカプセル材で保護してもよい。
子回路パッケージの例が示されている。共焼セラミック
・オン金属回路構体１０は、第１および第２の主表面１
４および１６を有する金属ベース１２と、その第１の主
表面１４上にガラスボンディング層１８によって接着さ
れた共焼、多層セラミック２０とからなる。積層された
ガラスセラミック／充填材テープの各層には焼成前に適
当なホールすなわちバイアホールが形成され、焼成後は
これらのバイアホールは共焼、多層セラミック２０中に
スロット２２を形成する。これによって集積回路チップ
２４（あるいは他の成分素子）は金属ベース１２に直接
取付けられる。次いで各チップ２４を覆うカプセル材料
２６が金属ベース１２にハーメチックシールされる。チ
ップ２４は当技術分野で周知のように、例えばワイヤボ
ンディング２８あるいは同様の手段で電気的に接続され
る。また、別の方法として各チップ２４を非ハーメチッ
クシールのカプセル材で保護してもよい。
【００３２】金属ベース１２の反対側の主表面にはヒー
トシンク３０が接着材３２によって取付けられている。
この超小型電子回路パッケージには、当該マルチチップ
モジュールを装置（図示せず）中に取付けるための支持
構体３４が設けられている。
トシンク３０が接着材３２によって取付けられている。
この超小型電子回路パッケージには、当該マルチチップ
モジュールを装置（図示せず）中に取付けるための支持
構体３４が設けられている。
【００３３】図１には示されていないが、共焼、多層セ
ラミック２０には現在ではＡｇおよびＡｇ／Ｐｄからな
る金属導体が設けられている。しかしながら、Ｃｕある
いはＡｕからなる金属導体は、ここで述べた形式の共
焼、多層セラミック・オン金属回路基板ともうまく適合
する必要がある。
ラミック２０には現在ではＡｇおよびＡｇ／Ｐｄからな
る金属導体が設けられている。しかしながら、Ｃｕある
いはＡｕからなる金属導体は、ここで述べた形式の共
焼、多層セラミック・オン金属回路基板ともうまく適合
する必要がある。
【００３４】表３に示した新しいガラス／セラミック
（ＧＣ）材料および特に表４に示したガラス／セラミッ
ク／充填材の材料は図１に示す形式のセラミック・オン
金属マルチチップモジュールの超小型電子回路パッケー
ジで使用するために開発されたが、これらの新しい材料
は金属ベースの有無に拘らず他の標準多層セラミックパ
ッケージ用としても有効である。
（ＧＣ）材料および特に表４に示したガラス／セラミッ
ク／充填材の材料は図１に示す形式のセラミック・オン
金属マルチチップモジュールの超小型電子回路パッケー
ジで使用するために開発されたが、これらの新しい材料
は金属ベースの有無に拘らず他の標準多層セラミックパ
ッケージ用としても有効である。
【００３５】図２に示す新規な処理工程では、例えばス
プレー被覆法によってガラスボンディング層１８を金属
ベース１２の一方の主表面、例えば表面１４に供給する
工程を含んでいる。これには約６０〜９０重量％の適当
な溶剤と混合してスラリの形にされたＳＣＣ−１１の層
が使用される。溶剤としては２−プロパノール、アセト
ン、エタノールあるいはテルピノールが使用され、２−
プロパノールが特に好ましい。多層セラミック２０はバ
イアホールが形成された選択的に金属化された多層ガラ
スセラミック／充填材を積層することによって各別に作
られ、積層体を素焼してそれから有機物を取除き、モノ
リシックセラミックを生成する。別の方法として、金属
化され且つバイアホールが形成された多層ガラスセラミ
ック／充填材テープをガラスボンディング層１８上に配
置してセラミック２０を形成してもよい。
プレー被覆法によってガラスボンディング層１８を金属
ベース１２の一方の主表面、例えば表面１４に供給する
工程を含んでいる。これには約６０〜９０重量％の適当
な溶剤と混合してスラリの形にされたＳＣＣ−１１の層
が使用される。溶剤としては２−プロパノール、アセト
ン、エタノールあるいはテルピノールが使用され、２−
プロパノールが特に好ましい。多層セラミック２０はバ
イアホールが形成された選択的に金属化された多層ガラ
スセラミック／充填材を積層することによって各別に作
られ、積層体を素焼してそれから有機物を取除き、モノ
リシックセラミックを生成する。別の方法として、金属
化され且つバイアホールが形成された多層ガラスセラミ
ック／充填材テープをガラスボンディング層１８上に配
置してセラミック２０を形成してもよい。
【００３６】好ましい方法では、ガラスボンディング層
１８を約４５０℃の温度に加熱してボンディング層のガ
ラスを予め流動させて、主表面１４上に約０．０２５ｍ
ｍの厚さの薄いガラス被膜を形成する。次いで予め形成
されたセラミック２０をガラスボンディング層１８上に
配置して、全体を窒素雰囲気中（約１０，０００ｐｐｍ
のＯ2 ）中で９００℃〜９３０℃の温度で約２〜２０分
間共焼する。この共焼のためのピーク焼成温度はベース
１２の金属とセラミック２０の組成とに基づいて選定さ
れる。ガラスボンディング層１８を使用してセラミック
２０を金属ベース１２に接着したことにより、共焼期間
中のセラミックのＸ、Ｙ方向の収縮は著しく減少し、セ
ラミックの体積の収縮は殆どＺ方向、すなわち厚み方向
に制限されることが確かめられた。
１８を約４５０℃の温度に加熱してボンディング層のガ
ラスを予め流動させて、主表面１４上に約０．０２５ｍ
ｍの厚さの薄いガラス被膜を形成する。次いで予め形成
されたセラミック２０をガラスボンディング層１８上に
配置して、全体を窒素雰囲気中（約１０，０００ｐｐｍ
のＯ2 ）中で９００℃〜９３０℃の温度で約２〜２０分
間共焼する。この共焼のためのピーク焼成温度はベース
１２の金属とセラミック２０の組成とに基づいて選定さ
れる。ガラスボンディング層１８を使用してセラミック
２０を金属ベース１２に接着したことにより、共焼期間
中のセラミックのＸ、Ｙ方向の収縮は著しく減少し、セ
ラミックの体積の収縮は殆どＺ方向、すなわち厚み方向
に制限されることが確かめられた。
【００３７】
【発明の効果】本発明によれば、好ましい電気的諸特性
を有し、しかも共焼金属ベースの熱膨張係数に極めてよ
く整合した熱膨張係数をもった多層、共焼セラミックを
含むセラミック・オン金属回路基板を得ることができ
る。
を有し、しかも共焼金属ベースの熱膨張係数に極めてよ
く整合した熱膨張係数をもった多層、共焼セラミックを
含むセラミック・オン金属回路基板を得ることができ
る。
【図１】この発明に従って構成されたマイクロエレクト
ロニックスパッケージの例を示す断面図である。
ロニックスパッケージの例を示す断面図である。
【図２】本発明の実施に含まれる各処理ステップを示す
フローチャートである。
フローチャートである。
１０ セラミック・オン金属回路基板 １２ 金属ベース １４ 主表面 １６ 主表面 １８ ボンディング層 ２０ セラミック
フロントページの続き (72)発明者 ルボミル ステイーブン オニシユケビ イチ アメリカ合衆国 ニユージヤージー州 08648ローレンスビル ドツグウツド・ ドライブ ９ (72)発明者 アシヨク ナラヤン プラブー アメリカ合衆国 ニユージヤージー州 08520イースト・ウインザー メドウ・ レーン 21 (72)発明者 バリー ジエイ サラー アメリカ合衆国 ニユージヤージー州 08648ローレンスビル チヤツピン・レ ーン １ (56)参考文献 特開 平２−196073（ＪＰ，Ａ) 特開 平２−88471（ＪＰ，Ａ) 特表 平５−502337（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) C04B 37/02 H05K 1/05
Claims (2)
- 【請求項１】 金属ベースと、該金属ベース上に形成さ
れたガラスのボンディング層と、該ボンディング層上に
配置された多層セラミックテープにより形成されたセラ
ミックとを有する構体からなり、上記多層セラミックテ
ープの各層はガラスセラミック／充填材組成からなるも
のである、多層、共焼セラミック・オン金属回路基板。 - 【請求項２】 互いに反対側の面にある２つの主面を有
する金属ベース上に多層セラミックを形成してなるセラ
ミック・オン金属回路基板の製造方法であって、 上記金属ベースの一方の主表面上に該金属ベースの熱膨
張係数よりも大きくはない熱膨張係数をもったガラスボ
ンディング層を被着する工程と、 上記ガラスボンディング層上に上記多層セラミックを配
置する工程と、 上記金属ベース、ガラスボンディング層および多層セラ
ミックを、上記金属ベースに上記多層セラミックを確実
に貼付けるのに充分な温度に加熱する工程と、からなる
多層、共焼セラミック・オン金属回路基板を製造する方
法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/809,372 US5277724A (en) | 1991-12-18 | 1991-12-18 | Method of minimizing lateral shrinkage in a co-fired, ceramic-on-metal circuit board |
| US809371 | 1991-12-18 | ||
| US07/809,371 US5256469A (en) | 1991-12-18 | 1991-12-18 | Multi-layered, co-fired, ceramic-on-metal circuit board for microelectronic packaging |
| US809372 | 1991-12-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05270934A JPH05270934A (ja) | 1993-10-19 |
| JP2922375B2 true JP2922375B2 (ja) | 1999-07-19 |
Family
ID=27123219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4356082A Expired - Fee Related JP2922375B2 (ja) | 1991-12-18 | 1992-12-18 | セラミック・オン金属回路基板およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP2922375B2 (ja) |
| KR (1) | KR970008145B1 (ja) |
| DE (1) | DE4243040C2 (ja) |
| GB (1) | GB2263253B (ja) |
| SG (1) | SG50478A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6233817B1 (en) * | 1999-01-17 | 2001-05-22 | Delphi Technologies, Inc. | Method of forming thick-film hybrid circuit on a metal circuit board |
| KR100382416B1 (ko) * | 1999-09-28 | 2003-05-01 | 가부시끼가이샤 도시바 | 세라믹 회로기판 |
| KR100696861B1 (ko) * | 1999-12-10 | 2007-03-19 | 고등기술연구원연구조합 | 금속상 저온 동시 소성 세라믹 기판 제조 방법 |
| KR100696859B1 (ko) * | 1999-12-10 | 2007-03-19 | 고등기술연구원연구조합 | 금속상 저온 동시 소성 세라믹 기판 제조 방법 |
| DE10148751A1 (de) * | 2001-10-02 | 2003-04-17 | Siemens Ag | Verfahren zur Herstellung einer Elektronikeinheit sowie Elektronikeinheit |
| EP2100331A1 (de) * | 2006-11-30 | 2009-09-16 | Osram Gesellschaft mit Beschränkter Haftung | Elektronisches bauelementmodul und verfahren zu dessen herstellung |
| WO2011122406A1 (ja) * | 2010-03-30 | 2011-10-06 | 株式会社村田製作所 | 金属ベース基板およびその製造方法 |
| JP6285271B2 (ja) * | 2014-04-24 | 2018-02-28 | 株式会社ノリタケカンパニーリミテド | 接合材およびその利用 |
| JP6577763B2 (ja) * | 2015-06-23 | 2019-09-18 | イビデン株式会社 | エンジンバルブ及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3954486A (en) * | 1974-07-30 | 1976-05-04 | Owens-Illinois, Inc. | Solder glass with refractory filler |
| US4185139A (en) * | 1977-12-30 | 1980-01-22 | International Standard Electric Corporation | Filler for a glass-ceramic material comprising CaF2 granules overcoated with a silicon dioxide film |
| US4291107A (en) * | 1979-04-19 | 1981-09-22 | Chloride Silent Power Limited | Glass seals for sealing beta-alumina in electro-chemical cells or other energy conversion devices, glasses for use in such seals and cells or other energy conversion devices with such seals |
| US4256796A (en) * | 1979-11-05 | 1981-03-17 | Rca Corporation | Partially devitrified porcelain composition and articles prepared with same |
| JPS5911700A (ja) * | 1982-07-12 | 1984-01-21 | 株式会社日立製作所 | セラミツク多層配線回路板 |
| US5047371A (en) * | 1988-09-02 | 1991-09-10 | Olin Corporation | Glass/ceramic sealing system |
| US5041695A (en) * | 1989-06-01 | 1991-08-20 | Westinghouse Electric Corp. | Co-fired ceramic package for a power circuit |
-
1992
- 1992-12-15 KR KR1019920024285A patent/KR970008145B1/ko not_active IP Right Cessation
- 1992-12-16 SG SG1996002358A patent/SG50478A1/en unknown
- 1992-12-16 GB GB9226220A patent/GB2263253B/en not_active Expired - Lifetime
- 1992-12-18 JP JP4356082A patent/JP2922375B2/ja not_active Expired - Fee Related
- 1992-12-18 DE DE4243040A patent/DE4243040C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE4243040A1 (ja) | 1993-06-24 |
| SG50478A1 (en) | 1998-07-20 |
| GB2263253A (en) | 1993-07-21 |
| KR930015993A (ko) | 1993-07-24 |
| GB9226220D0 (en) | 1993-02-10 |
| KR970008145B1 (ko) | 1997-05-21 |
| DE4243040C2 (de) | 1999-06-17 |
| GB2263253B (en) | 1996-02-07 |
| JPH05270934A (ja) | 1993-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5256469A (en) | Multi-layered, co-fired, ceramic-on-metal circuit board for microelectronic packaging | |
| EP0806056B1 (en) | Glass bonding layer for a ceramic circuit board support substrate | |
| US5277724A (en) | Method of minimizing lateral shrinkage in a co-fired, ceramic-on-metal circuit board | |
| US6426551B1 (en) | Composite monolithic electronic component | |
| US5304518A (en) | Hybrid package, glass ceramic substrate for the hybrid package, and composition for the glass ceramic substrate | |
| US4821151A (en) | Hermetically sealed package | |
| JPS63213948A (ja) | 集積回路用複合体基板 | |
| JP2922375B2 (ja) | セラミック・オン金属回路基板およびその製造方法 | |
| US7226654B2 (en) | Laminated wiring board and its mounting structure | |
| KR100744855B1 (ko) | 높은 열적 사이클 전도체 시스템 | |
| US5122930A (en) | High heat-conductive, thick film multi-layered circuit board | |
| US4963187A (en) | Metallizing paste for circuit board having low thermal expansion coefficient | |
| JP2598872B2 (ja) | ガラスセラミックス多層基板 | |
| CA2000680A1 (en) | Hybrid circuits and thick film dielectrics used therein | |
| JP2695587B2 (ja) | ガラスセラミックス組成物 | |
| US5352482A (en) | Process for making a high heat-conductive, thick film multi-layered circuit board | |
| JP3297567B2 (ja) | 半導体素子収納用パッケージおよびその実装構造 | |
| JP3652184B2 (ja) | 導体ペースト、ガラスセラミック配線基板並びにその製法 | |
| JP3426920B2 (ja) | 配線基板 | |
| JP3643264B2 (ja) | 導体ペーストおよびこれを用いた配線基板 | |
| JP2000044332A (ja) | 配線基板用ガラスセラミック組成物および半導体素子収納用パッケージ | |
| JPH03103337A (ja) | セラミックス接合用ガラス | |
| JPH0416039B2 (ja) | ||
| JP2002324876A (ja) | 配線基板およびその実装構造 | |
| JP2002111228A (ja) | 多層配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990330 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |