KR100382416B1 - 세라믹 회로기판 - Google Patents

세라믹 회로기판 Download PDF

Info

Publication number
KR100382416B1
KR100382416B1 KR10-2000-0056621A KR20000056621A KR100382416B1 KR 100382416 B1 KR100382416 B1 KR 100382416B1 KR 20000056621 A KR20000056621 A KR 20000056621A KR 100382416 B1 KR100382416 B1 KR 100382416B1
Authority
KR
South Korea
Prior art keywords
circuit board
metal
ceramic
substrate
layer
Prior art date
Application number
KR10-2000-0056621A
Other languages
English (en)
Other versions
KR20010039925A (ko
Inventor
나바다카유키
고모리타히로시
나카야마노리타카
이요기기요시
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000277588A external-priority patent/JP2001184429A/ja
Priority claimed from JP2000277578A external-priority patent/JP4649027B2/ja
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20010039925A publication Critical patent/KR20010039925A/ko
Application granted granted Critical
Publication of KR100382416B1 publication Critical patent/KR100382416B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/023Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
    • C04B37/026Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of metals or metal salts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12Metallic interlayers
    • C04B2237/121Metallic interlayers based on aluminium

Abstract

본 발명은 세라믹 회로기판에 관한 것으로서 높은 접합강도를 가짐과 동시에 고내열 사이클성을 갖고 전자기기로서의 동작신뢰성을 향상시킨 세라믹 회로기판을 제공하는 것으로, 세라믹 기판과 금속회로판을 납재층을 통하여 접합한 세라믹 회로기판에 있어서 납재층이 Al-Si계 납재로 이루지고 납재에 함유되는 Si량이 7중량% 이하이며, 금속회로판의 둘레가장자리부에 두께가 얇은 부분, 구멍, 홈을 형성한 것을 특징으로 한다.

Description

세라믹 회로기판{CERAMICS CIRCUIT BOARD}
본 발명은 고내열 사이클성 및 높은 접합강도 특성을 겸비하여 구비하며, 파워 트랜지스터 모듈용 기판으로서 적합한 세라믹 회로기판에 관한 것으로, 특히 질화규소기판 등의 세라믹기판과 알루미늄 회로기판 등의 금속회로판과의 접합에 의해 고열전도성 및 고강도를 부여한 세라믹 회로기판에 관한 것이다.
종래부터 세라믹기판에 금속회로판을 접합한 세라믹 회로기판이 전자부품이나 기계부품 등에 널리 적용되고 있다. 또, 반도체소자 등의 전자부품을 탑재하기 위한 기판으로서 세라믹기판이나 수지기판 등의 다양한 기판이 이용되고 있다. 이들 기판 중, 세라믹기판은 우수한 절연성 및 방열성을 갖기 때문에 고방열성 전자부품을 탑재하기 위한 기판으로서 많이 사용되고 있다.
세라믹기판에는 이제까지 비교적 입수가 용이한 알루미나 소결체가 주로 이용되어 왔지만, 최근 반도체소자의 고집적화, 고주파화, 고출력화 등에 따른 반도체소자로부터의 발열량의 증가경향에 대하여 알루미나기판으로는 방열성의 점에서 한계가 생기고 있다. 그래서, 알루미나에 비해 열전도율이 약 10배 정도 높고, 또한 열팽창율이 Si에 근사하는 질화알루미늄(AlN)소결체로 이루어지는 세라믹기판이 제안되어 이미 실용화되어 있다.
즉, 각종 전자기기의 구성부품으로서 고열전도율을 갖는 회로기판이 널리 사용되고 있다. 예를 들면 170W/mK클래스의 고열전도율을 갖는 질화알루미늄(AlN)소결체를 세라믹기판으로 하거나, 또는 70W/mK클래스의 고열전도율을 갖는 질화규소(Si3N4)소결체를 세라믹기판로 한 세라믹 회로기판이 널리 사용되고 있다.
그런데, 질화알루미늄기판은 상술한 바와 같은 특성을 갖는 반면, 기계적 강도나 인성 등이 낮기 때문에 어셈블리공정에서의 조여붙임에 의한 파손이 발생하거나, 또 열사이클이 부가된 때에 크랙이 발생하기 쉬운 등의 난점을 갖고 있다. 특히 자동차나 항공기, 공작기계나 로봇 등의 가혹한 하중, 열적 조건하에서 적용되는 파워 트랜지스터 모듈에 적용하는 경우에는 이 난점이 현저하게 되었다.
이 때문에 전자부품 탑재용 세라믹기판으로서는 기계적인 신뢰성의 향상이 요구되고, 질화알루미늄기판보다 열전도율은 떨어지지만, 열팽창률이 Si에 근사하는 동시에 기계적 강도나 인성이 우수한 질화규소(Si3N4)소결체로 이루어지는 세라믹기판이 주목되고 있다. 질화규소기판에 있어서도 소결체원료가 되는 질화규소분말의 입자직경이나 소결 조제(助劑)조성 등을 억제함으로써 예를 들면 50W/m·K 이상의 열전도율이 실현되도록 되고 있다.
질화규소(Si3N4)소결체를 세라믹기판으로 한 회로기판은 예를 들어 이하에 나타내는 활성금속법에 의해 제조된다.
우선, Ag-Cu-Ti계 납재를 질화규소(Si3N4)기판상에 스크린 인쇄하고, 이 인쇄면상에 Cu로 이루어지는 금속회로판을 배치하고, 850℃정도의 온도에서 가열처리하여 세라믹기판과 금속회로판을 접합하여 세라믹 회로기판으로 한다.
이렇게 하여 얻어진 세라믹 회로기판은 활성금속인 Ti와 질화물계 세라믹기판의 N이 공유결합하여 TiN(질화티탄)이 되고, 이 TiN에 의해 접합층을 형성하기 때문에 어느 정도 높은 접합강도를 얻을 수 있다.
그러나, 차량탑재용 반도체 모듈 등에 세라믹 회로기판을 적용한 경우에는 세라믹 회로기판에 심한 열부하가 걸려 금속회로판의 가장자리부에 미소 크랙이 발생하게 된다. 이 미소 크랙이 발생한 채로 열부하 사이클이 계속 걸린 경우, 금속회로판이 세라믹기판에서 박리되어, 접합강도 불량 또는 열저항 불량을 초래하며, 전자기기로서의 동작신뢰성이 저하하게 되는 등의 문제를 갖고 있었다.
그런데, 상술한 세라믹기판에 금속회로판을 접합하여 이루어지는 세라믹 회로기판에 있어서 종래에서는 금속회로판에 주로 동회로판이 적용되고 있다. 이것은 동의 고도전성 및 저왜곡특성 등에 의해 양호한 회로기능을 얻을 수 있기 때문이다.
그러나, 상술한 파워 트랜지스터 모듈로의 적용 시에 세라믹기판을 질화규소기판으로 하고, 금속회로판을 동회로판으로 한 것으로는 어셈블리공정에서의 조여붙임에 의해 발생하는 파손방지에 대해서는 유효성이 높지만, 열사이클이 부가된 때에 질화규소기판에 발생하는 크랙의 억제효과에 대해서는 불만족한 상태에 있고, 상기 효과의 한층 향상에 대한 강한 요망이 있다.
또, 최근 전자기기의 소형화는 더욱 진행되고 있으며 그에 따라서 회로기판의 실장공간의 축소도 강하게 기대되고 있다. 이에 대하여 종래 일반적인 단층구조의 세라믹기판에서는 일정 평면적을 필요로 하기 때문에 실장공간의 축소에는 한계가 있다.
본 발명은 이러한 문제를 해결하기 위해서 이루어진 것이며, 높은 접합강도를 갖는 동시에 고내열 사이클성을 갖고, 전자기기로서의 동작신뢰성을 향상시킨 세라믹 회로기판을 얻는 것을 목적으로 한다.
또, 본 발명의 다른 목적은 세라믹기판을 질화규소기판으로 함으로써 어셈블리공정에서의 조여붙임에 의해 발생하는 파손방지에 대하여 높은 유효성을 발휘할 수 있는 것은 물론, 금속회로판을 동회로판으로 한 경우에 비해, 열사이클이 부가된 때에 질화규소기판에 발생하는 크랙의 억제효과를 대폭으로 향상할 수 있고, 그에 의해 특히 내구성의 면에서의 유용성을 높일 수 있는 세라믹 회로기판을 제공하는 데에 있다.
또, 본 발명의 다른 목적은 기기에 대한 실장공간의 축소화에 기여할 수 있고, 또한 그 경우에 열사이클에 대한 질화규소기판의 크랙억제효과를 잃지 않는 세라믹 회로기판을 제공하는 데에 있다.
도 1은 본 발명에 관한 세라믹 회로기판의 구성을 나타낸 평면도,
도 2는 도 1에 도시한 세라믹 회로기판의 단면도,
도 3은 도 1에 도시한 세라믹 회로기판의 배면도,
도 4는 본 발명에 관한 세라믹 회로기판의 다른 실시예를 도시한 것으로 단층기판구조로 한 회로기판의 구조를 나타낸 단면도,
도 5는 본 발명에 관한 세라믹 회로기판의 다른 실시예를 도시한 것으로 다층기판구조로한 회로기판의 구조를 나타낸 단면도,
도 6은 금속회로판의 외부둘레 가장자리부 내측에 두께가 얇은 부분을 설치한 경우의 한 예를 나타낸 평면도,
도 7은 금속회로판의 외부둘레 가장자리부 내측에 두께가 얇은 부분을 설치한 경우의 한 예를 나타낸 단면도,
도 8은 금속회로판의 외부둘레 가장자리부 내측에 구멍을 설치한 경우의 한 예를 나타낸 평면도,
도 9는 도 8의 일부분을 확대한 평면도,
도 10은 구멍의 형상을 직사각형으로 한 경우의 한 예를 나타낸 평면도,
도 11은 금속회로판의 외부둘레 가장자리부 내측에 구멍을 설치한 경우의 한예를 나타낸 단면도,
도 12는 구멍의 깊이방향의 형상의 다른 예를 나타낸 단면도,
도 13은 구멍을 관통구멍으로 한 경우의 한 예를 나타낸 단면도,
도 14는 금속회로판의 외부둘레 가장자리부 내측에 불연속인 홈을 설치한 경우의 한 예를 나타낸 평면도,
도 15는 도 14의 일부분을 확대한 평면도,
도 16은 홈의 단면형상의 한 예를 나타낸 단면도,
도 17은 홈의 단면형상의 다른 예를 나타낸 단면도,
도 18은 냉열 사이클 시험 실시후의 실시예 10의 응력분포를 나타낸 도면,
도 19는 냉열 사이클 시험 실시후의 실시예 11의 응력분포를 나타낸 도면 및
도 20는 냉열 사이클 시험 실시후의 실시예 12의 응력분포를 나타낸 도면이다.
*도면의 주요 부분에 대한 부호의 설명
1,1a,1b,1c,1d,1e: 세라믹 회로기판
2: 세라믹기판(AlN기판, Si3N4기판, Al2O3기판)
3,4,5: 금속회로판(Al회로판, Cu회로판)
3a: 금속회로판의 외부둘레 가장자리부
3b: 금속회로판의 두께가 얇은 부분
6: 구멍 6a: 비관통구멍
6b: 관통구멍 7: 홈
7a: U자형상 홈 7b: V자형상 홈
상기 목적을 달성하기 위해서 본원 발명자는 세라믹기판 및 금속회로판을 접합하는 납재의 종류 및 이 납재로 이루어지는 접합층의 배치를 검토한 결과, 이하와 같은 지견을 얻었다.
접합층을 형성하는 Al을 주성분으로 하는 납재는 AlN 또는 Si3N4등의 세라믹기판에 습윤(wetting)되어 견고하게 결합하고, 세라믹를 메탈라이즈하는 작용이 있다. 이 때문에 금속회로판으로서 AlN판을 적용하는 경우에는 Al을 주성분으로 하는 납재를 이용하여 세라믹기판 및 AlN회로판을 접합하면 좋다.
한편, Al을 주성분으로 하는 납재를 통하여 동판을 세라믹기판에 접합하면, Cu와 Al이 합금화하고, Al의 세라믹기판으로의 습윤성이 나빠져 접합할 수 없다. 그래서, 접합층과 동판 사이에 Sn, In 등의 주기율표 Ⅰb, Ⅱb, Ⅲb, Ⅳb족의 적어도 1종류의 원소로 이루어지는 금속박 등의 격리층을 삽입하여 이 격리층이 Cu와 Al의 합금화를 방지하고, 그 결과 세라믹기판과 동판을 높은 접합강도로 접합할 수 있는 것을 판명하였다.
또, 격리층으로서 사용한 Ⅳb족의 Sn, 납재인 Al은 모두 항복응력이 20MPa 이하의 연질금속이기 때문에 회로기판의 동판과 세라믹기판의 선팽창계수차에 기인하는 잔류응력, 또는 그 후의 열부하 사이클에 의한 열응력을 현저하게 저감할 수 있고, 내열사이클성이 향상한 세라믹 자체에 열응력에 의한 크랙이 생기기 어려워진다. 또, 열사이클에 의한 크랙이 생기지 않기 때문에 접합강도가 저하하지 않는 것도 판명하였다.
본원 발명은 이들 지견에 기초하여 완성된 것이다. 즉, 본원 제 1 발명에 관한 세라믹 회로기판은 세라믹기판과 금속회로판을 납재층을 통하여 접합한 세라믹 회로기판에 있어서, 납재층이 Al-Si계 납재로 이루어지고, 납재에 함유되는 Si량이 7중량% 이하인 것을 특징으로 한다.
또, 상기 세라믹 회로기판에 있어서 상기 세라믹기판이 질화규소로 구성되는 것이 바람직하다. 또한 금속회로판이 알루미늄(Al)판 또는 알루미늄합금판인 것이 바람직하다. 또,상기 알루미늄합금이 Al-Si합금인 것이 바람직하다. 또한 상기 금속회로판의 필강도가 7kg/㎝ 이상인 것이 바람직하다.
또, Al-Si합금에 대신하여 Al과 알칼리토류 금속원소 또는 그 화합물로 이루어지는 납재층을 적용하는 것도 가능하다. 그 때는 납재층 중의 알칼리토류 금속원소 또는 그 화합물의 합유량은 12wt% 이하인 것이 바람직하다.
본원의 제 2 발명에 관한 세라믹 회로기판은 세라믹기판에 금속회로판을 접합하여 이루어지는 세라믹 회로기판에 있어서, 질화알루미늄, 질화규소 및 산화알루미늄의 적어도 1종으로 이루어지는 세라믹기판, 상기 세라믹기판에 일체로 형성된 Al을 주성분으로 하는 납재로 이루어지는 접합층, 상기 접합층에 일체로 형성되어 상기 납재와 금속회로판의 합금화를 방지하는 격리층, 및 상기 격리층을 통하여 접합되는 금속회로판을 구비하는 것을 특징으로 한다.
또, 상기 제 2 발명에 관한 세라믹 회로기판에 있어서 상기 격리층은 입자직경이 10㎛ 이하의 금속분말을 포함하는 금속페이스트 또는 두께 10㎛ 이상의 금속박으로 이루어지는 것이 바람직하다. 또한 상기 격리층의 두께가 10㎛ 이상인 것이 바람직하다. 또, 상기 격리층의 금속페이스트 또는 금속박을 구성하는 금속이 Ni, Sn 및 In 중 어느 하나의 금속인 것이 바람직하다.
본원 제 3 발명에 관한 세라믹 회로기판은 세라믹기판에 금속회로판을 접합하여 이루어지는 세라믹 회로기판에 있어서, 질화알루미늄, 질화규소 및 산화알루미늄의 적어도 1종으로 이루어지는 세라믹기판, 상기 세라믹기판에 일체로 형성된 Al을 주성분으로 하는 납재 또는 합금으로 이루어지는 제 1 접합층, 상기 제 1 접합층에 일체로 접합되어 제 1 접합층과 금속회로판과의 합금화를 방지하는 격리층, 상기 격리층 표면에 형성되어 Al을 주성분으로 하는 납재 또는 합금으로 이루어지는 제 2 접합층, 및 상기 제 2 접합층을 통해서 접합되는 금속회로판을 구비하는 것을 특징으로 한다.
또, 상기 제 3 발명에 관한 세라믹 회로기판에 있어서, 상기 접합층 및 격리층의 두께가 각각 10㎛ 이상인 것이 바람직하다.
또 다른 목적을 달성하기 위해 본원 제 4 발명에서는 기본적으로 세라믹기판에 금속회로판을 접합하여 이루어지는 세라믹 회로기판에 있어서, 상기 세라믹기판은 열전도율이 50W/m·K 이상인 질화규소 (Si3N4)기판으로 이루어지는 한편, 상기 금속회로기판은 알루미늄회로판으로 이루어지고, 상기 질화규소기판과 알루미늄 회로기판이 납재층을 사용하지 않고 직접 접합되어 있는 것을 특징으로 하는 세라믹 회로기판을 제공한다. 여기에서 알루미늄회로판으로서는 알루미늄(Al)의 단체 또는 합금을 적용한다.
본원 제 4 발명에 의하면 금속회로판을 알루미늄 회로기판으로 함으로써 동회로판으로 한 경우에 비해 열사이클이 부가되는 사용조건하에서 질화규소기판에 발생하는 크랙의 억제효과를 대폭으로 향상시킬 수 있다.
즉, 발명자의 검토에 의하면 동(Cu)은 일정 온도범위내, 예를 들면 0℃∼100℃의 범위내에서 열사이클을 받은 경우에, 탄성적인 변형에 의해 열연장 및 열수축을 반복하여 정형성(평판인 경우는 평탄성)을 유지한다. 이것은 질화규소기판에 동회로판을 접합한 세라믹 회로기판에 있어서는 열사이클에 의해 생기는 동회로판의 연장과 수축이 질화규소기판에 항시 작용하는 것을 의미하고, 그에 의해 질화규소기판에는 열사이클에 의한 큰 응력이 발생하여, 크랙, 파손 등의 원인이 되고 있는 것이다.
이에 대하여 알루미늄은 열사이클에 의해 소성 변형이 잔류하기 쉽고 예를 들어 0℃∼100℃의 범위내에서 열사이클을 받은 경우에, 소성 변형이 점차 축적해간다. 즉 열연장이 축적하여 평판인 경우는 미세한 주름이 발생하는 상태가 된다. 따라서, 질화규소기판에 알루미늄회로판을 접합한 세라믹 회로기판에 있어서는 열사이클에 의해 알루미늄회로판 자체가 변형하여 질화규소기판에는 열사이클에 의한 응력이 그다지 생기지 않는다. 이 때문에 질화규소기판에 크랙, 파손 등이 거의 발생하지 않는다.
이상의 현상에서 금속회로판을 알루미늄회로판으로 한 본원 제 4 발명에 있어서는 동회로판으로 한 경우에 비해 열사이클이 부가되는 사용조건하에 있어서 질화규소기판에 발생하는 크랙의 억제효과가 대폭으로 향상하는 것이다.
본원 제 4 발명에 관한 세라믹 회로기판에 있어서는 회로기판의 높은 방열성을 확보하기 위해서 질화규소기판은 열전도율이 50w/m·K 이상인 것이 필요하다.
또, 제 4 발명에 있어서는 질화규소기판과 알루미늄회로판은 납재층을 통하지 않고 직접 접합되어 있는 것이 특징이며, 알루미늄회로판 중에 Si를 함유한 Al-Si합금판을 사용하면, 보다 우수한 접합강도를 얻을 수 있다. 이것은 제 1 또는 제 2 발명에서 사용한 Al납재층을 Al판 또는 Al합금판으로 치환함으로써 Al-Si합금판에 접합층과 회로판 양쪽의 기능효과를 갖게 한 것이다.
이렇게 본 발명은 제 1 내지 제 4 발명의 형태를 구비하는 것이다. Al납재층 중 Si량은 제 1 발명에서는 7wt% 이하인 것이 바람직하고, 제 2 내지 제 4 발명에서는 50wt% 이하인 것이 바람직하다.
제 1 발명의 형태에 있어서 Al납재중 Si량이 7wt%를 넘게 되면 예를 들어 금속회로판이 Cu판인 경우, Cu판과 Al납재가 용융 혼합하여 합금화하기 쉽게 된다. 합금화하게 되면, Al과 Cu에서 취약한 금속간 화합물이 형성되어 접합강도를 저하시키게 된다.
그에 대하여 제 2 및 제 3 발명의 형태에서는 Al납재층과 금속회로판의 합금화를 방지하는 격리층을 설치하고 있기 때문에, Al납재 중 Si량을 50wt% 이하까지 첨가하여도 문제는 없다. 또, 금속회로판과 격리층은 약간의 합금화현상을 나타내지만, 격리층으로서 Sn, In 등의 주기율표 Ⅰb, Ⅱb, Ⅲb, Ⅳb족의 적어도 1종류의 원소를 이용함으로써 합금화 현상을 금속회로판의 두께의 10% 이하로 억제할 수 있다.
동일하게 제 4 본 발명의 형태에 있어서도 Al-Si회로판을 직접 접합하고 있기 때문에 별도 설치한 금속회로판과의 합금화를 고려할 필요가 없기 때문에 Si량을 50wt% 이하까지 적용 가능하다. 50wt%를 넘어서 Si를 첨가하면 Si가 단독으로 결정화하게 되어 접합강도를 저하시키게 된다. 따라서, 제 2 내지 제 4 발명의 형태에 있어서는 Al납재 또는 Al회로판에 있어서 Si함유량은 50wt% 이하, 바람직하게는 15wt% 이하가 된다.
또한, 제 1 내지 제 4 발명의 형태에 있어서 Si함유량은 적어도 0.01wt% 이상인 것이 바람직하다. Si함유량이 0.01wt% 미만이라면 첨가의 효과를 얻을 수 없기 때문이다. 또, 공정(共晶)접합을 유지하기 위해서는 Si함유량이 0.05wt% 이상인 것이 바람직하다.
따라서, Al납재 또는 금속회로판 중의 Si량을 정리하면, 제 1 발명의 형태에 있어서는 0.01wt% 이상 7wt% 이하, 제 2 발명의 형태에 있어서는 0.01wt% 이상 50wt% 이하, 제 3 발명의 형태에 있어서는 0.01 wt% 이상 50wt% 이하, 제 4 발명에 있어서는 0.01wt% 이상 50wt% 이하, 더욱 바람직하게는 제 1 발명의 형태에 있어서 0.05wt% 이상 1wt% 이하, 제 2 발명의 형태에 있어서는 0.05wt% 이상 15wt% 이하, 제 3 발명의 형태에 있어서는 0.05wt% 이상 15wt% 이하, 제 4 발명의 형태에 있어서 0.05wt% 이상 15wt% 이하가 된다. 또, 제 1 발명의 형태에 있어서 알칼리토류금속 또는 그 화합물을 첨가하는 경우에 있어서도 0.01wt% 이상 12wt% 이하의 범위가 바람직하다.
또, 세라믹기판으로서는 질화규소, 질화알루미늄, 산화알루미늄 등 다양한 세라믹가 적용 가능하지만, 질화규소기판을 이용한 경우는 제 1 내지 제 4 발명의 형태에 있어서 Al납재 중의 Si량을 7wt% 이하, 또한 2wt% 이하로 적게 할 수 있다.이것은 질화규소기판 중에 접합에 기여하는 Si가 원래 포함되어 있기 때문에 접합층에 있어서 질화규소기판측에서 Si의 공급이 실시되기 때문이다.
또, 본 발명에 관한 세라믹 회로기판에 있어서는 적어도 2장 이상의 알루미늄회로판이 질화규소기판을 통하여 적층된 다층회로판 구성으로 되어 있는 것이 바람직하다.
이러한 구성에 의하면, 기판 두께방향으로의 적층구조에 의해 필요평면적을 축소할 수 있고 기기에 대한 실장스페이스의 축소화, 더 나아가서는 전자기기의 소형화의 진전에 기여할 수 있다. 또한 그 경우, 상기 각 구성에 기초한 열사이클에 대한 질화규소기판의 크랙 억제효과는 잃지 않고, 따라서 강도향상과 스페이스축소의 양면에서 우수한 효과를 나타낸다.
도 6은 본 발명의 세라믹 회로기판의 다른 적합한 구조예를 나타내는 것이다.
본 발명의 세라믹 회로기판(1c)은 예를 들어 세라믹기판(2)에 금속회로판으로서의 알루미늄판(3)을 접합한 것이다. 이 때 알루미늄판(3)의 외부둘레 가장자리부를 “3a”로 한 경우, 외부둘레 가장자리부 내측을 두께가 얇은 부분(3b)으로 함으로써 제조시 및 사용시에 세라믹기판에 크랙이 발생하는 것을 억제할 수 있다. 여기에서 외부둘레 가장자리부 내측은 외부둘레 가장자리부에서 중앙방향을 향하는 일정거리의 부분이다.
예를 들면 알루미늄판을 세라믹판에 직접 접합할 때, 알루미늄판의 융점 이상으로 가열하지만, 알루미늄판의 외부둘레 가장자리부 내측에 두께가 얇은 부분을둠으로써 알루미늄판 외부둘레 가장자리부에 발생하는 열응력을 알루미늄판의 두께가 얇은 부분의 소성 변성에 의해 흡수하여, 세라믹판에 크랙이 발생하는 것을 억제하는 것이 가능해진다.
또, 알루미늄판과 세라믹판의 접합시 뿐만 아니라, 이들을 접합한 후의 사용시에라도 냉열사이클에 의해 열응력이 발생하지만, 이 경우에도 알루미늄판 외부둘레 가장자리부에 발생하는 응력을 알루미늄판의 두께가 얇은 부분의 소성변형에 의해 흡수하여, 세라믹판에 크랙이 발생하는 것을 억제하는 것이 가능해진다.
두께가 얇은 부분(3b)의 형상으로서는 예를 들면 도 7에 도시한 바와 같이 알루미늄판의 세라믹판과 접합하고 있지 않은 면을 깎아 단차를 만드는 것을 들 수 있다. 이러한 두께가 얇은 부분(3b)의 형성방법으로서는 기계적으로 가공하는 방법 외에 에칭 등에 의해 가공하는 방법을 들 수 있다.
두께가 얇은 부분(3b)은 세라믹기판과 알루미늄판을 접합한 후에 형성하여도 좋지만, 세라믹판과 접합하기 전에 형성함으로써 접합시의 응력에 의한 세라믹판에 크랙이 발생하는 것을 억제할 수 있기 때문에 보다 효과적이다.
이러한 두께가 얇은 부분(3b)의 형성범위로서는 예를 들면 알루미늄판의 외부둘레 가장자리부로부터의 길이를 “W”, 두께가 얇은 부분의 두께를 “T”로 하면, “W”는 0.3㎜ 이상, 1.0㎜ 이하, “T”는 알루미늄판의 실장면의 두께의 1/6 이상 5/6 이하인 것이 바람직하다. 이 두께가 얇은 부분의 외부둘레 가장자리부로부터의 길이(W)가 0.3㎜ 미만이라면, 응력완화효과를 충분히 얻을 수 없어 크랙발생의 원인이 된다. 또, 1.0㎜을 넘은 부분으로 형성된 것은 응력환화효과가 충분하지 않고, 또한 실장면적도 감소시켜 버린다. 두께가 얇은 부분(3b)의 두께(T)는 알루미늄판의 실장면의 두께의 1/6 미만이라면, 알루미늄판의 강도를 저하시킬 우려가 있고, 5/6을 넘으면 응력완화효과가 확인되지 않게 된다.
다음에 본 발명의 다른 세라믹 회로기판(1d)의 일례를 도 8에 나타낸다.
본 발명의 세라믹 회로기판(1d)은 도 8에 도시한 바와 같이 예를 들어 금속회로판으로서의 알루미늄판(3)과 세라믹판(2)의 접합면과 반대면측의 외부둘레 가장자리부 내측에 복수의 구멍(6)이 형성되어 있는 것이다.
상술한 본 발명의 세라믹 회로기판(1d)의 바람직한 형태로서는 상기 복수의 구멍(6)이 예를 들어 알루미늄판(3)의 외부둘레 가장자리부를 따라서 직선형상으로 형성되어 있는 것이다. 이 구멍의 단면형상은 도 9에 도시한 바와 같은 원형상이라도 좋고, 또 도 10에 도시한 바와 같은 장방형상이라도 좋다. 이러한 복수의 구멍은 에칭에 의해 형성하여도 좋고, 금형을 이용한 프레스가공에 의해 형성하여도 좋다. 이렇게 복수의 구멍을 직선형상으로 형상함으로써 알루미늄판의 외부둘레 가장자리부로의 응력집중을 효율적으로 완화시킬 수 있다.
이러한 구멍의 크기로서는 도 9에 도시한 바와 같이 구멍이 원인 경우는 구멍의 직경을 “D”로 하였을 때, “D”가 0.3㎜ 이상, 1.0㎜ 이하인 것이 바람직하다. 또, 구멍과 구멍의 간격을 “L”로 하였을 때, “L”은 0.3㎜ 이상 1.0㎜ 이하인 것이 바람직하다. 또한 금속판의 외부둘레 가장자리부에서 구멍까지의 거리를 “Z”로 하였을 때, “Z”는 0.3㎜ 이상인 것이 바람직하다.
구멍의 직경이 0.3㎜ 미만에서는 충분히 응력을 완화할 수 없고, 또 1.0㎜를넘으면 알루미늄판의 강도 저하를 초래하는 동시에 실장면적의 저하를 초래하게 된다. 또, 구멍과 구멍의 간격을 너무 지나치게 크게 하면, 응력의 완화효과를 충분히 얻을 수 없을 우려가 있고, 너무 작으면 구멍을 가공할 때에 알루미늄판의 변형 등을 초래하게 되는 경우가 있다. 또, 금속판의 외부둘레 가장자리부에서 구멍의 외부둘레 가장자리부까지의 거리(Z)가 0.3㎜ 미만이라면 응력완화효과가 충분하지 않을 우려가 있다.
상술한 복수의 구멍은 도 11이나 도 12에 도시한 바와 같이 비관통구멍(6a)이라도 좋고, 또 도 13에 도시한 바와 같이 관통구멍((6b)이라도 좋다. 예를 들어 비관통구멍(6a)은 프레스가공 등에 의해 용이하게 형성할 수 있기 때문에 제조공정수의 삭감 등에 유효하다. 또, 관통구멍(6b)은 DBA법을 적용하는 경우에 접합에 기여하지 않고 가스화한 산소 등의 배출구멍으로서도 기능시킬 수 있다.
여기에서 복수의 구멍을 비관통구멍(6a)으로 하는 경우, 그 깊이방향의 형상은 도 11에 도시한 바와 같이 거의 균일형상이라도 좋고, 또 도 12에 도시한 바와 같이 역원추형상이라도 좋다.
다음에 본 발명의 세라믹 회로기판의 다른 예에 대해서 설명한다.
본 발명의 세라믹 회로기판(1e)은 도 14에 도시한 바와 같이 알루미늄판(3)과 세라믹판(2)과의 접합면과 반대면측의 외부둘레 가장자리부 내측에 불연속한 홈(7)이 형성되어 있는 것이다. 이러한 불연속한 홈(7)을 설치함으로서 알루미늄판(3)의 외부둘레 가장자리부에 발생하는 응력을 효율적으로 완화시킬 수 있다. 여기에서 외부둘레 가장자리부 내측은 도 14에 도시한 바와 같이 금속회로판의 외부둘레 가장자리부로부터 중앙방향을 향한 부분이다. 본 발명의 세라믹 회로기판에 있어서는 불연속한 홈은 직선형상으로 배치되어 있는 것이 바람직하다. 이렇게 불연속한 홈을 직선형상으로 형성함으로써 보다 효율적으로 응력집중을 완화할 수 있다.
도 15는 본 발명의 세라믹 회로기판(1e)의 일부분을 확대한 것이다. 여기에서 “W”는 단체홈의 폭을, “E”는 단체홈의 길이를, “Z”는 단체홈의 외부둘레 가장자리부로부터의 거리를 나타내고 있다.
불연속한 홈을 구성하는 각 단체홈의 형상, 즉 단체홈의 폭(W), 길이(E) 및 외부둘레 가장자리부로부터의 거리(Z)로서는 폭(W)이 0.05㎜ 이상 1.0㎜ 이하, 길이(E)가 20㎜ 이하 또한 외부둘레 가장자리부로부터의 거리(Z)가 0.3㎜ 이상인 것이 바람직하다.
폭(W)이 0.05㎜ 미만인 경우는 충분히 응력을 완화시킬 수 없고, 1.0㎜을 넘는 경우는 알루미늄판의 강도 저하를 초래하는 동시에 실장면적의 저하를 초래하게 된다. 또, 각 단체홈의 길이(E)가 20㎜를 넘으면, 홈 비형성영역의 감소에 따라서 알루미늄판의 변형을 충분히 억제할 수 없을 우려가 있다. 또, 외부둘레 가장자리부로부터의 거리(Z)가 0.3㎜ 미만이라면 충분한 응력완화효과를 얻을 수 없게 될 우려가 있다.
또, 불연속한 홈(7)의 종단면 형상은 도 16에 도시한 바와 같이 U자형상의 홈(7a)라도 좋고, 도 17에 도시한 바와 같이 단면이 역삼각형상의 홈(7b)라도 좋다. 단, 그 깊이(h)는 알루미늄판의 실장면의 두께의 1/6 이상 5/6 이하인 것이바람직하다.
깊이(H)가 알루미늄판의 실장면의 두께의 1/6 미만인 경우, 응력의 분산효과가 불충분하게 될 우려가 있고, 또 알루미늄판의 실장면의 두께의 5/6을 넘는 경우, 알루미늄판의 강도저하 등을 초래하기 쉽게 된다.
또한 본 발명의 세라믹 회로기판에 이용되는 세라믹기판으로서는 주로 알루미나, 질화알루미늄 및 질화규소로 이루어지는 군에서 선택된 적어도 1종의 재료로 이루어지는 것이 바람직하다.
이하, 본 발명의 실시형태에 대하여 이하의 실시예 및 비교예를 이용하여 설명한다.
실시예 1(표 1;시료No.1∼시료No.15)
본 실시예 1은 표 1에 나타내는 No.1 내지 No.15의 시료에 기초하여 설명한다. 시료 No. 1 내지 시료 No.9는 AlN기판(열전도율 k=170W/mk)을 세라믹기판으로 하고, 시료 No.10 내지 시료 No.15는 Si3N4기판(k=70W/mk)을 세라믹기판으로서 이용하였다.
이들 세라믹기판의 양면에 표 1에 나타낸 Al를 주성분으로 한 납재페이스트를 스크린 인쇄하고, 각각 금속회로판으로서의 Cu회로판 또는 Al회로판을 배치하고, 진공중 650℃의 온도에서 접합하여 각 실시예 1에 관한 세라믹 회로기판을 조제하였다.
도 1은 상기 각 실시예에 관한 세라믹 회로기판(1)의 평면도이며, 도 2는 도1에 도시한 세라믹 회로기판(1)의 단면도이며, 도 3은 도 1에 도시한 세라믹 회로기판(1)의 배면도이다.
도 1은 세라믹 회로기판(1)의 겉패턴을 나타내는 도면이며, 두께 0.635㎜의 세라믹기판으로서의 AlN기판 또는 Si3N4기판(2)상에 두께 0.3㎜의 금속회로판으로서의 Al회로판(3)이 배치된다. 또, 도 2에 도시한 바와 같이 Al회로판(3, 4)은 도시하지 않는 납재층을 통하여 세라믹기판(2)의 양면에 접합되어 있다.
도 3은 세라믹 회로기판(1)의 안패턴을 나타내는 도면이며, AlN기판 또는 Si3N4기판(2)상에 두께 0.25㎜의 Al회로판(4)이 배치된다. 또한 금속회로판으로서 Cu판을 이용한 경우, 세라믹기판으로서 Si3N4을 이용한 경우도 AlN기판과 동일 사이즈로 하였다.
비교예 1(표 1;시료 No.16∼시료 No.20)
본 비교예 1에서는 표 1에 나타낸 No.16 내지 No.20의 시료에 기초하여 설명한다. 시료 No.16, 18, 20은 AlN기판(k=170W/mk), 시료 No.17, 19는 Si3N4기판(k=70W/mk)을 세라믹기판으로서 이용하였다.
AlN기판 및 Si3N4기판의 상하면에 표 1에 나타내는 Ag-Cu-Ti(Ti함유량 2wt%) 등의 납재페이스트를 스크린 인쇄하였다. 그 후, 각 기판상에 Cu회로판을 배치한 후, 진공 중 850℃의 온도에서 가열 처리하여 접합하여, 비교예 1에 관한 세라믹 회로기판을 조제하였다.
이렇게 하여 얻어진 실시예 1 및 비교예 1에서 시료 No. 1 내지 시료 No.20의 세라믹 회로기판에 대하여 내열사이클특성 및 접합강도의 평가를 실시하였다. 평가는 500사이클 후 또는 1000 사이클 후에서의 TCT사이클마다 미소 크랙발생의 유무의 관찰 및 접합강도(필강도)측정에 의해 실시하였다. 또한, TCT조건은 -40℃×30min→RT×10min→125℃×30min→RT×10min으로 하였다. 또, 미소 크랙의 유무는 각 TCT시험후의 세라믹 회로기판에 대하여 금속회로판을 에칭에 의해 제거하고, 형광탐상법(探傷法)에 의해 조사하였다. 또 아울러 각 TCT시험 후의 금속회로판의 필강도를 평가하였다. 평가결과를 표 1에 나타낸다.
표 1에 나타낸 바와 같이 미소 크랙 발생유무의 관찰을 실시한 결과, 실시예 1의 시료에서는 500사이클 후 또는 1000사이클 후에서의 미소 크랙의 발생이 어느것에도 보이지 않았지만, 비교예 1에서는 미소 크랙의 발생이 관찰되었다.
또, 필강도를 측정한 결과, 실시예 1은 500사이클 후 또는 1000사이클후에서의 필강도는 어떤 경우에 있어서도 10kgf/㎝ 이상의 값을 나타내고 있고, 고내열 사이클성을 갖는 세라믹 회로기판을 얻는 것을 알 수 있었다. 특히, Si원소를 첨가한 Al납재에 대해서는 Si함유량이 0.01wt% 이상 7wt% 이하, 또는 0.05wt% 이상 2wt% 이하가 바람직한 것을 알 수 있다.
또, 알칼리토류금속에 대해서도 거의 동일한 경향이 보여지고, Al납재에 함유시키는 제 2 성분의 양은 12wt% 이하, 바람직하게는 1wt% 이하가 좋고, 그 이상 많으면 첨가의 효과를 충분히 얻을 수 없고, 역으로 0.01wt% 미만이라면 첨가 그 자체의 효과를 얻을 수 없으며, 접합강도도 7kg/㎝ 미만이 되어 버렸다. 각종 첨가원소 중에서는 Si가 가장 효과적이다. 이것은 Al과 공정화합물을 형성하기 쉽기 때문이라고 생각된다. 또, 금속회로판에 Al판 또는 Cu판을 이용한 것 어느 쪽에 관해서도 거의 동일한 경향이 얻어졌다.
비교예 1의 시료 16, 17에서는 납재로서 Ag-Cu-Ti를 이용하였다. 즉 활성금속법에 의해 세라믹기판과 Cu회로판을 접합하였기 때문에 양자는 견고하게 결합되어 이에 의해 잔류응력이 높아지고, 또 그 후 열부하사이클에 의한 열응력이 증대하게 된다.
한편, 본 실시예 1에서는 항복응력이 20MPa 이하의 연질금속인 Al을 주성분으로 하는 납재를 이용하였기 때문에 세라믹기판과 Cu회로판과의 선팽창계수차에 기인하는 잔류응력을 저감할 수 있고, 또한 열부하사이클에 의한 열응력도 저감할수 있기 때문에 열응력에 의한 크랙이 생기기 어렵고, 세라믹기판과 Cu회로판과의 접합강도를 향상시킬 수 있었다.
한편, 납재중의 Si 또는 알칼리토류 금속원소 함유량을 과대 또는 과소하게 설정한 시료(18,19,20)의 회로기판에서는 접합강도가 저하되는 것으로 판명되었다. 이것은 Al납재와 금속회로판이 합금화하여 취약한 금속간 화합물을 금속회로판의 두께의 10%를 초과하여 두께의 40%로 다량 형성되었기 때문이다.
실시예 2(표 2: 시료 No.21∼시료 No.31)
본 실시예 2는 표 2에 도시한 No.21 내지 No.31의 시료에 기초하여 설명한다. 시료 No.21 내지 No.25, 시료 No.28 내지 시료 No.31은 AlN기판(k=170W/mK)을 세라믹 기판으로서 사용했다. 또한, 시료 No.26은 Si3N4기판 (k=70W/mK)을 사용하고, 시료 No.27은 Al2O3기판을 세라믹 기판으로서 사용했다. 이 세라믹 기판의 상하면에 표 2에 도시한 Al을 주성분으로 하고 Si를 0.1∼2wt% 첨가한 Al-Si 납재 페이스트를 스크린 인쇄했다.
다음에 인쇄면상에 표 2에 도시한 두께 50㎛의 Ag박, Zn박, In박, Sn박 또는 Ni박으로 이루어진 격리층을 배치했다. 또한, 시료 No.29에서는 Al-Si납재 페이스트를 스크린 인쇄한 후, 또한 평균입자직경 10㎛의 Sn분말을 포함하는 Sn 페이스트를 스크린 인쇄하여 격리층을 형성했다. 또한, 시료 No.30에서는 격리층으로서 Ag박의 두께를 5㎛로 한 것, 시료 No.31는 격리층으로서 Sn분말의 평균입자직경이 20㎛의 Sn페이스트를 사용했다.
그 후, 격리층을 통하여 금속회로판으로서의 Cu회로판 또는 Ni회로판을 배치했다. 그리고, 진공 중 650℃의 온도에서 가열처리하여 세라믹 기판과 Cu 회로판 또는 Ni회로판을 접합하여 각 시료의 세라믹 회로기판을 조제했다.
세라믹 회로기판의 겉패턴은 두께 0.635㎜의 Si3N4기판상에 접합된 두께 0.3㎜의 Cu판에 의해 형성된다. 또한, 안패턴은 Si3N4기판상에 접합된 두께 0.25㎜의 Cu판에 의해 형성된다.
비교예 2(표 2; No.32, 시료 No.33)
본 비교예 2에서는 표 2에 도시한 No.32 및 No.33의 시료에 기초하여 설명한다. No.32는 AlN 기판(k=170W/mK)을 사용하고 No.33은 Si3N4기판(k=70W/mK)을 세라믹 기판으로서 사용했다.
시료 No.32 및 시료 No.33은 AlN기판 및 Si3N4기판의 상하면에 표 2에 도시한 Ag-Cu-Ti계 납재 페이스트(Ti함류량 2.5wt%)를 스크린 인쇄했다. 그 후, 각 기판의 각 인쇄면상에 Cu회로판을 배치했다. 그 후, 진공중에서 850℃의 온도에서 가열처리하여 세라믹 기판과 Cu회로기판을 접합하고 비교예 2에 관한 세라믹 회로기판을 조제했다.
이와 같이 하여 얻어진 시료 No.21 내지 시료 No.33의 세라믹 회로기판에 대해서 내열 사이클 특성 및 접합강도의 평가를 실시했다. 평가는 매 TCT 사이클에서의 미소 크랙 발생유무의 관찰 및 접합강도(필강도) 측정에 의해 실시했다. 또한, TCT 조건은 실시예 1과 동일하게 했다. 평가결과를 표 2에 나타낸다.
표 2에 나타낸 바와 같이 미소 크랙발생의 유무를 조사한 바, 실시예 2의 시료에서는 500사이클 후 또는 1000사이클 후에서의 미소 크랙의 발생이 관찰되지 않았지만 비교예 2의 시료에서는 미소 크랙의 발생이 관찰되었다.
또한, 표 2에 도시한 바와 같이 접합강도를 측정한 결과, 실시예 2의 시료는 500사이클 후 및 1000사이클 후에서의 필강도는 어떤 경우에도 12.0㎏f/㎝ 이상의 값을 나타내고 있고 비교예 2의 시료에 비하여 접합강도가 현저하게 향상되고 있는 것을 알 수 있다.
실시예 2에서는 금속회로판으로서 Cu회로판을 사용하고 있고 납재로 이루어진 접합층과 금속회로판 사이에 주기율표의 Ⅰb,Ⅱb,Ⅲb,Ⅳb족 중 적어도 1종류의 원소로 이루어진 격리층(Ag박, Zn박 등의 금속박)을 설치하고 있으므로, 납재 중의 Al성분과 금속회로판의 Cu성분의 합금화를 방지할 수 있고 접합강도가 높게 유지되었다.
또한, 동일한 재료의 Ag박을 사용한 시료 No.21과 시료 No.30을 보아 알 수 있는 바와 같이 Ag박의 두께가 10㎛ 보다 작아지면 접합강도는 약간 떨어진다. 이것은 격리층의 두께가 10㎛ 이하가 되면 Al계 납재와 Cu판의 합금화를 방지하는 효과가 저하되기 때문이라고 생각된다.
동일하게 동일한 재료의 Sn분말 페이스트를 사용한 시료 No.29와 시료 No.31을 비교하면 격리층을 형성하는 금속분말의 평균입자직경이 큰 시료 No.31쪽이 접합강도는 약간 저하되고 있다. 이것은 격리층의 밀도가 충분하지 않으므로 Al계 납재와 Cu회로판의 합금화를 방지하는 효과가 충분하지 않기 때문이라고 생각된다.
실시예 3(표 3; 시료 No.34∼시료 No.39)
본 실시예 3은 표 3에 도시한 No.34 내지 No.39의 시료에 기초하여 설명한다.
시료 No.34 내지 No.36, No.38은 동일 소성롯트의 AlN 기판(k=170W/mK)을 세라믹 기판으로서 사용했다. 시료 No.37 및 No.39에서는 Si3N4기판(k=70W/mK)을 사용했다.
이 세라믹 기판의 상하면에 시료 No.34 내지 시료 No.37은 표 3에 도시한 Al을 주성분으로 하고 평균입자직경이 10㎛의 Si분말을 포함하는 납재 페이스트를 각각 스크린 인쇄하여 제 1 접합층을 형성했다.
그 후, 인쇄면상에 표 3에 도시한 바와 같이 두께 30㎛의 Ni박, In박 또는 Sn박을 배치하여 격리층을 형성했다. 또한, 이 격리층상에 표 3에 도시한 Al을 주성분으로 한 납재 페이스트를 다시 스크린 인쇄하여 제 2 접합층을 형성한 후 Cu회로판을 배치했다.
한편, 시료 No.38 및 시료 No.39는 각 세라믹 기판상에 표 3에 도시한 Al을 주성분으로 하고 Si를 첨가한 Al-Si합금을 배치하여 제 1 접합층을 형성했다.
제 1 접합층상에 두께 50㎛의 Ni박을 배치하여 격리층을 형성하고 이 격리층상에 Al을 주성분으로 하여 Si를 첨가한 Al-Si 합금을 배치하여 제 2 접합층을 형성했다. 또한, 이 제 2 접합층상에 Cu회로판을 배치했다.
그 후, No.34 내지 No.39의 시료를 진공중 650℃의 농도에서 가열처리하고세라믹 기판과 Cu회로판을 접합하여 각각 실시예 3에 관한 세라믹 회로기판을 제조했다.
비교예 3(표 3;시료 No.40, 시료 No.41)
비교예 3은 표 3에 도시한 No.40 및 No.41의 시료에 기초하여 설명한다. 그리고 실시예 3의 제 1 접합층만을 형성하고 제 2 접합층은 형성하지 않고 이하와 같이 제조했다.
즉, 시료 No.40 및 시료 No.41에서는 각각 AlN기판(k=170W/mK) 및 Si3N4기판(k=70W/mK)을 사용하고 이 세라믹 기판에 대하여 Al을 주성분으로 하여 Si를 첨가한 Al-Si 납재 페이스트를 스크린 인쇄하여 제 1 접합층을 형성했다. 이 인쇄면상에 두께 5㎛의 Ni박을 배치하여 격리층을 형성한 후, Cu회로판을 배치했다. 그리고, 진공중 650℃의 온도에서 가열처리하고 세라믹 기판과 Cu회로판을 접합하여 비교예 3에 관한 세라믹 회로기판을 조제했다.
이렇게 하여 얻어진 실시예 3 및 비교예 3의 시료에 대해서 내열사이클 특성 및 접합강도의 평가를 실시했다. 평가는 매 TCT 사이클에서의 미소 크랙발생의 유무의 관찰 및 접합강도(필강도)측정에 의해 실시했다. 또한, TCT조건은 실시예 1과 동일하게 했다. 평가결과를 표 3에 나타낸다.
표 3에 나타낸 바와 같이 미소 크랙발생의 유무를 관찰한 바, 실시예 3의 시료에서는 500사이클 후 및 1000사이클 후에서의 미소 크랙의 발생이 보이지 않았지만 비교예 3의 시료에서는 미소 크랙의 발생이 관찰되었다.
또한, 표 3에 나타낸 바와 같이 접합강도를 측정한 결과 비교예 3의 시료에서도 격리층을 설치했으므로, 납재의 Al과 금속회로판의 Cu의 합금화를 방지하여 크랙의 발생을 방지할 수 있고 세라믹 기판과 Cu회로판의 접합강도를 향상시킬 수 있었다.
또한, 본 실시예 3과 같이 격리층상에 Al등의 연질금속을 주성분으로 한 제 2 접합층을 설치했으므로, 실시예 3의 시료는 500사이클 후 및 1000사이클 후에서의 필강도는 어떤 경우에도 10㎏f/㎝이상의 높은 값을 나타내고 있고 비교예 3의 시료에 비하여 접합강도가 현저하게 향상되어 있는 것으로 판명되었다. 또한, 표에는 나타내지 않지만 Al계 납재의 두께, 격리층의 두께 등의 변화에 대한 영향은 실시예 2와 동일한 경향을 나타냈다.
따라서, 본 실시예에 의하면 연질금속인 Al을 주성분으로 한 납재로 이루어진 접합층과, 주기율표의 Ⅰb,Ⅱb,Ⅲb,Ⅳb,Ⅷb족 중 적어도 1종류의 원소로 이루어진 격리층을 통하여 금속회로판을 접합하여 회로기판으로 함으로써 크랙발생을 방지할 수 있음과 동시에 장시간 열부하가 걸린 경우에도 높은 접합강도를 유지할 수 있다.
또한, 본 실시예와 같이 납재로 이루어진 접합층을 복수 적층함으로써 접합층을 한층으로 한 경우에 비해 열부하 사이클에 의한 열응력을 보다 감소시킬 수 있으므로, 열응력에 의한 크랙이 잘 발생하지 않고 세라믹 기판과 Cu회로판의 접합강도를 향상시킬 수 있었다.
이와 같이, 본 실시예의 세라믹 회로기판에 의하면 고내열 사이클성 및 고접합 강도를 겸비하여 전자기기로서의 동작신뢰성을 향상시킨 세라믹 회로기판을 얻을 수 있다.
다음에 세라믹 기판으로서 고열전도성 질화규소기판을 사용함과 동시에 금속회로판으로서 알루미늄 회로판을 사용한 본 발명의 다른 실시형태에 대해서 도 4 및 도 5를 참조하여 설명한다.
실시예 4∼9 및 비교예 4∼5
도 4는 단층구조의 세라믹 회로기판의 구성을 도시한 단면도이다. 이 도 4에 도시한 바와 같이 본 실시형태의 세라믹 회로기판(1a)은 질화규소기판(2)의 양면에 알루미늄 회로판(3,4)을 접합한 단층기판구성으로 되어 있다.
질화규소기판(2)의 제작에 있어서는 우선 질화규소분말에 희토류 산화물 분말, 하프니아분말, 알루미나분말 등의 소결조제를 첨가, 혼합하여 원료혼합분말을 조제한다. 출발원료로서의 질화규소분말에는 평균입자직경이 5㎛ 이하의 미세분말을 사용하는 것이 바람직하다. 이와 같은 미립자형상의 질화규소분말을 사용함으로써 치밀질로서 기계적 특성이 뛰어남과 동시에 열전도율이 높은 질화규소 소결체, 즉 질화규소기판(2)이 얻어진다. 질화규소분말의 평균입자직경은 1㎛ 이하인 것이 더욱 바람직하고 특히 바람직한 것은 0.5㎛이하이다.
또한, 소결조제로서 첨가하는 희토류 원소로서는 Y, La, Sc, Pr, Ce, Nd, Dy, Gd, Er 등의 산화물, 또는 소결조작에 의해 이 산화물이 되는 물질을 들 수 있다. 또한, Hf의 산화물을 사용할 수도 있다. 이것은 단독으로, 또는 2종 이상이 조합되어 함유된다. 특히, 산화이트륨(Y2O3)이 바람직하다. 이 소결조제는 질화규소원료 분말과 반응하여 액상을 생성하고 소결촉진제로서 기능한다.
상기 소결조제의 첨가량은 산화물 환산으로 질화규소분말에 대하여2∼17.5wt%의 범위로 설정하는 것이 바람직하다. 이 첨가량이 2wt% 미만이면 소결체가 치밀화되지 않고 저강도로 저열전도율의 질화규소 소결체가 된다. 한편, 첨가량이 17.5wt%를 초과하면 과량의 입계상이 생성되고 열전도율이나 강도가 저하되기 시작한다. 특히 바람직한 것은 5∼12wt%의 범위이다.
또한, 다른 첨가성분으로서의 알루미나(Al2O3)는 상기 희토류 원소의 소결촉진제로서의 기능을 조장하는 역할을 하는 것이다. 알루미늄원으로서의 알루미나의 첨가량이 0.5wt% 미만인 경우에는 치밀화가 불충분해지는 한편, 2wt%를 초과하면 과량의 입계상이 생성되거나 또한 질화규소에 고용하기 시작하여 열전도율의 저하가 일어난다. 이 때문에, 알루미나의 첨가량은 0.5∼2.0wt%의 범위로 설정되는 것이 바람직하다.
특히 강도 및 열전도율 모두 양호한 성능을 확보하기 위해서는 첨가량을 0.7∼1.5wt%의 범위로 설정하는 것이 바람직하다. 산화마그네슘(MgO) 또는 산화하프늄(HfO2) 등을 0.1∼2wt% 첨가해도 강도나 소결성의 향상이 보인다. 또한, 필요에 따라서 소결후에 100℃/시간 이하의 서냉에 의해, 입계상의 결정화를 실시할 수 있고 이에 의해 질화규소 소결체의 열전도성을 향상시킬 수 있다. 입계상의 결정화율은 20% 이상, 바람직한 것은 50% 이상으로 한다.
또한, 상기한 바와 같은 질화규소 소결체 원료분말에는 탈지후의 탄소성분의 잔류방지 등을 목적으로 하여 산화탄탈, 산화니오브, 산화티탄, 산화텅스텐 등을 첨가해도 좋다. 단, 그밖의 불순물 양이온 원소로서의 Li, Na, K, Fe, Ca, Sr,Ba, Mn, B 등은 열전도성을 방해하는 물질이 되므로, 50W/m·K 이상의 열전도율을 확보하기 위해 상기 불순물 양이온 원소의 함유량은 합계 0.3wt% 이하가 되도록 하는 것이 바람직하다.
상술한 바와 같은 질화규소 원료혼합분말에 유기 결합제나 유기용제 등을 첨가, 혼합하여 슬러리화한다. 이 슬러리를 독터 블레이드법 등의 통상의 성형법으로 시트형상으로 성형하고 질화규소 그린시트를 제작한다. 이 질화규소 그린시트를 공기중 또는 질화분위기 등의 비산화성 분위기 중에서 탈지처리한 후, 질소분위기 등의 비산화성 분위기 중에서 소성하여 질화규소기판(2)을 제작한다.
이와 같이 하여 제작한 질화규소기판(2)에 알루미늄 회로판으로서의 Al-Si합금판(3,4)를 DBA법에 의해 직접 접합했다(실시예 4∼실시예 9). 이 경우, Al-Si 합금판의 Si함유량을 표 4에 도시한 바와 같이 여러가지 변화시켰다.
표 4는 실시예 4∼9에 대해서 TCT 시험을 실시하기 전의 필강도, 및 TCT 시험후의 필강도를 각각 나타낸 것이다. TCT 시험은 -40℃×30분→상온×10분→125℃×30분→상온×10분을 1사이클로 하여 이것을 1000사이클 실시한 것이다. 또한, 비교예 4,5로서 금속회로판을 동판으로 바꾸고 납재로서 Ag-Cu-Ti(Ti:2wt%) 납재로 이루어진 활성금속법을 사용한 비교예 4 및 직접접합에 의해 형성한 비교예 5의 데이터를 병기했다.
상기 표 4에 도시한 바와 같이 본 실시형태 (실시예 4∼9)의 회로기판은 비교예의 것과 접합후의 필강도는 변화되지만, 1000사이클의 TCT 시험후의 필강도를비교하면 본 실시예쪽이 우수하다는 것이 인정되었다. 특히, 비교예의 것은 TCT 시험후의 필강도의 저하가 크고, 이와 같은 특성은 최근의 파워트랜지스터모듈 등의 발열이 큰 용도에 적용하는 것은 어렵다고 할 수 있다.
또한, 상기 표 4로부터 밝혀진 바와 같이 Al-Si합금판의 Si함유량이 0.01∼50wt%, 또는 0.05∼2wt%인 경우에 특히 바람직한 결과가 얻어지는 것을 알 수 있었다.
이와 같이, 본 실시형태에 의하면 금속회로판을 동회로판으로 한 경우에 비해 열사이클이 부가되었을 때 질화규소기판(2)에 발생하는 크랙의 억제효과를 대폭 향상시킬 수 있고 그에 의해 특히 내구성 면에서의 유용성을 높일 수 있다.
도 5는 다층구조의 세라믹 회로기판(1b)의 구성을 도시한 단면도이다. 이 도 5에 도시한 바와 같이 본 실시형태의 세라믹 회로기판(1b)은 2장의 질화규소기판(2)이 알루미늄 회로판(5)을 통하여 접합되고 또한 각 질화규소기판(2)의 외부면측에 각각 알루미늄 회로판(3,4)이 접합되어 있다. 접합구성은 도 4의 경우와 동일하다.
이와 같은 구성의 경우에도 상기 동일한 강도결과가 얻어졌다. 그리고, 이 경우에는 적층구조로 함으로써 기기에 대한 실장 스페이스의 축소화에 기여할 수 있고 또한 그 경우에 열사이클에 대한 질화규소기판의 크랙억제효과를 상실하지 않는다.
이상과 같이 본 실시예에 관한 세라믹 기판에 의하면 어셈블리 공정에서의 조여붙임에 의해 발생하는 파손방지에 대해여 높은 효과를 발휘할 수 있는 것은물론, 금속회로판을 동회로판으로 한 경우에 비해, 열사이클이 부가되었을 때 질화규소기판에 발생하는 크랙의 억제효과를 대폭 향상시킬 수 있고, 그에 의해 특히 내구성 면에서의 유용성을 높일 수 있다.
또한, 기기에 대한 실장 스페이스의 축소화에 기여할 수 있고 그 경우에 열사이클에 대한 질화규소기판의 크랙억제효과를 상실하지 않고 소형화 및 강도의 양면으로부터 뛰어난 효과가 얻어진다.
다음에, 금속회로판의 둘레가장자리부에 두께가 얇은 부분, 구멍, 홈을 형성한 세라믹 회로기판의 실시예에 대해서 설명한다.
실시예 10
두께 0.5㎜, 순도 99% 이상의 알루미늄판을 준비하여 에칭에 의해 이 알루미늄판의 외부둘레 가장자리부로부터 1㎜까지의 부분의 두께를 0.25㎜로 하고, 도 18에 도시한 바와 같이 두께가 얇은 부분(3b)을 형성했다. 그 후, 이 알루미늄판을 두께 0.7㎜의 질화알루미늄 기판에 직접 접합하여 세라믹 회로기판을 제작했다.
실시예 11
두께 0.5㎜, 순도 99% 이상의 알루미늄판을 준비하고 도 19에 도시한 바와 같이 에칭에 의해 이 알루미늄판의 외부둘레 가장자리부 내측에 복수의 구멍(6a)을 설치했다. 구멍의 직경은 0.5㎜, 각 구멍의 간격은 0.5㎜, 또한 구멍의 가장자리부가 외부둘레 가장자리부로부터 0.5㎜가 되도록 했다. 이 알루미늄판을 두께 0.7㎜의 질화알루미늄 기판에 직접 접합하여 세라믹 회로기판을 제작했다.
실시예 12
두께 0.5㎜, 순도 99% 이상의 알루미늄판을 준비하여 도 20에 도시한 바와 같이 에칭에 의해 이 알루미늄판의 외부둘레 가장자리부 내측에 복수의 홈(7)을 설치했다. 홈의 깊이는 0.25㎜, 홈의 폭은 0.05㎜ 또한 홈의 가장자리부가 외부둘레 가장자리부로부터 0.5㎜가 되도록 했다. 이 알루미늄판을 두께 0.7㎜의 질화알루미늄 기판에 직접 접합하여 세라믹 회로기판을 제작했다.
비교예 6
두께 0.5㎜, 순도 99% 이상의 알루미늄판을 준비하고 이 알루미늄판에는 두께가 얇은 부분, 구멍, 홈은 형성하지 않았다. 이 알루미늄판을 두께 0.7㎜의 질화알루미늄 기판에 직접 접합하여 세라믹 회로기판을 제작했다.
상기와 같이 하여 제작한 실시예 10∼12 및 비교예 6의 세라믹 회로기판에 대해서 냉열 사이클 시험(TCT: 233K×30분→RT×10분→398K×30분→RT×10분을 1사이클로 한다. RT는 실온)을 실시하고 이 열사이클 부가시에서의 응력분포를 측정했다.
각 실시예와 비교예 6의 결과를 도 18, 19 및 20에 도시한다.
각 도면으로부터 밝혀진 바와 같이 알루미늄판의 외부둘레 가장자리 내측에 두께가 얇은 부분(3b), 구멍(6a) 또는 홈(7)을 설치한 것은 모두 외부둘레 가장자리부에 발생한 응력을 완화하여 알루미늄판의 외부둘레 가장자리부 부근의 응력은 낮아지고 있는 것을 알 수 있다.
이에 대하여, 알루미늄판에 어떤 가공을 하지 않은 비교예 6에서는 알루미늄판의 외부둘레 가장자리부에 큰 응력이 발생하고 있고, 크랙 등의 발생의 우려가있는 것으로 판명되었다.
상기 실시예의 세라믹의 회로기판에 의하면 금속회로판의 둘레가장자리부에 두께가 얇은 부분, 구멍, 홈이 형성되어 있으므로, 냉열사이클이 부가된 경우 등에 금속회로판에 발생하는 열응력이나 잔류응력을 분산시킴으로써 금속회로판의 외부둘레 가장자리부로의 응력집중을 억제하여 세라믹 회로기판에 크랙이 발생하는 것을 억제할 수 있다.
이상 설명과 같이 본 발명에 관한 세라믹 회로기판에 의하면 높은 접합강도를 구비함과 동시에 고내열 사이클성을 구비하고, 전자기기로서의 동작신뢰성을 향상시킨 세라믹 회로기판을 얻을 수 있다.
특히, 세라믹 기판을 질화규소기판으로 함으로써 어셈블리 공정에서의 조여붙임에 의해 발생하는 파손방지에 대하여 높은 효과를 발휘할 수 있는 것은 물론, 금속회로판을 동회로판으로 한 경우에 비해 열사이클이 부가되었을 때 질화규소기판에 발생하는 크랙의 억제효과를 대폭 향상시킬 수 있고 그에 의해 특히 내구성의 면에서의 유용성을 높일 수 있는 세라믹 회로기판을 제공할 수 있다.
또한, 기기에 대한 실장 스페이스의 축소화에 기여할 수 있고 그 경우에 열사이클에 대한 질화규소기판의 크랙억제효과가 손실되지 않는 세라믹 회로기판을 제공할 수 있다.

Claims (18)

  1. 세라믹기판과 금속회로판을 납재층을 통하여 접합한 세라믹 회로기판에 있어서,
    납재층이 Al-Si계 납재로 이루어지고, 납재에 함유되는 Si량이 7중량% 이하인 것을 특징으로 하는 세라믹 회로기판.
  2. 제 1 항에 있어서,
    상기 세라믹기판이 질화규소로 구성되는 것을 특징으로 하는 세라믹 회로기판.
  3. 제 1 항에 있어서,
    상기 금속회로판이 알루미늄(Al)판 또는 알루미늄합금판인 것을 특징으로 하는 세라믹 회로기판.
  4. 제 3 항에 있어서,
    상기 알루미늄합금이 Al-Si합금인 것을 특징으로 하는 세라믹 회로기판.
  5. 제 1 항에 있어서,
    상기 금속회로판의 필강도가 7kg/㎝ 이상인 것을 특징으로 하는 세라믹 회로기판.
  6. 세라믹기판과 금속회로판을 납재층을 통하여 접합한 세라믹 회로기판에 있어서,
    납재층이 Al과 알칼리토류 금속원소 또는 그 화합물로 이루어지고, 납재층에 함유되는 알칼리토류 금속원소 또는 그 화합물의 양이 12wt% 이하인 것을 특징으로 하는 세라믹 회로기판.
  7. 세라믹기판에 금속회로판을 접합하여 이루어지는 세라믹 회로기판에 있어서,
    질화알루미늄, 질화규소 및 산화알루미늄의 적어도 1종으로 이루어지는 세라믹기판,
    상기 세라믹기판에 일체로 형성된 Al을 주성분으로 하는 납재로 이루어지는 접합층,
    상기 접합층에 일체로 형성되어 상기 납재와 금속회로판의 합금화를 방지하는 격리층, 및
    상기 격리층을 통하여 접합되는 금속회로판을 구비하는 것을 특징으로 하는 세라믹 회로기판.
  8. 제 7 항에 있어서,
    상기 격리층은 입자직경이 10㎛ 이하의 금속분말을 포함하는 금속페이스트또는 금속박으로 이루어지는 것을 특징으로 하는 세라믹 회로기판.
  9. 제 7 항에 있어서,
    상기 격리층의 두께가 10㎛ 이상인 것을 특징으로 하는 세라믹 회로기판.
  10. 제 8 항에 있어서,
    상기 격리층의 금속페이스트 또는 금속박을 구성하는 금속이 Ni, Sn 및 In 중 어떤 금속인 것을 특징으로 하는 세라믹 회로기판.
  11. 세라믹기판에 금속회로판을 접합하여 이루어지는 세라믹 회로기판에 있어서,
    질화알루미늄, 질화규소 및 산화알루미늄의 적어도 1종으로 이루지는 세라믹기판,
    상기 세라믹기판에 일체로 형성되어 Al을 주성분으로 하는 납재 또는 합금으로 이루어지는 제 1 접합층,
    상기 제 1 접합층에 일체로 접합되어 제 1 접합층과 금속회로판의 합금화를 방지하는 격리층,
    상기 격리층 표면에 형성되며 Al을 주성분으로 하는 납재 또는 합금으로 이루어지는 제 2 접합층, 및
    상기 제 2 접합층을 통하여 접합되는 금속회로판을 구비하는 것을 특징으로 하는 세라믹 회로기판.
  12. 제 11 항에 있어서,
    상기 접합층 및 격리층의 두께가 각각 10㎛ 이상인 것을 특징으로 하는 세라믹 회로기판.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제 1 항, 제 6 항, 제 7 항, 제 11 항 중 어느 한 항에 있어서,
    상기 금속회로판은 외부둘레 가장자리부 내측에 두께가 얇은 부분을 갖는 것을 특징으로 하는 세라믹 회로기판.
  17. 제 1 항, 제 6 항, 제 7 항, 제 11 항 중 어느 한 항에 있어서,
    상기 금속회로판은 상기 세라믹기판과의 접합면 반대측 면의 외부둘레 가장자리부 내측에 설치되는 복수의 구멍을 갖는 것을 특징으로 하는 세라믹 회로기판.
  18. 제 1 항, 제 6 항, 제 7 항, 제 11 항 중 어느 한 항에 있어서,
    상기 금속회로판은 상기 세라믹기판과의 접합면 반대측 면의 외부둘레 가장자리부 내측에 설치되고, 외부둘레 가장자리부를 따라서 복수의 불연속한 홈을 갖는 것을 특징으로 하는 세라믹 회로기판.
KR10-2000-0056621A 1999-09-28 2000-09-27 세라믹 회로기판 KR100382416B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP27481799 1999-09-28
JP11-277589 1999-09-29
JP27758999 1999-09-29
JP11-274817 1999-09-29
JP2000277588A JP2001184429A (ja) 1999-10-12 2000-09-13 広告効果評価方法,その装置,その記録媒体
JP2000277578A JP4649027B2 (ja) 1999-09-28 2000-09-13 セラミックス回路基板
JP2000277578 2000-09-13
JP2000-277588 2000-09-13

Publications (2)

Publication Number Publication Date
KR20010039925A KR20010039925A (ko) 2001-05-15
KR100382416B1 true KR100382416B1 (ko) 2003-05-01

Family

ID=37527843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0056621A KR100382416B1 (ko) 1999-09-28 2000-09-27 세라믹 회로기판

Country Status (1)

Country Link
KR (1) KR100382416B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698940B1 (ko) * 2006-06-30 2007-03-23 주식회사 나우이엘 전기 온풍기용 제어회로 기판
KR101966322B1 (ko) * 2011-12-05 2019-04-08 삼성전기주식회사 금속 적층판 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970008145B1 (ko) * 1991-12-18 1997-05-21 제너럴 일렉트릭 컴페니 세라믹-온 금속-회로 기판 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970008145B1 (ko) * 1991-12-18 1997-05-21 제너럴 일렉트릭 컴페니 세라믹-온 금속-회로 기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20010039925A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
JP4649027B2 (ja) セラミックス回路基板
KR100232660B1 (ko) 질화규소 회로기판
US6569514B2 (en) Ceramic circuit board and method of manufacturing the same
US8858865B2 (en) Silicon nitride substrate manufacturing method, silicon nitride substrate, silicon nitride circuit substrate, and semiconductor module
US11964919B2 (en) Method for manufacturing active metal-brazed nitride ceramic substrate with excellent joining strength
JP3629783B2 (ja) 回路基板
CN110730574A (zh) 双面电路非氧化物系陶瓷基板及其制造方法
JP2698780B2 (ja) 窒化けい素回路基板
JP3408298B2 (ja) 高熱伝導性窒化けい素メタライズ基板,その製造方法および窒化けい素モジュール
WO2010109960A1 (ja) 窒化アルミニウム基板、窒化アルミニウム回路基板、半導体装置および窒化アルミニウム基板の製造方法
KR100382416B1 (ko) 세라믹 회로기판
JP3193305B2 (ja) 複合回路基板
JP2939444B2 (ja) 多層窒化けい素回路基板
JP2772273B2 (ja) 窒化けい素回路基板
JP5248381B2 (ja) 窒化アルミニウム基板およびその製造方法並びに回路基板、半導体装置
JP3560357B2 (ja) 窒化アルミニウム焼結体の製造方法
JP4761617B2 (ja) 窒化アルミニウム焼結体およびその製造方法、並びにそれを用いた電子用部品
JPH11100276A (ja) 電子部品搭載用窒化ケイ素質基板及びその製造方法
JPH10251069A (ja) 窒化珪素回路基板及び半導体装置
JPH09121004A (ja) 複合セラミックス基板
JP4328414B2 (ja) 基板の製造方法
JPH118447A (ja) 配線基板
JPH0964235A (ja) 窒化けい素回路基板
JPH0859375A (ja) メタライズ基板
JPH10273745A (ja) 傾斜機能材料の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130320

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 15