JP2919552B2 - 半導体素子の電極配線形成方法 - Google Patents

半導体素子の電極配線形成方法

Info

Publication number
JP2919552B2
JP2919552B2 JP11713490A JP11713490A JP2919552B2 JP 2919552 B2 JP2919552 B2 JP 2919552B2 JP 11713490 A JP11713490 A JP 11713490A JP 11713490 A JP11713490 A JP 11713490A JP 2919552 B2 JP2919552 B2 JP 2919552B2
Authority
JP
Japan
Prior art keywords
layer
substrate
forming
gas
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11713490A
Other languages
English (en)
Other versions
JPH0414219A (ja
Inventor
昭次 間所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP11713490A priority Critical patent/JP2919552B2/ja
Publication of JPH0414219A publication Critical patent/JPH0414219A/ja
Application granted granted Critical
Publication of JP2919552B2 publication Critical patent/JP2919552B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、Si基板(シリコン基板)を用いたバイポー
ラ集積回路(IC、LSI等)やMOS集積回路(IC、LSI等)
のような半導体素子の電極配線形成方法に関するもので
ある。
(従来の技術) 従来、この種のLSI電極配線形成としては、例えば第
2図(a)〜(c)に示すようなものがあった。以下、
その各製造工程(1)〜(3)を説明する。
(1)第2図(a)の工程 先ず、Si基板1上にソース・ドレイン拡散層等の半導
体素子を形成した後、全面に層間絶縁膜2を堆積し、所
定の領域にコンタクト孔3を開ける。次に、Al配線(ア
ルミニウム配線)のバリアメタル層となるTi膜(チタン
膜)4を500Å堆積する。
(2)第2図(b)の工程 ランプアニール装置を用いてN2ガス(窒素ガス)雰囲
気で、800℃、10sec加熱する。その結果、コンタクト孔
3におけるTi膜4とSi基板1との界面には、TiSi2
(シリコンチタン層)5が形成され、さらにそのTiSi2
層5上及び層間絶縁膜2上には、TiN層(窒化チタン
層)4aが同時に形成される。次に、全面に、1%のSiを
含んだAl−Si層6を1μm堆積させる。
(3)第2図(c)の工程 フォトリソグラフィ技術と反応性イオンエッチングに
より、Al−Si層6とTiN層4aを選択的にエッチングし、A
l−Si/TiN構造の配線パタン、つまり配線層7に加工す
る。その後、パッシベーション膜8としてPSG膜(リン
ガラス膜)8aと水分浸入防止用のSiN膜(窒化シリコン
膜)8bを堆積する。
(発明が解決しようとする課題) しかしながら、上記の電極配線形成方法では、TiSi2
層5により、Si基板1内に形成した図示しない拡散層と
のオーミックをとり、配線層7におけるAl−Si層6の熱
反応に対するバリア効果をTiN層4aに受け持たせるのが
狙いとなっている。一方、N2ガス雰囲気でのTiの反応
は、Si基板1上において次の2つの競合反応が同時に起
こる。
Ti+2Si→TiSi2 ΔHf=−32.1Kcal/mol …(1) エンタルピΔHfからは(2)式の反応の方が進み易
い。しかし、(1)式の固相反応の場合、反応物質の濃
度が格段に大きいので、反応速度的には(2)式よりも
(1)式の方が反応速度が大きい。前記第2図(b)の
工程において、800℃、10secのランプ加熱の場合、TiN
層4aの厚さは約100Åに対し、TiSi2層5が約0.2μm形
成される。TiSi2層5が厚いと、そこに形成されるSi基
板1内の図示しない拡散層が浅い場合、その拡散層のSi
消費により、接合リークが発生する。これに対してTiN
層4aが薄いと、耐熱性が低いため、Al−Si層6のAlスパ
イクによる接合リークが発生する。従って、半導体素子
が超LSI化されると、それに対応してTiSi2層5はできる
だけ薄くし、TiN層4aはもっと厚くしないと、超LSIへの
適用が困難となる。
ところが、前記第2図(b)の工程において、ランプ
加熱温度を800℃より高くすると、前記(1)式と
(2)式との反応速度の差が大きくなり、ますますTiN
層4aが薄くなり、TiSi2層5がますます厚くなってしま
う。逆に、加熱温度を下げると、層間絶縁膜2上に未反
応Tiが残り、配線層7におけるAlの抵抗が以後の熱処理
で増大してしまう。そこで、前記(2)式の反応速度を
早くしてTiN層4aの膜厚を大きくするため、加熱雰囲気
としてN2ガスの代わりにNH3ガス(アンモニアガス)を
使うことが考えられるが、しかしNH3ガスを使っても
(1)式の反応速度の方が進み易いので、大きな効果は
得られない。
このように、Si基板1上では、オーミックメタル層で
あるTiSi2層5が厚いと、Si基板1の消費(Tiの膜厚も
約2.4倍)による接合リークが発生するばかりか、そのT
iSi2層5の厚さに反比例してバリアメタル層であるTiN
層4aが薄くなり、配線層7中のAlに対するバリア効果が
低下して接合リークが発生する。これを解決するため、
前記第2図(b)の工程において、低温窒化により完全
なTiN層4aを形成しない方法を用いることも考えられる
が、そのような方法を用いると、層間絶縁膜2上での配
線層7が、未反応Tiとの反応によりAlの抵抗値が増大し
てしまう。従って、いずれの方法を採用しても、技術的
に満足できるものが得られなかった。
本発明は前記従来技術が持っていた課題として、バリ
アメタル層であるTiN層を厚く、オーミックメタル層で
あるTiSi2層をできるだけ薄くすることが困難であり、
それによって耐熱性が低く、しかも浅い拡散層に対して
はコンタクト特性が劣化するという点について解決した
半導体素子の電極配線形成方法を提供するものである。
(課題を解決するための手段) 第1の発明は前記課題を解決するために,LSI等で構成
される半導体素子の電極配線形成方法において、素子が
形成されたSi基板上に層間絶縁膜を堆積し、所定の領域
にコンタクト孔を開けた後、全面に高融点金属膜を被着
する第1の工程と、前記Si基板を冷却し、前記高融点金
属膜上にNH3ガスの多層吸着層を形成した後、NH3ガス中
で該多層吸着層上から所定波長の紫外光を照射して窒化
高融点金属からなるバリアメタル層を、所定の膜厚に形
成する第2の工程と、前記Si基板を所定温度に加熱し、
N2ガスまたはNH3ガスで加熱して前記コンタクト孔にお
ける前記高融点金属膜と前記Si基板とを反応させ、前記
Si基板内にオーミックメタル層を形成する第3の工程
と、前記コンタクト孔上に配線層を選択的に形成し、そ
の上にパッシベーション膜を形成する第4の工程とを、
順に施すようにしたものである。
第2の発明では、第1の発明において、前記第2の工
程では、前記Si基板を0℃以下に冷却し、前記多層吸着
層上から波長210nm以下の紫外光を前記Si基板と垂直に
照射し、前記第3の工程では、前記Si基板を675〜900℃
に加熱するようにしている。
(作用) 第1の発明によれば、以上のように半導体素子の電極
配線形成方法を構成したので、第2の工程において、反
応ガスとしてNH3ガスを用い、かつSi基板を冷却するこ
とにより形成したNH3ガスの多層吸着層は、反応分子(N
H3〉の高融点金属膜(例えば、チタンTi、タングステン
W、ジルコニウムZr等)への供給量を、単層吸着層より
も多くする働きがある。
この多層吸着層上から紫外光を照射して窒化高融点金
属(例えば、TiN、WN、ZrN等)からなるバリアメタル層
を形成する時に、窒化反応に紫外光による励起反応を用
いているので、紫外光に対する吸収波長(例えば、210n
m)が気相中に比べて高波長側にシフトし、紫外光に対
するNH3の吸収量が増大する。
このような多層吸着層と紫外光照射との効果により、
低温(例えば、0℃以下)でも、次の(3)式の反応に
より、窒化高融点金属の成長レイトが、従来より大きく
なる。
2Ti+2NH3→2TiN十3H2 …(3) この(3)式の反応時には、シリサイド反応は低温の
ため起こらない。光励起反応により、高融点金属膜を、
所望の厚さの窒化高融点金属からなるバリアメタル層に
変換した後、第3の工程へ進む。
第3の工程では、残りの未反応高融点金属膜を、オー
ミックメタル層(例えば、TiSi2、WSi2、ZrSi2等)形成
の臨界温度(例えば、700℃程度)で加熱することによ
り、所望の厚さのオーミックメタル層が形成されると共
に、第2の工程で形成した光励起バリアメタル層がより
緻密化される。
このように、第2の工程において、高融点金属膜の窒
化反応だけが従来より大きな反応速度で起こり、所望の
厚さのバリアメタル層が形成される。その後、第3の工
程において、残りの未反応高融点金属膜とSi基板の固相
反応により、所望の厚さのオーミックメタル層が独立に
形成される。
第2の発明によれば、第2の工程において、Si基板を
0℃以下に冷却し、多層吸着層上から波長210nm以下の
紫外光を照射することは、0℃以下の低温でも、前記
(3)式の反応により、バリアメタル層の成長ルートが
従来より大きくなる。しかも、第3の工程において、Si
基板を675〜900℃に加熱することは、オーミックメタル
層の厚さの制御が簡単に行えると共に、第2の工程で構
成した光励起バリアメタル層のより緻密化が図れる。
従って、前記課題を解決できるのである。
(実施例) 第1図(a)〜(d)は、本発明の一実施例を示す半
導体素子の電極配線形成方法を説明するための製造工程
図であり、この図を参照しつつ各製造工程(1)〜
(4)を説明する。
(1)第1図(a)の工程 Si基板11上に、不純物を導入して拡散層を形成した
後、PSG膜等の層間絶縁膜12を気相成長法(CVD法)等で
堆積する。フォトリソグラフィ技術により、層間絶縁膜
12の所定の領域に、コンタクト孔13を開ける。そして、
バリアメタル層となる高融点金属膜、例えばTi膜14をマ
グネトロンスパッタ法等で500Å程度堆積する。
次に、Si基板11を液体窒素中等に漬け、そのSi基板11
を0℃以下、例えば−80℃程度に保持する。そして、NH
3ガスを反応室に導入し、そのNH3ガスにより、Ti膜14の
表面に、NH3ガスの多層吸着層15を形成する。その後、N
H3ガス中で、低圧水銀ランプ等を用いて波長210nm以下
の紫外光HをSi基板11と垂直に照射する。
(2)第1図(b)の工程 前記紫外光照射工程において、NH3ガスの紫外光吸収
波長は気相の場合、200〜210nmであるが、多層吸着層15
の場合、高波長側ヘシフトすることが知られている。一
方、紫外光照射用に例えば低圧水銀ランプを用いた場
合、その低圧水銀ランプの共鳴線の波長が、185nm、254
nmであるので、NH3ガスは紫外光を十分に吸収し、励起
する。この光励起反応により、−80℃の低温でも、前記
(3)式に従ってTi膜14の表面から窒化反応が進行し、
従来よりも大きな成長レイトで、バリアメタル層である
TiN層16が、例えば450Å程度の厚さに形成される。この
窒化反応時には、低温のためにシリサイド反応が起こら
ない。
(3)第1図(c)の工程 Si基板11の冷却をやめ、ハロゲンランプ等により、Ti
Si2形成の臨界温度675〜900℃、例えば800℃で10秒程
度、Si基板11を加熱し、N2ガスまたはNH3ガスで全体を
加熱する。すると、前記(1)式に従って、厚さ例えば
50Å程度の未反応Ti膜14とSi基板11とが固相反応し、コ
ンタクト孔13の下方のみに、オーミックメタル層である
厚さ100Å程度のTiSi2層17が形成される。この時、コン
タクト孔13上のTiN層16の厚みはほとんど増加しない
が、そのTiN層16はより緻密化される。層間絶縁膜12上
では、シリサイド化反応が起きないので、前記第1図
(b)の工程における厚さ50Åの未反応Ti膜14がTiN層1
6に変質する。
(4)第1図(d)の工程 例えば、Siを1%含んだAl−Si層18を1μm程度堆積
させる。そしてフォトリソグラフィ技術と反応性イオン
エッチング等により、Al−Si層18及びTiN層16を所定の
配線パターンに加工し、コンタクト孔13上に配線層19を
形成する。その後、パッシベーション膜20としてPSG膜2
0aとSiN膜20bをプラズマCVD法等で堆積すれば、電極配
線の形成工程が終了する。
本実施例では、次のような利点を有している。
第1図(a),(b)の工程において、0℃以下にSi
基板11を冷却してNH3ガスの多層吸着層15を形成する。
この多層吸着層15は、反応分子であるNH3ガスのTi膜14
への供給量が単層吸着層より多くなる。そのため、窒化
反応に紫外光による励起反応を用いると、その紫外光に
対する吸収波長が高波長側にシフトして該紫外光に対す
るNH3ガスの吸収量が増大するので、該多層吸着層15上
から紫外光Hを照射する。すると、Ti膜14の窒化反応だ
けが従来より大きな反応速度で起こり、所望の膜厚のTi
N層16が形成される。このように、厚くしたいTiN層16を
先に所望の厚さに形成するようにしたので、耐熱性の向
上が図れる。
次に、薄くしたいTiSi2層17は、その膜厚が残りの未
反応Ti層14の厚みで決まるので、当初のTi膜14の膜厚と
TiN層16の膜厚とを制御することにより、TiSi2層17の膜
厚も制御できる。そのため、TiSi2形成の臨界温度675〜
900℃、例えば800℃程度でランプ加熱し、残りの未反応
Ti膜14とSi基板11との前記(1)式に従った固相反応に
より、所望の厚さのTiSi2層17を独立に形成する。
このように、窒化反応とシリサイド化反応を独立に起
こさせるので、浅い拡散層を有する半導体素子や、多層
配線等の熱処理の多い半導体素子に、本実施例の電極配
線形成方法を適用すれば、良好なコンタクト特性を持つ
電極配線の形成が可能となる。
なお、本発明は、上記実施例に限定されず、種々の変
形が可能である。その変形例としては、例えば次のよう
なものがある。
(i)上記実施例では、高融点金属膜としてTi膜14を用
いたが、W、Zr等の他の高融点金属膜を用いても良い。
(ii)窒化高融点金属からなるバリアメタル層は、TiN
層16で形成したが、WN、ZrN等の他の窒化高融点金属で
形成しても良い。
(iii)第1図(a)の工程において、Si基板11を−80
℃に冷却したが、この冷却温度は0℃以下から液体窒素
温度の範囲内であれば、−80℃以外の冷却温度であって
も良い。
(iv)第1図(c)の工程において、Si基板11を800℃
程度に加熱したが、窒化高融点金属膜形成の臨界温度に
応じて、例えば675〜900℃の範囲、あるいはそれ以外の
温度で加熱しても良い。
(v)オーミックメタル層はTiSi2層17で形成したが、W
Si2、ZrSi2等の他の金属層で形成しても良い。
(発明の効果) 以上詳細に説明したように、第1及び第2の発明によ
れば、厚くしたりバリアメタル層を先に所望の厚さに形
成するようにしたので、耐熱性の向上を図ることができ
る。次に、薄くしたいオーミックメタル層は残りの未反
応高融点金属膜の厚みで決まるので、当初の高融点金属
膜の膜厚と、窒化高融点金属からなるバリアメタル層の
膜厚とを制御することにより、オーミックメタル層の膜
厚を所望の薄さに制御できる。このように、窒化反応と
シリサイド化反応とを独立に起こさせるので、耐熱性が
高く、浅い拡散層に対しても良好なコンタクト特性を持
つ電極配線を、的確に形成することができる。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の実施例を示す半導体素
子の電極配線形成方法を説明するための製造工程図、第
2図(a)〜(c)は従来の半導体素子の電極配線形成
方法を説明するための製造工程図である。 11……Si基板、12……層間絶縁膜、13……コンタクト
孔、14……Ti膜、15……多層吸着層、16……TiN層、17
……TiSi2層、18……Al−Si層、19……配線層、20……
パッシベーション膜、H……紫外光。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】素子が形成されたSi基板上に層間絶縁膜を
    堆積し、所定の領域にコンタクト孔を開けた後、全面に
    高融点金属膜を被着する第1の工程と、 前記Si基板を冷却し、前記高融点金属膜上にNH3ガスの
    多層吸着層を形成した後、NH3ガス中で該多層吸着層上
    から所定波長の紫外光を照射して窒化高融点金属からな
    るバリアメタル層を、所定の膜厚に形成する第2の工程
    と、 前記Si基板を所定温度に加熱し、N2ガスまたはNH3ガス
    で加熱して前記コンタクト孔における前記高融点金属膜
    と前記Si基板とを反応させ、前記Si基板内にオーミック
    メタル層を形成する第3の工程と、 前記コンタクト孔上に配線層を選択的に形成し、その上
    にパッシベーション膜を形成する第4の工程とを、 順に施すことを特徴とする半導体素子の電極配線形成方
    法。
  2. 【請求項2】請求項1記載の半導体素子の電極配線形成
    方法において、 前記第2の工程では、前記Si基板を0℃以下に冷却し、
    前記多層吸着層上から波長210nm以下の紫外光を前記Si
    基板と垂直に照射し、 前記第3の工程では、前記Si基板を675〜900℃に加熱す
    ることを特徴とする半導体素子の電極配線形成方法。
JP11713490A 1990-05-07 1990-05-07 半導体素子の電極配線形成方法 Expired - Fee Related JP2919552B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11713490A JP2919552B2 (ja) 1990-05-07 1990-05-07 半導体素子の電極配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11713490A JP2919552B2 (ja) 1990-05-07 1990-05-07 半導体素子の電極配線形成方法

Publications (2)

Publication Number Publication Date
JPH0414219A JPH0414219A (ja) 1992-01-20
JP2919552B2 true JP2919552B2 (ja) 1999-07-12

Family

ID=14704294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11713490A Expired - Fee Related JP2919552B2 (ja) 1990-05-07 1990-05-07 半導体素子の電極配線形成方法

Country Status (1)

Country Link
JP (1) JP2919552B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045037A (ja) * 2012-08-24 2014-03-13 Ulvac Japan Ltd 金属膜の成膜方法
JP6507860B2 (ja) * 2015-06-01 2019-05-08 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0414219A (ja) 1992-01-20

Similar Documents

Publication Publication Date Title
US4847111A (en) Plasma-nitridated self-aligned tungsten system for VLSI interconnections
JPH01144625A (ja) 集積回路の製造方法
JP2001257208A (ja) 半導体装置のゲート絶縁膜形成方法
JPH10284440A (ja) 半導体デバイス形成方法
JPH0697111A (ja) バリアメタルの形成方法
JP2578192B2 (ja) 半導体装置の製造方法
US4699801A (en) Semiconductor device
JPH11150084A (ja) 半導体装置および基板上への非晶質窒化硅素チタンの形成方法
US5597745A (en) Method for forming TiN film and TiN film/thin TiSi2 film, and method for fabricating semiconductor element utilizing the same
JP2956693B1 (ja) 金属窒化膜形成方法
JP3528151B2 (ja) 半導体素子のゲート酸化膜形成方法
JPH11507770A (ja) サリサイドの形成方法
KR100578104B1 (ko) 코발트-질소 박막을 이용한 코발트 다이실리사이드에피층의 형성방법
JP2919552B2 (ja) 半導体素子の電極配線形成方法
JP2002343966A (ja) 金属ゲート形成方法
JPH0556872B2 (ja)
JPH0922907A (ja) 埋め込み導電層の形成方法
JP4955848B2 (ja) 電子素子用基板製造方法
JP2926824B2 (ja) 窒化チタン膜の形成方法
JPH02163939A (ja) 集積回路の金属化法
JPH06204170A (ja) 半導体装置およびその製造方法
KR20000043910A (ko) 반도체 소자의 구리 배선 형성 방법
JP3176069B2 (ja) 一リン化チタン層の形成方法およびその使用
KR100706823B1 (ko) 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법
JP2803556B2 (ja) バリアメタル層の形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees