JP2916580B2 - エピタキシャル被覆半導体ウエハー及びその製造方法 - Google Patents
エピタキシャル被覆半導体ウエハー及びその製造方法Info
- Publication number
- JP2916580B2 JP2916580B2 JP8133575A JP13357596A JP2916580B2 JP 2916580 B2 JP2916580 B2 JP 2916580B2 JP 8133575 A JP8133575 A JP 8133575A JP 13357596 A JP13357596 A JP 13357596A JP 2916580 B2 JP2916580 B2 JP 2916580B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate wafer
- single crystal
- wafer
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
- C30B13/28—Controlling or regulating
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、前面と後面を有す
る単結晶シリコンの基板ウエハーと、前記基板ウエハー
の前面にエピタキシャル堆積させた半導体材料の少なく
とも一層とからなるエピタキシャル被覆半導体ウエハー
の製造方法に関する。また、本発明は、上記製造方法に
より得ることができる半導体ウエハーに関する。
る単結晶シリコンの基板ウエハーと、前記基板ウエハー
の前面にエピタキシャル堆積させた半導体材料の少なく
とも一層とからなるエピタキシャル被覆半導体ウエハー
の製造方法に関する。また、本発明は、上記製造方法に
より得ることができる半導体ウエハーに関する。
【０００２】
【従来の技術】エピタキシャル被覆半導体ウエハー及び
それらの製造方法は、例えば、ＤＥ−４１ １９ ５３
１ Ａ１に記載されている。この製造方法は、石英るつ
ぽに入れた溶融物からいわゆるチョクラルスキー（Ｃｚ
ｏｃｈｒａｌｓｋｉ）法により引き上げた単結晶インゴ
ットから切断した基板ウエハーにエピタキシャル層を堆
積させることを含んでなる。これらの単結晶及びそれか
ら得られる基板ウエハー（以下「ＣＺ単結晶」及び「Ｃ
Ｚ基板ウエハー」と称する）を、それぞれるつぼ材料か
らの酸素で汚染させる。酸素による汚染は、基板ウエハ
ーの熱処理による酸素析出物の発生を利用する。この酸
素析出物はいわゆる「内部ゲッター」としての役割を果
たし、特に、金属不純物同士を結合する。このように、
基板ウエハー上にエピタキシャル堆積させた層は、実質
的に金属不純物のない状態に保持できる。使用寿命が異
物金属原子により影響を受ける電子構造体及び部品が半
導体ウエハーのこの領域に設けられるので、このことは
特に重要である。
それらの製造方法は、例えば、ＤＥ−４１ １９ ５３
１ Ａ１に記載されている。この製造方法は、石英るつ
ぽに入れた溶融物からいわゆるチョクラルスキー（Ｃｚ
ｏｃｈｒａｌｓｋｉ）法により引き上げた単結晶インゴ
ットから切断した基板ウエハーにエピタキシャル層を堆
積させることを含んでなる。これらの単結晶及びそれか
ら得られる基板ウエハー（以下「ＣＺ単結晶」及び「Ｃ
Ｚ基板ウエハー」と称する）を、それぞれるつぼ材料か
らの酸素で汚染させる。酸素による汚染は、基板ウエハ
ーの熱処理による酸素析出物の発生を利用する。この酸
素析出物はいわゆる「内部ゲッター」としての役割を果
たし、特に、金属不純物同士を結合する。このように、
基板ウエハー上にエピタキシャル堆積させた層は、実質
的に金属不純物のない状態に保持できる。使用寿命が異
物金属原子により影響を受ける電子構造体及び部品が半
導体ウエハーのこの領域に設けられるので、このことは
特に重要である。
【０００３】しかしながら，低抵抗率の高ドープＣＺ単
結晶の製造は、極めて高価であり、特にリンでのドーピ
ングの場合に技術的問題も生じる。特に、プロセス上の
理由から、リンで均一に高ドープされたＣＺ単結晶を製
造することはできない。具体的には、単結晶中のドーパ
ント濃度は軸方向に減少し、抵抗率が軸方向に増加する
ことは、一般に回避できない。このため、単結晶から製
造されるＣＺ基板ウエハーの一部分は、高ドープ基板ウ
エハーとして使用できない。この生産ロスは、当然、高
ドープＣＺ基板ウエハーに基づくエピタキシャル被覆半
導体ウエハーの価格にも悪影響を及ぼす。
結晶の製造は、極めて高価であり、特にリンでのドーピ
ングの場合に技術的問題も生じる。特に、プロセス上の
理由から、リンで均一に高ドープされたＣＺ単結晶を製
造することはできない。具体的には、単結晶中のドーパ
ント濃度は軸方向に減少し、抵抗率が軸方向に増加する
ことは、一般に回避できない。このため、単結晶から製
造されるＣＺ基板ウエハーの一部分は、高ドープ基板ウ
エハーとして使用できない。この生産ロスは、当然、高
ドープＣＺ基板ウエハーに基づくエピタキシャル被覆半
導体ウエハーの価格にも悪影響を及ぼす。
【０００４】
【発明が解決しようとする課題】本発明の目的は、安価
で製造され、またこの包括的な種類の公知の半導体ウエ
ハーに対して技術的な利点も有する高ドープ基板ウエハ
ーを有するエピタキシャル被覆半導体を提供することで
ある。
で製造され、またこの包括的な種類の公知の半導体ウエ
ハーに対して技術的な利点も有する高ドープ基板ウエハ
ーを有するエピタキシャル被覆半導体を提供することで
ある。
【０００５】
【課題を解決するための手段】上記目的は、上記した包
括的な種類の半導体ウエハーの製造方法であって、 ａ）るつぼなしゾーン引上げにより、１．５×１０18原
子／ｃｍ3 を越える量のリンがドープされたシリコン単
結晶を製造する工程と； ｂ）前記単結晶から研磨前面を有する基板ウエハーを製
造する工程と； ｃ）前記基板ウエハーの前面に半導体材料からなる少な
くとも１層のエピタキシャル層を堆積させる工程とを含
んでなる製造方法により達成される。
括的な種類の半導体ウエハーの製造方法であって、 ａ）るつぼなしゾーン引上げにより、１．５×１０18原
子／ｃｍ3 を越える量のリンがドープされたシリコン単
結晶を製造する工程と； ｂ）前記単結晶から研磨前面を有する基板ウエハーを製
造する工程と； ｃ）前記基板ウエハーの前面に半導体材料からなる少な
くとも１層のエピタキシャル層を堆積させる工程とを含
んでなる製造方法により達成される。
【０００６】本発明によれば、基板ウエハーは、るつぼ
なし、ゾ─ン引上げ（フローティングゾーン法）により
製造された単結晶から得られる。このようなことから、
上記基板ウエハー及び単結晶を、それぞれ以下「ＦＺ基
板ウエハー」及び「ＦＺ単結晶」と称する。高ドープＦ
Ｚ単結晶中のドーパント濃度は、インゴット全長にわた
って実質的に一定のままであるので、それから得られる
ＦＺ基板ウエハーは、それらの抵抗率の面では実質的に
異ならない。さらに、ＦＺ法により、特にリンで高度に
ドーピングし、通常の製造条件下でのＣＺ単結晶の場合
に達成できないドーパント濃度を有する単結晶の製造も
可能となる。
なし、ゾ─ン引上げ（フローティングゾーン法）により
製造された単結晶から得られる。このようなことから、
上記基板ウエハー及び単結晶を、それぞれ以下「ＦＺ基
板ウエハー」及び「ＦＺ単結晶」と称する。高ドープＦ
Ｚ単結晶中のドーパント濃度は、インゴット全長にわた
って実質的に一定のままであるので、それから得られる
ＦＺ基板ウエハーは、それらの抵抗率の面では実質的に
異ならない。さらに、ＦＺ法により、特にリンで高度に
ドーピングし、通常の製造条件下でのＣＺ単結晶の場合
に達成できないドーパント濃度を有する単結晶の製造も
可能となる。
【０００７】半導体ウエハー上の単位面積当り集積でき
る電子部品の数は基板ウエハーの抵抗に臨界的に依存す
るので、この方法により製造されるエピタキシャル被覆
ＦＺ基板ウエハーは、いわゆるパワーＭＯＳ用途、例え
ば、パワースイッチ、高逆電圧ダイオード及びＳｃｈｏ
ｔｔｋｙダイオードの製造のための集積電子部品製造用
基材として特に適当である。基板ウエハー中のドーパン
ト濃度が高いほど、例えば、半導体ウエハー上のパワー
スイッチに必要とする面積が小さい。さらに、半導体ウ
エハーは、いわゆるＣＭＯＳ用途のための集積電子部品
の製造及びまたディスクリート電子部品の製造用基材と
しても適当である。
る電子部品の数は基板ウエハーの抵抗に臨界的に依存す
るので、この方法により製造されるエピタキシャル被覆
ＦＺ基板ウエハーは、いわゆるパワーＭＯＳ用途、例え
ば、パワースイッチ、高逆電圧ダイオード及びＳｃｈｏ
ｔｔｋｙダイオードの製造のための集積電子部品製造用
基材として特に適当である。基板ウエハー中のドーパン
ト濃度が高いほど、例えば、半導体ウエハー上のパワー
スイッチに必要とする面積が小さい。さらに、半導体ウ
エハーは、いわゆるＣＭＯＳ用途のための集積電子部品
の製造及びまたディスクリート電子部品の製造用基材と
しても適当である。
【０００８】
【発明の実施の形態】本発明による半導体ウエハーの製
造では、まず、自体公知であり、例えばＷ．Ｄｉｅｔｚ
ｅ（Ｗ．Ｄｉｅｔｚｅ等、Ｃｒｙｓｔａｌｓ，Ｇｒｏｗ
ｔｈ，Ｐｒｏｐｅｒｔｉｅｓ ａｎｄ Ａｐｐｌｉｃａ
ｔｉｏｎｓ，Ｖｏｌ．５，Ｓｐｒｉｎｇｅｒ−Ｖｅｒｌ
ａｇ １９８１年、第１頁〜第４２頁）のレビュー論文
に詳細に記載されているＦＺ法による高ドープシリコン
単結晶の引上げを行う。単結晶の引上げ中に、単結晶を
リンでドープする。熱シリコン溶融ゾーンと接触して分
解する、リンのガス状化合物を使用することが特に好ま
しい。ドーピング条件は、単結晶中のドーパント濃度が
１．５×１０18原子／ｃｍ3 を越えるように調整され
る。本発明の目的に関して、ドーパント濃度がこの限界
値を越える場合、単結晶及びそれから切断した基板ウエ
ハーは高ドープとして記述される。
造では、まず、自体公知であり、例えばＷ．Ｄｉｅｔｚ
ｅ（Ｗ．Ｄｉｅｔｚｅ等、Ｃｒｙｓｔａｌｓ，Ｇｒｏｗ
ｔｈ，Ｐｒｏｐｅｒｔｉｅｓ ａｎｄ Ａｐｐｌｉｃａ
ｔｉｏｎｓ，Ｖｏｌ．５，Ｓｐｒｉｎｇｅｒ−Ｖｅｒｌ
ａｇ １９８１年、第１頁〜第４２頁）のレビュー論文
に詳細に記載されているＦＺ法による高ドープシリコン
単結晶の引上げを行う。単結晶の引上げ中に、単結晶を
リンでドープする。熱シリコン溶融ゾーンと接触して分
解する、リンのガス状化合物を使用することが特に好ま
しい。ドーピング条件は、単結晶中のドーパント濃度が
１．５×１０18原子／ｃｍ3 を越えるように調整され
る。本発明の目的に関して、ドーパント濃度がこの限界
値を越える場合、単結晶及びそれから切断した基板ウエ
ハーは高ドープとして記述される。
【０００９】本発明のさらなる目的は、単結晶の引上げ
中にさらなる不純物として酸素を結晶格子に導入するこ
とである。この目的に適当な方法が、ＵＳ−５，０８
９，０８２に記載されている。単結晶中の酸素濃度は、
１×１０16〜８×１０17原子／ｃｍ3 、好ましくは４×
１０17〜５×１０17原子／ｃｍ3 である。内部ゲッター
としての役割を果たす酸素析出物は、酸素を基板ウエハ
ーにさらに組み込むことにより生じさせることができ
る。さらに、結晶格子に酸素を組み込むことにより、Ｆ
Ｚ基板ウエハーにおいてＳ．Ｍ．Ｈｕにより観察された
転移を生じる傾向が減少する（Ｓ．Ｍ．Ｈｕ、Ａｐｐ
ｌ．Ｐｈｙｓ．Ｌｅｔｔ．３１（１９７７）、５３）。
中にさらなる不純物として酸素を結晶格子に導入するこ
とである。この目的に適当な方法が、ＵＳ−５，０８
９，０８２に記載されている。単結晶中の酸素濃度は、
１×１０16〜８×１０17原子／ｃｍ3 、好ましくは４×
１０17〜５×１０17原子／ｃｍ3 である。内部ゲッター
としての役割を果たす酸素析出物は、酸素を基板ウエハ
ーにさらに組み込むことにより生じさせることができ
る。さらに、結晶格子に酸素を組み込むことにより、Ｆ
Ｚ基板ウエハーにおいてＳ．Ｍ．Ｈｕにより観察された
転移を生じる傾向が減少する（Ｓ．Ｍ．Ｈｕ、Ａｐｐ
ｌ．Ｐｈｙｓ．Ｌｅｔｔ．３１（１９７７）、５３）。
【００１０】完成したＦＺ単結晶は、公知の方法、例え
ば環状ソーを用いて複数の基板ウエハーに分割する。エ
ピタキシャル層を基板ウエハーの一方の面に堆積する前
に、化学的及び／又は機械的表面処理に附する。これら
の表面処理は、これらの工業分野で通常行われているラ
ッピング、研磨及びエッチング処理などであり、詳細に
は説明する必要がない。少なくとも一層の半導体材料を
エピタキシャル堆積させようとする基板ウエハーの前面
に、高光沢研磨を施す。さらに、基板ウエハーの後面に
は、任意に多結晶シリコン及び／又は二酸化珪素からな
る層を塗布してもよい。多結晶シリコンは、いわゆる外
部ゲッターとして特に金属不純物を単結晶からピックア
ップすることができる。半導体ウエハーの後面に外部ゲ
ッターとしての役割を果たす層を適用することも公知で
あり、したがってより詳細に説明しない。
ば環状ソーを用いて複数の基板ウエハーに分割する。エ
ピタキシャル層を基板ウエハーの一方の面に堆積する前
に、化学的及び／又は機械的表面処理に附する。これら
の表面処理は、これらの工業分野で通常行われているラ
ッピング、研磨及びエッチング処理などであり、詳細に
は説明する必要がない。少なくとも一層の半導体材料を
エピタキシャル堆積させようとする基板ウエハーの前面
に、高光沢研磨を施す。さらに、基板ウエハーの後面に
は、任意に多結晶シリコン及び／又は二酸化珪素からな
る層を塗布してもよい。多結晶シリコンは、いわゆる外
部ゲッターとして特に金属不純物を単結晶からピックア
ップすることができる。半導体ウエハーの後面に外部ゲ
ッターとしての役割を果たす層を適用することも公知で
あり、したがってより詳細に説明しない。
【００１１】半導体材料、好ましくはシリコンの少なく
とも一層を、基板ウエハーの研磨した前面にエピタキシ
ャル堆積させる。基板ウエハーへの半導体層の堆積は公
知であり、例えばＤＥ−４１ １９ ５３１ Ａ１に記
載されている。基板ウエハーは、エピタキシャル反応器
中で被覆される。この反応器には、種々のプロセスガス
が、規定されたシーケンスのプロセス工程で導入され
る。使用される反応器の型（単一ウエハー又はバッチ反
応器）、使用される堆積、ドーピング、キャリア及びフ
ラッシングガスの種類並びに堆積プロトコール、即ち、
処理時間、プロセス工程シーケンス並びに処理中の温度
及び圧力条件並びに堆積速度は、本発明に関しては必須
ではない。原則として、いずれかの所望の組成を有する
半導体材料の一層以上の層を、基板ウエハー上にエピタ
キシャル堆積できる。得られた半導体ウエハーの好まし
い使用の観点から、以下の層特性及び堆積パラメータが
有利である：
とも一層を、基板ウエハーの研磨した前面にエピタキシ
ャル堆積させる。基板ウエハーへの半導体層の堆積は公
知であり、例えばＤＥ−４１ １９ ５３１ Ａ１に記
載されている。基板ウエハーは、エピタキシャル反応器
中で被覆される。この反応器には、種々のプロセスガス
が、規定されたシーケンスのプロセス工程で導入され
る。使用される反応器の型（単一ウエハー又はバッチ反
応器）、使用される堆積、ドーピング、キャリア及びフ
ラッシングガスの種類並びに堆積プロトコール、即ち、
処理時間、プロセス工程シーケンス並びに処理中の温度
及び圧力条件並びに堆積速度は、本発明に関しては必須
ではない。原則として、いずれかの所望の組成を有する
半導体材料の一層以上の層を、基板ウエハー上にエピタ
キシャル堆積できる。得られた半導体ウエハーの好まし
い使用の観点から、以下の層特性及び堆積パラメータが
有利である：
【００１２】エピタキシャル堆積層の総層厚さ５〜２０
０μｍ；堆積層におけるドーパント濃度１．０×１０13
〜１．０×１０17原子／ｃｍ3 ；堆積用半導体源として
のトリクロロシラン、ジクロロシラン又はシラン；気相
中の半導体源の濃度０．５〜５．０容積％、好ましくは
４容積％；ドーパントガスとしての水素化リン、水素化
ヒ素又はジボラン；堆積前に基板ウエハーをコンディシ
ョニングするためのキャリアとしての水素及びエッチン
グガスとしての塩化水素。堆積温度は好ましくは８５０
〜１１７０℃であり、堆積圧力は好ましくは８０〜７６
０ｍｍＨｇ、特に好ましくは大気圧である。堆積速度
は、０．５〜５μｍ／分、好ましくは１．０〜１．５μ
ｍ／分が有利であることが判明した。特に好ましい半導
体ウエハーは、リンでドープしたＦＺ基板ウエハーを用
い、その前面にドープシリコンからなる層を少なくとも
一層エピタキシャル堆積し、後面に多結晶シリコン及び
／又は二酸化珪素からなる層を設けたものである。
０μｍ；堆積層におけるドーパント濃度１．０×１０13
〜１．０×１０17原子／ｃｍ3 ；堆積用半導体源として
のトリクロロシラン、ジクロロシラン又はシラン；気相
中の半導体源の濃度０．５〜５．０容積％、好ましくは
４容積％；ドーパントガスとしての水素化リン、水素化
ヒ素又はジボラン；堆積前に基板ウエハーをコンディシ
ョニングするためのキャリアとしての水素及びエッチン
グガスとしての塩化水素。堆積温度は好ましくは８５０
〜１１７０℃であり、堆積圧力は好ましくは８０〜７６
０ｍｍＨｇ、特に好ましくは大気圧である。堆積速度
は、０．５〜５μｍ／分、好ましくは１．０〜１．５μ
ｍ／分が有利であることが判明した。特に好ましい半導
体ウエハーは、リンでドープしたＦＺ基板ウエハーを用
い、その前面にドープシリコンからなる層を少なくとも
一層エピタキシャル堆積し、後面に多結晶シリコン及び
／又は二酸化珪素からなる層を設けたものである。
【００１３】以下に、本発明の好ましい実施形態を列挙
する。 （１）前面と後面を有する単結晶シリコンの基板ウエハ
ーと、前記基板ウエハーの前面にエピタキシャル堆積さ
せた半導体材料の少なくとも一層とからなるエピタキシ
ャル被覆半導体ウエハーの製造方法であって、 ａ）るつぼなしゾーン引上げにより、１．５×１０18原
子／ｃｍ3 を越える量のリンがドープされたシリコン単
結晶を製造する工程と； ｂ）前記単結晶から研磨前面を有する基板ウエハーを製
造する工程と； ｃ）前記基板ウエハーの前面に半導体材料からなる少な
くとも１層のエピタキシャル層を堆積させる工程とを含
んでなることを特徴とするエピタキシャル被覆半導体ウ
エハーの製造方法。 （２）前記単結晶をその製造中に酸素で汚染させ、基板
ウエハーの酸素濃度を１×１０16〜８×１０17原子／ｃ
ｍ3 とする前記（１）に記載の製造方法。 （３）前記基板ウエハーの後面が外部ゲッターとしての
役割を果たす層で被覆されている前記（１）または
（２）に記載の製造方法。 （４）少なくとも１層のシリコン層を前記基板ウエハー
上にエピタキシャル堆積し、前記シリコン層を周期律表
の第ＩＩＩＡ族又は第ＶＡ族から選択される元素でドー
プする前記（１）〜（３）のいずれかに記載の製造方
法。 （５）前記（１）〜（４）のいずれかに記載の製造方法
により得られることを特徴とする半導体ウエハー。 （６）前記（５）に記載の半導体ウエハーを基板とする
ことを特徴とする電子パワースイッチ、高逆電圧ダイオ
ード及びショットキーダイオード。
する。 （１）前面と後面を有する単結晶シリコンの基板ウエハ
ーと、前記基板ウエハーの前面にエピタキシャル堆積さ
せた半導体材料の少なくとも一層とからなるエピタキシ
ャル被覆半導体ウエハーの製造方法であって、 ａ）るつぼなしゾーン引上げにより、１．５×１０18原
子／ｃｍ3 を越える量のリンがドープされたシリコン単
結晶を製造する工程と； ｂ）前記単結晶から研磨前面を有する基板ウエハーを製
造する工程と； ｃ）前記基板ウエハーの前面に半導体材料からなる少な
くとも１層のエピタキシャル層を堆積させる工程とを含
んでなることを特徴とするエピタキシャル被覆半導体ウ
エハーの製造方法。 （２）前記単結晶をその製造中に酸素で汚染させ、基板
ウエハーの酸素濃度を１×１０16〜８×１０17原子／ｃ
ｍ3 とする前記（１）に記載の製造方法。 （３）前記基板ウエハーの後面が外部ゲッターとしての
役割を果たす層で被覆されている前記（１）または
（２）に記載の製造方法。 （４）少なくとも１層のシリコン層を前記基板ウエハー
上にエピタキシャル堆積し、前記シリコン層を周期律表
の第ＩＩＩＡ族又は第ＶＡ族から選択される元素でドー
プする前記（１）〜（３）のいずれかに記載の製造方
法。 （５）前記（１）〜（４）のいずれかに記載の製造方法
により得られることを特徴とする半導体ウエハー。 （６）前記（５）に記載の半導体ウエハーを基板とする
ことを特徴とする電子パワースイッチ、高逆電圧ダイオ
ード及びショットキーダイオード。
【００１４】
【発明の効果】以上の説明から明らかなように、本発明
によれば、安価で製造され、また公知の半導体ウエハー
に対して技術的な利点も有する高ドープ基板ウエハーを
有するエピタキシャル被覆半導体が提供されるので、工
業的に寄与するところが大きい。
によれば、安価で製造され、また公知の半導体ウエハー
に対して技術的な利点も有する高ドープ基板ウエハーを
有するエピタキシャル被覆半導体が提供されるので、工
業的に寄与するところが大きい。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/322 Ｈ０１Ｌ 21/322 Ｐ Ｑ Ｙ // Ｈ０１Ｌ 21/329 29/48 Ｍ 29/872 29/91 Ｂ (72)発明者 アーヴィン−ペーター・マイヤー ドイツ連邦共和国 ブルクハォゼン、ブ ルクナーシュトラーセ 41ｄ (56)参考文献 特開 平３−193698（ＪＰ，Ａ) 特開 平２−90531（ＪＰ，Ａ) 特開 昭54−94273（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) C30B 1/00 - 35/00 H01L 21/20 H01L 21/205 H01L 21/208
Claims (3)
- 【請求項１】 前面と後面を有する単結晶シリコンの基
板ウエハーと、前記基板ウエハーの前面にエピタキシャ
ル堆積させた半導体材料の少なくとも一層とからなるエ
ピタキシャル被覆半導体ウエハーの製造方法であって、 ａ）るつぼなしゾーン引上げにより、１．５×１０ 18 原
子／ｃｍ 3 を越える量のリンがドープされたシリコン単
結晶を製造する工程と； ｂ）前記単結晶から研磨前面を有する基板ウエハーを製
造する工程と； ｃ）前記基板ウエハーの前面に半導体材料からなる少な
くとも１層のエピタキシャル層を堆積させる工程とを含
んでなることを特徴とするエピタキシャル被覆半導体ウ
エハーの製造方法。 - 【請求項２】 請求項１に記載の製造方法により得られ
ることを特徴とする半導体ウエハー。 - 【請求項３】 請求項２に記載の半導体ウエハーを基板
とすることを特徴とする電子パワースイッチ、高逆電圧
ダイオード及びショットキーダイオード。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19520175A DE19520175A1 (de) | 1995-06-01 | 1995-06-01 | Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe |
| DE195-20-175-2 | 1995-06-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0925198A JPH0925198A (ja) | 1997-01-28 |
| JP2916580B2 true JP2916580B2 (ja) | 1999-07-05 |
Family
ID=7763460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8133575A Expired - Lifetime JP2916580B2 (ja) | 1995-06-01 | 1996-05-28 | エピタキシャル被覆半導体ウエハー及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5897705A (ja) |
| EP (1) | EP0745704B1 (ja) |
| JP (1) | JP2916580B2 (ja) |
| KR (1) | KR970003428A (ja) |
| DE (2) | DE19520175A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242153A (ja) * | 1997-02-26 | 1998-09-11 | Hitachi Ltd | 半導体ウエハ、半導体ウエハの製造方法、半導体装置および半導体装置の製造方法 |
| US6423615B1 (en) | 1999-09-22 | 2002-07-23 | Intel Corporation | Silicon wafers for CMOS and other integrated circuits |
| KR20070006852A (ko) * | 2004-04-23 | 2007-01-11 | 에이에스엠 아메리카, 인코포레이티드 | 인-시츄 도핑된 에피택셜 막 |
| JP2009521801A (ja) * | 2005-12-22 | 2009-06-04 | エーエスエム アメリカ インコーポレイテッド | ドープされた半導体物質のエピタキシャル堆積 |
| JP2011134830A (ja) * | 2009-12-24 | 2011-07-07 | Covalent Materials Corp | エピタキシャルウェーハ |
| JP2011155130A (ja) * | 2010-01-27 | 2011-08-11 | Covalent Materials Tokuyama Corp | エピタキシャルウェーハ及びその製造方法 |
| DE102010012968B4 (de) * | 2010-03-25 | 2013-05-08 | Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh | Herstellungsverfahren für einen lichtempfindlichen Dünnschichtaufbau für die katalytische Wasserstoffentwicklung und Verwendung davon |
| KR102640867B1 (ko) | 2016-06-08 | 2024-02-27 | 삼성전자주식회사 | 식기세척기 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1399130A (fr) * | 1963-06-19 | 1965-05-14 | Ass Elect Ind | Perfectionnements aux matériaux de dopage des semiconducteurs et à la fabrication de dispositifs semiconducteurs |
| DE3048114A1 (de) * | 1980-12-19 | 1982-07-29 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum tiegelfreien zonenschmelzen |
| JPS61198638A (ja) * | 1986-02-22 | 1986-09-03 | Sony Corp | 半導体装置 |
| US5189508A (en) * | 1988-03-30 | 1993-02-23 | Nippon Steel Corporation | Silicon wafer excelling in gettering ability and method for production thereof |
| DE3910185C2 (de) * | 1988-03-30 | 1998-09-24 | Nippon Steel Corp | Siliziumplättchen mit hervorragendem Gettervermögen und Verfahren zu dessen Herstellung |
| JPH0699217B2 (ja) * | 1989-07-31 | 1994-12-07 | 信越半導体株式会社 | 単結晶成長装置 |
| DE3938937A1 (de) * | 1989-11-24 | 1991-05-29 | Wacker Chemitronic | Verfahren und vorrichtung zur herstellung von siliciumstaeben mit hohem sauerstoffgehalt durch tiegelfreies zonenziehen, dadurch erhaeltliche siliciumstaebe und daraus hergestellte siliciumscheiben |
| EP0450494B1 (en) * | 1990-03-30 | 1996-06-19 | Sumitomo Sitix Corporation | Manufacturing method for single-crystal silicon |
| DE69213059T2 (de) * | 1991-03-22 | 1997-04-10 | Shinetsu Handotai Kk | Verfahren zum Züchten eines einkristallinen Siliziumstabes |
| DE4119531A1 (de) * | 1991-06-13 | 1992-12-17 | Wacker Chemitronic | Epitaxierte halbleiterscheiben mit sauerstoffarmer zone einstellbarer ausdehnung und verfahren zu ihrer herstellung |
| JPH06104268A (ja) * | 1992-09-21 | 1994-04-15 | Mitsubishi Electric Corp | ゲッタリング効果を持たせた半導体基板およびその製造方法 |
| JP3274246B2 (ja) * | 1993-08-23 | 2002-04-15 | コマツ電子金属株式会社 | エピタキシャルウェーハの製造方法 |
-
1995
- 1995-06-01 DE DE19520175A patent/DE19520175A1/de not_active Ceased
-
1996
- 1996-04-02 US US08/630,883 patent/US5897705A/en not_active Expired - Fee Related
- 1996-05-28 JP JP8133575A patent/JP2916580B2/ja not_active Expired - Lifetime
- 1996-05-29 KR KR1019960018490A patent/KR970003428A/ko not_active Application Discontinuation
- 1996-05-30 DE DE59602849T patent/DE59602849D1/de not_active Expired - Fee Related
- 1996-05-30 EP EP96108627A patent/EP0745704B1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5897705A (en) | 1999-04-27 |
| EP0745704A2 (de) | 1996-12-04 |
| JPH0925198A (ja) | 1997-01-28 |
| DE19520175A1 (de) | 1996-12-12 |
| EP0745704A3 (de) | 1996-12-18 |
| EP0745704B1 (de) | 1999-08-25 |
| DE59602849D1 (de) | 1999-09-30 |
| KR970003428A (ko) | 1997-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0834190B2 (ja) | 低温シリコン・エピタキシアル成長方法 | |
| JP2002220299A (ja) | 単結晶ＳｉＣ及びその製造方法、ＳｉＣ半導体装置並びにＳｉＣ複合材料 | |
| JP2003124219A (ja) | シリコンウエーハおよびエピタキシャルシリコンウエーハ | |
| JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
| JP2916580B2 (ja) | エピタキシャル被覆半導体ウエハー及びその製造方法 | |
| JPH11314997A (ja) | 半導体シリコン単結晶ウェーハの製造方法 | |
| JP2742247B2 (ja) | シリコン単結晶基板の製造方法および品質管理方法 | |
| JPH0658891B2 (ja) | 薄膜単結晶ダイヤモンド基板 | |
| JP3116487B2 (ja) | 半導体エピタキシャル基板の製造方法 | |
| US20070140828A1 (en) | Silicon wafer and method for production of silicon wafer | |
| JP2001210650A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JP3322740B2 (ja) | 半導体基板およびその製造方法 | |
| JPH09266214A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JP3424069B2 (ja) | エピタキシャルシリコン基板の製造方法 | |
| JP7322408B2 (ja) | 炭化珪素多結晶基板、炭化珪素多結晶膜の製造方法および炭化珪素多結晶基板の製造方法 | |
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| JP2774855B2 (ja) | ゲッタリング効果増強シリコン基板及びその製造方法 | |
| JP3922674B2 (ja) | シリコンウエハの製造方法 | |
| JPH04188717A (ja) | ダイヤモンド基板およびその製造方法 | |
| JPH04298023A (ja) | 単結晶シリコン薄膜の製造方法 | |
| EP0265988A1 (en) | Epitaxial layers with controlled quantities of nitrogen, grown on silicon substrates and method for producing the same | |
| JPS6152119B2 (ja) | ||
| JP2575495B2 (ja) | ほう素拡散剤およびその製造方法 | |
| JPH05102048A (ja) | ダイヤモンド基板及びその製造方法 | |
| KR0185985B1 (ko) | 실리콘 웨이퍼의 에피택셜층 형성방법 |