JPH0834190B2 - 低温シリコン・エピタキシアル成長方法 - Google Patents

低温シリコン・エピタキシアル成長方法

Info

Publication number
JPH0834190B2
JPH0834190B2 JP4290009A JP29000992A JPH0834190B2 JP H0834190 B2 JPH0834190 B2 JP H0834190B2 JP 4290009 A JP4290009 A JP 4290009A JP 29000992 A JP29000992 A JP 29000992A JP H0834190 B2 JPH0834190 B2 JP H0834190B2
Authority
JP
Japan
Prior art keywords
silicon
silane
deposition
receiving surface
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4290009A
Other languages
English (en)
Other versions
JPH05347249A (ja
Inventor
ポール・デーヴィッド・アネロ
トゥン・シャン・クァン
トマス・オリヴァー・セジウィック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05347249A publication Critical patent/JPH05347249A/ja
Publication of JPH0834190B2 publication Critical patent/JPH0834190B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はシリコン・デバイスの製
造に関し、より具体的には低温での付着によるシリコン
・エピタキシアル層の成長に関する。
【０００２】
【従来の技術】低温シリコン・エピタキシアル成長法
は、ＣＭＯＳデバイス用の高まったソース・ドレインな
ど、高性能半導体用として重要な構造をもつ新規な小型
シリコン・デバイスの製造が可能であり、最近Ｇ．Ｌ．
パットン（Patton）、Ｓ．Ｓ．アイヤー（Iyer）、Ｓ．
Ｌ．デラージュ（Delage）、Ｓ．ティワリ（Tiwari）、
Ｊ．Ｍ．Ｃ．ストーク（Stork）がIEEE EDL,9,195(199
0)に発表した、シリコン中のヘテロ接合バイポーラ・ト
ランジスタ（ＨＢＴ）など、ある種の超高速デバイス作
成の鍵となるものである。潜在的なエピタキシアル製造
法の重要な要件は、欠陥を回避し抑制するための適切な
手段と、ｎ型及びｐ型ドーパントやＧｅなどの必要な添
加物を用いてシリコン層を作成できる能力などの幅広い
実用性である。シリコン用の既知の２つの低温エピタキ
シアル法が、Ｂ．Ｓ．マイヤーソン（Meyerson）、App
l.Phys.Lett.,48,797(1986)、及びＴ．Ｏ．セッジウィ
ック（Sedgwick）、Ｍ．バーキンブリット（Berkinbli
t）、Ｔ．Ｓ．クアン（Kuan）、Appl,phys.Lett.,54,26
89(1989)に開示されている。前者はシランを反応剤とし
て超高真空化学蒸着（ＵＨＶ／ＣＶＤ）を使用し、後者
はジクロロシラン（ＤＣＳ）を反応剤として超清浄常圧
化学蒸着（ＡＰＣＶＤ）を使用している（ここで、「超
清浄」とは、反応チャンバ及びガス処理システムから水
蒸気、酸素その他の酸化剤を入念かつ系統的に除去して
あることを意味する）。この種の他のシステムは、米国
特許第４５９２７９２号及び第４７８６６１５号明細書
に一般的に開示されている。これらのシステムはそれぞ
れ特有の製造上の利点をもつが、一定の制限もある。
【０００３】この両方の低温エピタキシアル法に共通す
る要件は、半導体基板の表面、典型的にはシリコン・ウ
ェハの表面に外来物質や酸化物がないようにするため
の、エピタキシアル成長を開始する前の予備洗浄ステッ
プである。実際には外来物質を除去し、あるいは少なく
とも外来物質がその後の製造工程とそれによって製造さ
れるデバイスにとって余り害がないようにする目的で、
１つまたはそれ以上の予備洗浄手段が使用される。受け
入れられている最良の標準的予備洗浄は、９５０〜１１
９０℃で数分間Ｈ2プリベークすることであった。パタ
ーン付けされたウェハには低目の温度が使用され、パタ
ーン付けされていないウェハには高目の温度が使用され
る。最高温度では、ＳｉＯ2がＳｉと反応して揮発性酸
化物Ｓｉ０を形成するか、低目の温度ではＨ2がＳｉＯ2
のＳｉ表面への結合を選択的に攻撃して、それをアンダ
ーカットし、多分除去する（Ｓ．Ｔ．リウ（Liu）、
Ｌ．チャウ（Chau）、Ｊ．Ｏ．ボランド（Boland）、化
学蒸着学会報告集ＣＶＤ−Ｘ、Ｇ．Ｗ．カレン（Culle
n）編、８７−８、The Electrochemical Society、米国
ニュージャージー州ペニントン、1987、p.428〜434参照
）。また温度を８００℃まで下げたＨ2中での低温予備
洗浄は、酸化物を除去するにはなお有用であるが、速度
が遅くてそれほど有効でなく、一部の酸化物が残った
り、ウェハが偶然に残った酸素、水蒸気あるいはガス相
中の他の酸化物による再酸化を受けたりする可能性があ
る。現在使用されているＵＨＶ／ＣＶＤ装置の性質、す
なわち大型の低温炉と専ら低圧の操作のために、Ｈ2プ
リベーキングは約５００〜６００℃の付着温度でのみ可
能であり、したがって全く効果がない。一方、ＡＰＣＶ
Ｄ法は、温度が５００〜１２００℃と柔軟性があり、１
気圧でＨ2を流れるので、Ｈ2予備洗浄を容易に組み込め
る。
【０００４】予備洗浄ステップを実施する際、ＵＨＶ／
ＣＶＤ法を使用するときは水洗を行わずに液体ＨＦ浸漬
を使用する。これは、そのエッチング液が疎水性であっ
て表面で弾けるので、ブランケット・シリコン・ウェハ
にはうまく働く。しかし、パターン付けしたウェハで
は、酸化物表面が親水性なので、エッチング液滴が除去
し難く、酸化物パターンの隅や縁部に隠れてしまう傾向
があり、ブローオフによってエッチング液適を除去した
とき、散乱し、最終的には蒸発して、シリコン表面上に
望ましくないエッチング副産物や粒子を残す。とはい
え、上述のようにＵＨＶ／ＣＶＤによってエピタキシア
ル成長させるシリコンには、シラン・ガスからの付着を
使用する。この付着は、被膜の内部に欠陥を発生させず
に、一部の表面酸化物及び外来物質を覆う傾向がある。
しかし、この被覆能力は表面の外来物質による被膜中の
欠陥を大幅に減らすことができるが、完全に除去するこ
とはない。高いデバイス収率をを得るには、基本的に欠
陥のない被膜が明らかに必要である。しかし、界面に封
入された外来物質があることは望ましくはないものの、
それが収率を低下させ得るかどうかはまだ明らかではな
い。
【０００５】ＵＨＶ／ＣＶＤ法が低欠陥被膜を生成する
のとは対照的に、ＤＣＳを使用するＡＰＣＶＤ法は、付
着の直前に、たとえば９５０℃で約５分間Ｈ2中での高
温プリベーキングを行わない限り、エピタキシアル層中
にランダムな欠陥が高密度で発生する可能性がある。透
過電子顕微鏡（ＴＥＭ）データによれば、界面の外来物
質及び酸化物は、微小双晶形成、浅い表面ピラミッドを
生じ、シラン系におけるよりも相対的に高い欠陥密度を
もたらす。これは、ＤＣＳを使用するＡＰＣＶＤの欠点
である。
【０００６】総合的なエピタキシアル付着システムは、
高濃度の制御可能なｎ型及びｐ型層をドーピングし、か
つＳｉＧｅ合金を生成することができる。シランを使用
するＵＨＶ／ＣＶＤ法もＤＣＳを使用するＡＰＣＶＤ法
も、こうしたｐ型層を成長させ、かつＳｉＧｅ合金を生
成することができる。しかし、ＤＣＳを使用するＡＰＣ
ＶＤ法では非常に高濃度のｎ型ドーピングが得られる
（Ｔ．Ｏ．セッジウィック、Ｐ．Ｄ．アニェロ（Agnell
o）、Ｄ．グエン・ゴク（Nguyen Ngoc）、Ｔ．Ｓ．クア
ン、Ｇ．シッラ（Scilla）、Appl.Phys.Lett.,58(17)19
86(1991))が、シランをベースとする系では高濃度の制
御可能なｎ形ドーピングはいかなる温度や圧力でも可能
ではない。
【０００７】この２つの低温エピタキシアル・システム
のもう１つの非常に重要な相違点は、ＤＣＳを使用する
（ＨＣｌは添加）ＡＰＣＶＤ法が、シリコンを選択的に
成長させることである。これは一方的な利点である。シ
ランを使用するＵＨＶ／ＣＶＤ法は選択性が強くない。
ＵＨＶ／ＣＶＤシラン系では、最初はシリコンが選択的
に付着する、すなわち、裸のシリコン上にのみ付着し、
酸化物で覆われた領域には付着はないが、被膜が僅か１
０ｎｍ程度の厚さまで成長した後は、酸化物パターンの
上にもシリコン領域上にも均一に付着が起こる、すなわ
ちブランケット付着が起こる。シランの代りにジシラン
を使用すると、選択性の働く厚さが幾分増加する（Ｈ．
ヒラヤマ、Ｔ．タツミ、Ｎ．アイザキ、Appl.Phys.Let
t.,52(26)2242(1988)参照)。したがって、非常に薄い被
膜の場合以外は、ＵＨＶ／ＣＶＤ法はブランケット付着
である。ブランケット付着と選択的付着の両方が行える
能力は重要であり、強力な方法なら選択的な層またはブ
ランケット層のどちらでも成長させることができるはず
である。
【０００８】ＡＰＣＶＤシステムでは、Ｈ2が低温での
シランの分解を阻止するため、シランが１気圧の純粋Ｈ
2雰囲気中で約７５０℃の低温で反応してシリコンを付
着させないという、もう１つの問題が本発見によって提
示された。このような付着は不活性雰囲気中で起こる
が、シリコン被膜が超清浄システム中で成長できるとし
ても、通常は高純度のガス中に酸素及び水蒸気の不純物
が残留しているためにエピタキシアル界面に残留酸素が
あると思われる。この残留酸素がシリコン表面と反応す
る可能性がある。この点に関して、ＡＰＣＶＤ法では、
Ｈ2が６５０〜８５０℃の温度範囲でシリコン表面の酸
化を阻止することが分かっている（Ｔ．Ｏ．セッジウィ
ック、Ｐ．Ｄ．アニェロ、第１１回国際化学蒸着会議報
告集、ＣＶＤ−ＸＩ、Ｋ．Ｅ．スピア（Spear）、Ｇ．
Ｗ．カレン共編、９０−１２、The Electrochemical So
ciety、米国ニュージャージー州ペニントン、1990、Par
t IV,No.33,p.247〜253参照）という事実が本来的に付
随することが指摘されている。すなわち、水素はシリコ
ン表面での酸化物の形成を阻止するという望ましい作用
を有するが、それでも水素が多すぎるとシランの分解を
妨げる可能性があるという望ましくない作用もあり、矛
盾する加工要件をもたらす。
【０００９】
【本発明が解決しようとする課題】本発明の一目的は、
欠陥のない被膜を生成するＡＰＣＶＤ法と関連して、エ
ピタキシアル・シリコンの選択的な層またはブランケッ
ト層のどちらでも成長させることのできる、強力な方法
及びシステムを提供することである。
【００１０】本発明の他の目的は、総合的で広い範囲に
有用な低温エピタキシアル法を実施するための様々なプ
ロセス条件の新規な実施態様を提供することである。
【００１１】本発明の他の目的は、高温水素プリベーキ
ングの諸利点とシランからのシリコンのブランケット付
着の利点を最適に組み合わせることである。
【００１２】
【課題を解決するための手段】本発明によれば、ＡＰＣ
ＶＤ法を使用する低温での付着によってシリコンの選択
的エピタキシアル層を成長させる際に、シランを使用す
る場合とジクロロシラン（ＤＣＳ）を使用する場合とで
得られる被膜内部の欠陥密度に差があることが発見され
た。思いがけないことに、シランから付着させたシリコ
ンは、界面酸化物をほぼ完全に覆うことができ、僅かな
欠陥しか生成しないと思われるが、やはり思いがけない
ことに、ＤＣＳから付着させたシリコンは、成長する際
にその表面にかなり高い欠陥密度をもたらすと思われ
る。
【００１３】この発見に基づいて、本発明は、不完全に
清浄したシリコン表面上の選択的エピタキシアル・シリ
コン層中またはブランケット・シリコン層中の（たとえ
ば変位、双晶、積層欠陥による）欠陥密度を低下させる
ために、次のようなＡＰＣＶＤシステム及び方法を提供
する。すなわち、１）第１の薄い、たとえば１０ｎｍの
シリコンの層を表面上にシランまたはジシランから成長
させ、それに続いて２）たとえば５５０〜８５０℃の同
じ低い温度で、ＤＣＳから被膜の残り部分を成長させ
る。その後にＤＣＳを用いて第１層の上に第２層を成長
させても、特に同じ付着システム中でただちに行う場合
は、追加の欠陥は導入されない。
【００１４】選択的エピタキシ（ＳＤ）を実際する際、
最初のステップではシランまたはジシランを使用して、
付着が選択的なままとなるようにシリコンの最初の数ｎ
ｍだけを成長させる。この付着に続いて、第２のステッ
プでＤＣＳから成長させる。これは通常選択的であり、
この付着工程全体が選択的であることの利点を保持す
る。この２段技法を被膜のブランケット付着（ＢＤ）と
併用することもでき、その場合は、第１ステップのシラ
ンまたはジシランからの成長を、たとえば５０ｎｍなど
より大きな厚さまで、あるいは酸化物領域がある場合は
それを含めてウェハ表面がシリコンで完全に覆われるま
で実施することができる。その後は前と同じくＤＣＳを
用いて成長を行うことができるが、第１ステップで酸化
物がすべてシリコンで覆われているので、ブランケット
成長させることができる。いずれにせよ、選択的（Ｓ
Ｄ）モードでもブランケット（ＢＤ）モードでも、第２
ステップはＤＣＳ中で実施し、そのため、シランをベー
スとするシステムでは得られない高濃度の制御されたｎ
型ドーピングが可能である。
【００１５】また、ＡＰＣＶＤシステムでは、低温では
Ｈ2がシランの分解を阻止するので、１気圧の純粋なＨ2
雰囲気中で７５０℃でシランが反応してシリコンを付着
することがないことも発見された。しかし、不活性雰囲
気中、たとえば、アルゴン、窒素、ヘリウム中、及び低
温でのＨ2と不活性気体の混合物中では、シリコンの付
着が起こる。ヘリウムはこの環境中で好ましい不活性気
体である。さらに、上記の方法には、Ｈ2が６５０〜８
５０℃の温度範囲でシリコン表面の酸化を阻止すること
が分かっているという事実が本質的に付随することも指
摘されている。したがって、低温でのシランの反応を促
進するためのヘリウム雰囲気の必要性と、偶然の残留不
純物からの表面酸化を防止するための水素雰囲気の必要
性との間で最適の折合い点を見つけるために、主として
ヘリウムから構成されるが必ず若干の水素をも含む雰囲
気中で付着を実施する。この折合いが有効なのは、一部
には、酸化には誘導時間があるが、シランの反応には誘
導時間はないからである。
【００１６】本発明のもう１つの特徴は、低温でシラン
からシリコンを付着させる際に、主キャリア・ガスとし
て水素の代わりにヘリウムを使用するのではなく、通常
の水素キャリア中でシランの代りにジボランを添加した
ジクロロシラン（ＤＣＳ）を使用することである。この
修正によって、低温でのシリコン付着のための大気圧工
程で、ＤＣＳを使用して、従来ならシリコンを選択的に
付着するところを、絶縁体及びシリコン領域の上に、特
にパターン付けしたウェハ上のそうした領域の上にシリ
コン被膜をブランケット（非選択的に）付着させること
が可能となる。ジボランを添付するとシリコン付着速度
が高まるので、５５０℃という低い温度でかなりの非選
択的付着速度が生じることができる。
【００１７】
【実施例】本発明はＨＢＴなどシリコン・デバイスの製
造に関し、具体的には、半導体、通常はシリコンの表面
上に低温での付着によって薄いシリコンのエピタキシア
ル層を成長させるための改良された方法及びシステムに
関する。１つの実施例では、この方法は基本的に２つの
一般的ステップを含んでいる。第一のステップでは、シ
ランまたはジシランを使って、付着が選択的なままとな
るようにシリコンの最初の数ｎｍだけを成長させ、第２
のステップでは、その後にＤＣＳから成長させる。後者
の成長は通常は選択的であり、その結果、付着工程全体
が選択性があるという利点を保持する。しかし、この２
段技法は選択的エピタキシ（ＳＤ）と一緒に使用しても
利益があるが、ブランケット付着（ＢＤ）にも使用でき
る。その場合は、第１ステップでシランまたはジシラン
からの成長をたとえば５０ｎｍなどより大きな厚さま
で、あるいは酸化物領域がある場合はそれを含めてウェ
ハ表面がシリコンで完全に覆われるまで実施し、次いで
酸化物がすべて第１ステップでシリコンで覆われたの
で、ＤＣＳを使ってその後の成長をブランケット成長と
して実施する。
【００１８】具体的には、この実施例による好ましい成
長の方法は、ある一般的条件の下で実施することがで
き、下記のステップからなる。 １）まず最初に、すべての付着を水蒸気、酸素その他の
酸化剤を厳密に除去した超清浄付着システム中で実施す
る。初期の加熱ステップと中間の諸ステップ中、Ｈ2雰
囲気及び使用可能な最高圧力（１気圧まで）を使用す
る。温度時間は、残留する酸化性不純物による偶然の表
面酸化を避けるため、最小限に抑える。 ２）デバイスの用途上可能ならば、ウェハをＨ2中で加
熱しプリベークすることが望ましい。典型的なプリベー
クは、約８００〜１０００℃の温度で約１〜１０分間で
あり、約９００〜９５０℃で約５分間が好ましい。 ３）サンプルを水素中で約５５０〜８５０℃の範囲の付
着温度にまで冷却し、シランの流れを開始する。最初は
Ｈ2雰囲気中で付着は起こらない。シランの流れの開始
とともにヘリウムの流れを開始し、水素流を低レベルに
下げる。ガス全体中のヘリウムの割合は２０〜９５％の
範囲であり、通常は少なくとも５０％、好ましくは約８
０〜９５％である。温度が低いほど、反応を促進するた
めにヘリウム濃度を高くしなければならない。シラン濃
度はガス全体中の約１００〜５，０００ｐｐｍあるいは
それ以上の範囲とすることができるが、この濃度は満足
できる結果を得るために重要ではないことが判明してい
る。 ４）シランの反応から所望の厚さのシリコンが得られた
とき、第１の一般的ステップは完了し、シラン及びヘリ
ウムを遮断する。次にキャリヤ・ガスをＨ2に切り換え
て、ドーパントを加えあるいはドーパントなしでＤＣＳ
の流れを開始し、所望の厚さに成長させる。
【００１９】この好ましい方法は、下記の工程条件及び
パラメータを使って実施した実際の実験で実施された。
【００２０】例１ 実験的に、不完全に清浄化したある界面酸素密度（通常
の最大不純物）のシリコン表面上にシランから１×１０
15／ｃｍ2の成長後にシリコン被膜を成長させた。この
被膜は、Ｓｅｃｃｏエッチングで測定して欠陥密度が
３．３×１０2／ｃｍ2であることが分かった。この被膜
は、１，０００ｐｐｍのシランと５％の水素と９５％の
ヘリウムを使って７５０℃で厚さ２４０ｎｍに成長させ
た。
【００２１】酸素を意図的に３．２×１０14／ｃｍ2含
ませたシリコン表面上にＤＣＳから行った同程度の付着
物は、上記とは対照的に、２．２×１０7／ｃｍ2の巨大
なピラミッド形（双晶）欠陥密度を有していた。この被
膜は、Ｈ2中で７５０℃で１０００ｐｐｍのＤＣＳから
成長させたものである。酸素の導入は、エピタキシアル
成長の前にシリコン表面を水素中で１２分間２５ｐｐｂ
の酸素にさらすことによって実施した。シランから成長
させたサンプル中の酸素濃度は、ＤＣＳから成長させた
サンプル中の濃度の３倍であったが、欠陥濃度はシラン
・サンプルより約５桁低かった。したがって、上記の２
段付着法は、シリコン基板表面上の残留酸化物及び外来
物質による欠陥を大幅に減少させる。
【００２２】また、第２ステップでＤＣＳを反応剤とし
て使用するこの２段法は、通常ならシランをベースとす
るシステムを使用しては得られない、第２ステップでの
ｎ型ドーピングが可能である。したがって、このような
ドーピングが、シラン付着を使用するＡＰＣＶＤシステ
ム中で、ＤＣＳからのシリコン付着中または付着後に所
望に応じて実施できる。
【００２３】一方、ＤＣＳを使用するこの方法の第２ス
テップは、ＵＨＶ／ＣＶＤシステム中では実施できな
い。というのは、塩素化合物は、ポンプ・システムにと
って腐食性が強すぎると考えられており、また副産物の
含塩素ポリマーからのガス放出が、減圧によって必要な
低い圧力を達成する妨げとなるからである。しかし、こ
の方法の２つのステップは、ポンプの腐食が問題にはな
らず、副産物からのガス放出が必要な低い圧力の達成を
妨げず、系が低温での高品質エピタキシアル成長を妨げ
るほどの酸素、水蒸気その他の酸化剤を含んでいない、
どんな低圧システム中でも実施できるはずである。
【００２４】本発明の実施に関係する要因及びパラメー
タについて完全に理解するには、シラン付着が、最初は
選択的であるが、十分な被膜の厚さに達すると、裸のシ
リコン及び酸化物の上にブランケット付着をもたらし、
ある種のデバイス製造方式においてはかなりの改善をも
たらすため、シランをＣＶＤエピタキシアル／多結晶シ
ステム中で反応剤として使用することは著しい利益があ
ることを理解されたい。同時に、先に指摘したように、
８００〜１０００℃での水素プリベークは、エピタキシ
アル成長の前にシリコン表面を清浄化するための、十分
に確立された現在最も効果的な方法である。こうした高
温プリベークは現在ＵＨＶ／ＣＶＤツール中では可能で
ないが、ＡＳＭ反応器などの市販のＡＰＣＶＤ装置で容
易に実現できる。
【００２５】研究によれば、現在超清浄システムで実現
できる最も高純度の水素ガス、すなわち約５〜８ｐｐｂ
の酸素（かつ多分ほぼ同量の水蒸気）を含むガスにシリ
コン表面をさらしても、７５０℃以下で数分後に表面が
若干酸化されることがわかっている。しかしまた、水素
雰囲気が酸化の開始前に（数分程度の）誘導時間を生み
出すことも確定されている。同時に、現在単結晶シリコ
ン上での成長の誘導時間を示唆する情報はないので、シ
ランは基板表面に達すると直ちに反応すると考えられて
いる。
【００２６】重要なことであるが、ＡＰＣＶＤシステム
中では、水素が低温でのシランの分解を阻止するので、
シランが１気圧の純粋な水素雰囲気中で５５０〜８５０
℃、典型的には７５０℃の低温で反応してシリコンを付
着することはないことが発見された。しかし、アルゴ
ン、窒素、ヘリウムなどの不活性雰囲気中や水素と不活
性気体の混合物中では低温で付着が起こる。ヘリウム
が、この環境で好ましい不活性気体である。というの
は、ヘリウム・ガスの流れは層流となる傾向がありウェ
ハ表面上にのみ付着をもたらすが、アルゴンは対流セル
の形成、均一な気相核形成、及び望ましくない粒子の形
成をもたらす可能性があるからである。この気体雰囲気
の不活性気体含有量は、２０〜９５％の範囲のいずれか
またはそれ以上でよいが、典型的には少なくとも約５０
％、通常は操作温度に応じて約８０〜９５％の範囲であ
る。
【００２７】水素が５５０〜８５０℃の温度範囲でシリ
コン表面の酸化を阻止することも、このＡＰＣＶＤ法に
とって本質的な重要なことである。シリコン被膜を超清
浄システム中で成長させるとしても、高純度のガス中
に、水素が存在しない場合にシリコンと反応できる酸素
や水蒸気などの不純物が残留しているために、通常はエ
ピタキシアル界面に残留酸素が存在するものと思われ
る。したがって、水素がシリコン表面上での酸化物の形
成を阻止するという好ましい作用を有することが知られ
ているが、上記のように水素が多すぎるとシランの分解
を妨げる可能性があることも明らかであり、矛盾する加
工要件がもたらされる。これらの事実に基づいて、本発
明は、低温でのシラン反応を促進するためのヘリウム雰
囲気の必要性と、偶然の残留不純物による表面の酸化を
阻止するための水素雰囲気の必要性の間で最適の折合い
点を見つけて、高温水素プリベークの利点とシランから
のシリコンのブランケット付着の利点を最適に組み合わ
せることを企図している。
【００２８】したがって、上記の工程を実施する際に、
ａ）シラン反応の前、すなわち１）ウェハを最初にプリ
ベーク温度まで加熱する間、２）水素プリベークの際
中、３）シラン反応温度にまで冷却する間、４）基板上
へのシランの流れを開始する間、５）さらに低レベルで
あってもシラン反応の際中に、常に反応剤ガス中に水素
が存在することが本発明の１つの特徴である。さらに、
ｂ）低温では酸化物の除去は有効には行われないが、初
期誘導時間の後は酸化が起こり得るので、最後の３ステ
ップの時間を妥当な範囲で最小に（２、３秒以内に）し
なければならない。したがって、本発明は、水素を含む
雰囲気へのウェハの露出を最大にすることを企図してい
る。ただ、残念ながら水素雰囲気は必然的に、残留する
酸素及び水蒸気という不純物を含んでいる。しかし、酸
化作用は誘導時間を有し、シラン付着はそうでないの
で、低温の時間を短くすると、背景不純物による再酸化
が避けられるはずである。
【００２９】別法として、工程中でシリコン供給源とし
てシランの代わりにジシランを使用することもできる。
これは、反応温度がより低いという利点を有する。した
がって、塩素その他のハロゲンを含まないシランがこの
状況に適していよう。
【００３０】本発明のこの特徴を実施するための１つの
具体的方法は、下記の一連のステップを含む。 １）典型的にはシリコンの半導体受容表面を有するウェ
ハを反応器に装入した直後に、雰囲気を水素に切り換え
る。 ２）シリコン基板を水素中で８００〜１０００℃の範囲
の適当な温度、好ましくは約９００〜９５０℃で約１〜
１０分間、好ましくは約５分間プリベークする。シリコ
ン基板をパターン付けして、裸のシリコン領域と酸化物
領域または窒素物領域の両方を露出させることができる
ことに留意されたい。温度が高いと表面酸素がそれだけ
速く除去されるが、酸化物パターンもエッチングされる
可能性があり、あるいは高温が、特定の部分的に製造済
みのデバイス構造中では望ましくないドーパントの拡張
その他の反応を引き起こす可能性がある。 ３）基板を水素中でシランの付着温度、５５０〜８５０
℃、典型的には７５０℃にまで冷却する。 ４）シランの流れを開始した後、短時間の間、水素雰囲
気中で付着が起こらない。 ５）ヘリウムの流れを低レベルに下げ、シリコン付着中
そのレベルに保つ。
【００３１】水素レベルを調節する際、シランからのシ
リコン成長の分解産物として若干の水素が常に存在する
ことを理解されたい。また、ソース・ガスのシリンダ中
で希釈剤として、すなわち９０％水素中に１０％のシラ
ンの割合で使用されるような若干の水素が存在しても、
本発明の方法の有用性は実質的に変わらないことが分か
っている。シリコン表面上で定常状態の濃度プロフィル
を達成するのに十分な時間シランが流れるようにしなが
ら、ステップ（３）〜（６）の持続時間を最小限に抑え
なければならない。前述のように、気体雰囲気の不活性
気体含有量は２０〜９５％の範囲のいずれかまたはそれ
以上でよいが、典型的には少なくとも約５０％、通常は
操作温度に応じて約８０〜９５％の範囲である。また、
シランの代わりにジシランを使用することもできる。
【００３２】本発明のもう１つの特徴は、低温でシラン
からシリコンを付着する際に、主キャリア・ガスとして
ヘリウムを使用する代わりに、ジクロロシラン（ＤＣ
Ｓ）にジボランを添加し、このガスを通常の水素キャリ
ア中でシリコン供給ガスとして使用することである。こ
の修正によって、またシリコン付着が低温で非選択的に
なる。約１〜１０×１０19cm-3以上のホウ素ドーピング
が望ましく、あるいは少なくとも反対する理由がない。
したがって、従来通りシリコンを選択的に付着する低温
での大気圧シリコン付着法を修正して、絶縁領域及びシ
リコン領域、特にパターン付けしたウェハ上のそうした
領域の上にシリコン被膜をブランケット（非選択的）付
着させることができる。ジボランを添加するとシリコン
付着速度が高まるので、５５０℃という温度で著しい非
選択的付着速度が生じる。
【００３３】したがって、高性能のバイポーラ回路やＣ
ＭＯＳ回路を含むがそれだけには限らず、シリコン中に
ＶＬＳＩ回路及びＵＬＳＩ回路を作成するための諸方法
で、デバイスを製造する際にシリコンのブランケット被
膜を利用できることがわかるであろう。本発明を用いな
ければ、低温超清浄ＡＰＣＶＤで絶縁体領域とシリコン
領域の両方の上にブランケット・シリコン被膜を付着さ
せることはできない。一般に、ＡＰＣＶＤ法は成長速度
が高く低温であるため、構造内でドーパント不純物を再
分配させる恐れのある著しい高温熱サイクルを用いず
に、エピタキシアル・シリコンの付着が可能となる。Ｕ
ＨＶ／ＣＶＤなど他の低温法とは対照的に、ＡＰＣＶＤ
法は大気圧で実施され、したがって工程装置がより簡単
で、より信頼性が高く、安価になる。
【００３４】本発明の範囲内で、ゲルマニウムをシリコ
ン表面または付着物あるいはその両方に添加しても、基
本工程の結果に著しい変更はないものと考えられる。
【発明の効果】本発明によれば、欠陥のないエピタキシ
アル・シリコン層を成長させることができる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トゥン・シャン・クァン アメリカ合衆国10514、ニューヨーク州チ ャパクワ、シェイディー・レーン 25番地 (72)発明者 トマス・オリヴァー・セジウィック アメリカ合衆国10520、ニューヨーク州ク ロトン・オン・ハドソン、イースト・マウ ント・エアリー・ロード 32番地 (56)参考文献 特公 昭54−30872（ＪＰ，Ｂ２)

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】大気圧で受容表面上に低温での付着によっ
    て、シリコンのエピタキシアル被膜を成長させる際の欠
    陥密度を最小にする方法であって、 （ａ）まず、水素及び少なくともガス全体の約２０％以
    上を占める不活性気体とを含む雰囲気中で、５５０〜８
    ５０℃の範囲の低温で、シランから上記受容表面上にシ
    リコンの層を成長させるステップと、 （ｂ）続いて、ほぼ同じ温度範囲の低温で、ジクロロシ
    ランからシリコン被膜の残り部分を成長させるステップ
    とを含む方法。
  2. 【請求項２】上記の低温が７５０℃であることを特徴と
    する、請求項１に記載の方法。
  3. 【請求項３】シランからの上記シリコン層を、その付着
    が完全に選択的であり、その後のジクロロシランからの
    上記の成長も引き続き選択的となる厚さまで成長させる
    ことを特徴とする、請求項１に記載の方法。
  4. 【請求項４】シランからの上記シリコン層を、その後の
    ジクロロシランからの上記の成長がブランケット付着の
    形をとるのに十分な厚さまで成長させることを特徴とす
    る、請求項１に記載の方法。
  5. 【請求項５】さらに、上記ステップ（ａ）の後に、上記
    被膜のｎ型ドーピングを行うステップを含む、請求項１
    に記載の方法。
  6. 【請求項６】大気圧で受容表面上に低温での付着によっ
    て、シリコンのエピタキシアル被膜を成長させる際の欠
    陥密度を最小にするために、 （ｃ）まず、５５０〜８５０℃の範囲の低温で、シラン
    から上記受容表面上にシリコンの層を成長させるステッ
    プと、 （ｄ）続いて、ほぼ同じ温度範囲の低温で、ジクロロシ
    ランからシリコン被膜の残り部分を成長させるステップ
    とを含む方法であって、 上記ステップ（ｃ）において、シランから成長するシリ
    コン層の厚さを制御することによって、ステップ（ｄ）
    におけるシリコンの付着が選択的付着であるかブランケ
    ット付着であるかを制御することを特徴とする方法。
  7. 【請求項７】シランからの上記シリコン層を、その付着
    が完全に選択的であり、その後のジクロロシランからの
    上記の成長も引き続き選択的となる厚さまで成長させる
    ことを特徴とする、請求項６に記載の方法。
  8. 【請求項８】シランからの上記シリコン層を、その後の
    ジクロロシランからの上記の成長がブランケット付着の
    形をとるのに十分な厚さまで成長させることを特徴とす
    る、請求項６に記載の方法。
  9. 【請求項９】上記の低温が７５０℃であることを特徴と
    する、請求項６に記載の方法。
  10. 【請求項１０】上記ステップ（ｃ）を、水素と不活性気
    体の雰囲気中で実施することを特徴とする、請求項６に
    記載の方法。
  11. 【請求項１１】上記ステップ（ｃ）の後に、さらに上記
    被膜のｎ型ドーピングを行うステップを含む、請求項６
    に記載の方法。
  12. 【請求項１２】大気圧で受容表面上に低温での付着によ
    って、シリコンのエピタキシアル被膜を成長させる際の
    欠陥密度を最小にする方法であって、 付着を行う受容表面用に対して水素雰囲気を作り出すた
    めに、水素の流れを生成するステップと、 受容表面を、水素雰囲気中で８００〜１０００℃の範囲
    の温度で１〜１０分間プリベークするステップと、 受容表面を、５５０〜８５０℃の範囲のシラン付着温度
    にまで冷却するステップと、 上記のプリベーク済み受容表面に対して不活性雰囲気を
    作り出すために、不活性気体の流れを供給するステップ
    と、 上記シランからシリコン付着物を生成するために、上記
    雰囲気中でシランの流れを供給するステップと、 シリコン付着の間、上記雰囲気中の水素の量を低レベル
    に減らすために、水素の流れを減少させるステップとを
    含む方法。
  13. 【請求項１３】大気圧で受容表面上に低温での付着によ
    って、シリコンのエピタキシアル被膜を成長させる方法
    であって、 水素、ジクロロシラン及びジボランからなる雰囲気を、
    上記受容表面に供給するステップと、 ５５０〜８５０℃の範囲の温度で、上記ジクロロシラン
    から上記受容表面上にシリコンの層を成長させるステッ
    プと、 を含む方法。
  14. 【請求項１４】大気圧で受容表面上に低温での付着によ
    って、ｐ型ドーピングを伴うシリコンのエピタキシアル
    被膜を成長させる方法であって、 水素、ジクロロシラン及びジボランからなる雰囲気を、
    上記受容表面に供給するステップと、 ５５０〜８５０℃の範囲の温度で、上記ジクロロシラン
    から上記受容表面上にシリコンの層を成長させるステッ
    プと、 上記雰囲気中にｐ型ドーパントを導入して、上記層をド
    ーピングするステップとを含む方法。
JP4290009A 1991-10-31 1992-10-28 低温シリコン・エピタキシアル成長方法 Expired - Lifetime JPH0834190B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/785,731 US5227330A (en) 1991-10-31 1991-10-31 Comprehensive process for low temperature SI epit axial growth
US785731 1991-10-31

Publications (2)

Publication Number Publication Date
JPH05347249A JPH05347249A (ja) 1993-12-27
JPH0834190B2 true JPH0834190B2 (ja) 1996-03-29

Family

ID=25136464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4290009A Expired - Lifetime JPH0834190B2 (ja) 1991-10-31 1992-10-28 低温シリコン・エピタキシアル成長方法

Country Status (2)

Country Link
US (2) US5227330A (ja)
JP (1) JPH0834190B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2790009B2 (ja) * 1992-12-11 1998-08-27 信越半導体株式会社 シリコンエピタキシャル層の成長方法および成長装置
US5358895A (en) * 1993-05-27 1994-10-25 Motorola, Inc. Low temperature silicon epitaxy with germanium doping
US5498578A (en) * 1994-05-02 1996-03-12 Motorola, Inc. Method for selectively forming semiconductor regions
US5427630A (en) * 1994-05-09 1995-06-27 International Business Machines Corporation Mask material for low temperature selective growth of silicon or silicon alloys
US5637518A (en) * 1995-10-16 1997-06-10 Micron Technology, Inc. Method of making a field effect transistor having an elevated source and an elevated drain
US5893949A (en) * 1995-12-26 1999-04-13 Xerox Corporation Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates
US5872017A (en) * 1997-01-24 1999-02-16 Seh America, Inc. In-situ epitaxial passivation for resistivity measurement
FR2774509B1 (fr) * 1998-01-30 2001-11-16 Sgs Thomson Microelectronics Procede de depot d'une region de silicium monocristallin
US6080644A (en) * 1998-02-06 2000-06-27 Burr-Brown Corporation Complementary bipolar/CMOS epitaxial structure and process
US6274464B2 (en) 1998-02-06 2001-08-14 Texas Instruments Incorporated Epitaxial cleaning process using HCL and N-type dopant gas to reduce defect density and auto doping effects
US6013134A (en) * 1998-02-18 2000-01-11 International Business Machines Corporation Advance integrated chemical vapor deposition (AICVD) for semiconductor devices
US6190453B1 (en) 1999-07-14 2001-02-20 Seh America, Inc. Growth of epitaxial semiconductor material with improved crystallographic properties
US6703290B2 (en) 1999-07-14 2004-03-09 Seh America, Inc. Growth of epitaxial semiconductor material with improved crystallographic properties
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
US6670211B2 (en) * 2000-06-08 2003-12-30 The Furukawa Electric Co., Ltd. Semiconductor laser device
KR20020083767A (ko) * 2001-04-30 2002-11-04 주식회사 하이닉스반도체 선택적 에피택셜 성장 공정에서의 기판 세정 방법
US6774000B2 (en) 2002-11-20 2004-08-10 International Business Machines Corporation Method of manufacture of MOSFET device with in-situ doped, raised source and drain structures
KR20050119662A (ko) * 2003-03-28 2005-12-21 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Ｎ-도핑된 규소 층의 에피택시얼 증착 방법
US6911367B2 (en) * 2003-04-18 2005-06-28 Micron Technology, Inc. Methods of forming semiconductive materials having flattened surfaces; methods of forming isolation regions; and methods of forming elevated source/drain regions
JP3961503B2 (ja) * 2004-04-05 2007-08-22 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
US7682940B2 (en) * 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
DE112007001813T5 (de) * 2006-07-31 2009-07-09 Applied Materials, Inc., Santa Clara Verfahren zum Steuern der Morphologie während der Bildung einer epitaktischen Schicht
CN103981568A (zh) * 2006-07-31 2014-08-13 应用材料公司 形成含碳外延硅层的方法
DE102006047537A1 (de) * 2006-10-07 2008-04-10 Sanofi-Aventis Deutschland Gmbh Optisches Bestimmen der Stopfenposition in Glasampullen
EP1926130A1 (en) * 2006-11-27 2008-05-28 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method of improving the surface of a semiconductor substrate
US9064960B2 (en) * 2007-01-31 2015-06-23 Applied Materials, Inc. Selective epitaxy process control
US9218962B2 (en) 2011-05-19 2015-12-22 Globalfoundries Inc. Low temperature epitaxy of a semiconductor alloy including silicon and germanium employing a high order silane precursor
DE102017212799A1 (de) * 2017-07-26 2019-01-31 Siltronic Ag Epitaktisch beschichtete Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3821020A (en) * 1970-12-28 1974-06-28 Matsushita Electric Ind Co Ltd Method of deposition of silicon by using pyrolysis of silane
JPS5183473A (en) * 1975-01-20 1976-07-22 Hitachi Ltd Fujunbutsuno doopinguhoho
US4156970A (en) * 1977-08-12 1979-06-05 Hope Henry F Apparatus for area measurement of elongated strips
US4769338A (en) * 1984-05-14 1988-09-06 Energy Conversion Devices, Inc. Thin film field effect transistor and method of making same
JPH02208293A (ja) * 1989-02-08 1990-08-17 Kanazawa Univ 多結晶シリコン膜の製造方法
JP2874196B2 (ja) * 1989-06-20 1999-03-24 ソニー株式会社 半導体装置の製造方法
JP2802449B2 (ja) * 1990-02-16 1998-09-24 三菱電機株式会社 半導体装置の製造方法
US5212112A (en) * 1991-05-23 1993-05-18 At&T Bell Laboratories Selective epitaxy of silicon in silicon dioxide apertures with suppression of unwanted formation of facets

Also Published As

Publication number Publication date
US5378651A (en) 1995-01-03
JPH05347249A (ja) 1993-12-27
US5227330A (en) 1993-07-13

Similar Documents

Publication Publication Date Title
JPH0834190B2 (ja) 低温シリコン・エピタキシアル成長方法
JP5329094B2 (ja) 基板表面とチャンバ表面のためのエッチング剤処理プロセス
US5089441A (en) Low-temperature in-situ dry cleaning process for semiconductor wafers
JP2679473B2 (ja) 多結晶シリコンの選択的デポジション方法
JP4486753B2 (ja) 単結晶シリコン基板上に単結晶ゲルマニウム層を得る方法およびそれにより得られた生成物
US4579609A (en) Growth of epitaxial films by chemical vapor deposition utilizing a surface cleaning step immediately before deposition
US20070286956A1 (en) Cluster tool for epitaxial film formation
US20090087967A1 (en) Precursors and processes for low temperature selective epitaxial growth
US20050048745A1 (en) Deposition over mixed substrates
TWI382456B (zh) 鬆弛矽化鍺層的磊晶成長
US10504723B2 (en) Method and apparatus for selective epitaxy
CN1825543A (zh) 半导体衬底的原位净化方法和半导体器件制造方法
JP2009540565A (ja) 半導体膜の選択的なエピタキシャル形成
JP2007535147A (ja) インサイチュドープトエピタキシャルフィルム
US7029995B2 (en) Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy
JP2000223419A (ja) 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置
Hsieh et al. Silicon homoepitaxy by rapid thermal processing chemical vapor deposition (RTPCVD)—A review
US6541355B2 (en) Method of selective epitaxial growth for semiconductor devices
US5286334A (en) Nonselective germanium deposition by UHV/CVD
JP2916580B2 (ja) エピタキシャル被覆半導体ウエハー及びその製造方法
JPH1041321A (ja) バイポーラトランジスタの製造方法
JP2701793B2 (ja) 半導体装置の製造方法
US5374481A (en) Polyemitter structure with improved interface control
JPH09306844A (ja) 半導体装置の製造方法および半導体装置
JP2001168038A (ja) 単結晶シリコン層およびそのエピタキシャル成長方法ならびに半導体装置