JP2898423B2 - 電子素子およびその製造方法 - Google Patents

電子素子およびその製造方法

Info

Publication number
JP2898423B2
JP2898423B2 JP3035199A JP3519991A JP2898423B2 JP 2898423 B2 JP2898423 B2 JP 2898423B2 JP 3035199 A JP3035199 A JP 3035199A JP 3519991 A JP3519991 A JP 3519991A JP 2898423 B2 JP2898423 B2 JP 2898423B2
Authority
JP
Japan
Prior art keywords
sputtering
substrate
antimony
tungsten
indium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3035199A
Other languages
English (en)
Other versions
JPH04357827A (ja
Inventor
ダッタ ランジャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH04357827A publication Critical patent/JPH04357827A/ja
Application granted granted Critical
Publication of JP2898423B2 publication Critical patent/JP2898423B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/02Contacts, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体材料に低抵抗の
接触を作る方法に関し、特に、III−V族材料にオーム
接触を作る方法に関する。
【0002】
【従来の技術】近年の半導体技術における顕著な展開の
1つは、化合物半導体の需要と重要性が増したことであ
る。特に、ガリウム砒素やインジウム燐のような周期律
表の第III族および第V族の元素で構成されるIII−V族
化合物がそうである。これらは、III−V族半導体のバ
ンド・ギャップ特性により、レーザ、発光ダイオード
(LED)、および光検出器などのホトニック素子とし
て役立つ。また、これらの材料は、電子移動度が高いた
め、高速集積回路などの高速の電子素子の製造にも有望
である。ホトニック素子は、基板の表面上に一連のエピ
タキシャル層(エピタキシャル層は、実質的に基板の結
晶構造の拡張部を構成する結晶構造を有するように基板
上に堆積させた材料の層である)を形成することによっ
て作られることがしばしばある。例えば、インジウム燐
の基板上にエピタキシャル成長させたインジウム・ガリ
ウム・砒素・燐化合物に基づくレーザ構造は、シリカ・
ベースの光ファイバの吸収損失が最小となる周波数範囲
の光を発する。また、高速の集積回路素子を作るため
に、In0.53Ga0.47As/InPのようなインジウム
燐基板上に成長させ変調ドープした他の構造が使われて
きた。
【0003】III−V族半導体素子として役に立つに
は、その素子に電流を流したり取り除いたりするため
に、低抵抗の金属接触、即ちオーム金属接触がIII−V
族材料に対して必要となる。このようなオーム接触は、
通常、半導体基板上に薄い金の膜を蒸着することによっ
て作られる。このような金薄膜は、かなり良好な電気的
特性を有する一方、基板に良く付かないことが頻繁にあ
り、均一性、再生可能性、および信頼性に乏しい特徴が
現れることもしばしばある。これらの問題の多くは、金
がIII−V族材料と合金になってから基板中に拡散する
という事実が主な原因である。1981年8月付けの
「応用物理ジャーナル(Journal of Applied Physic
s)」第52巻、第8号のエィ・パイオトロウスカ(A.P
iotrowska)他による論文「Au/InP系における2
成分化合物の形成について(On the Formation of Bina
ry Compounds in Au/InP System)」(p.5112-p.511
7)、および1983年4月付けの「電子素子のIEE
E報告(IEEE Transactions of Electronic Device
s)」第ED−30巻、第4号のエィ・ケィ・チン(A.
K.Chin)他による論文「InP/InGaAsP発光ダ
イオードにおける暗点欠陥源としてのp接触からの金の
移動(The Migration of Gold from the p-contact as
a Sourceof Dark Spot Defects in InP/InGaAsP LED'
s)」(p.304-p.309)において、基板への金の大きな拡
散深度と結果的に起こり得る問題点が示されている。1
988年9月付けの「光波技術ジャーナル(Journal of
Light Wave Technology)」第6巻、第9号のエィ・ア
ール・グッドウィン(A.R.Goodwin)他による論文「単
一モデルのファイバ光通信リンクのための高信頼性半導
体レーザの設計および実現(The Design and Realizati
on of a High Reliability Semiconductor Laser for S
ingle-Model Fiber-Optical Communication Links)」
(p.1424-p.1434)には、動作中における金の素子への
電子移動による性能低下が示されている。さらに、19
84年6月付けの「固体電子工学(Solid State Electr
onics)」第27巻、第6号のエス・ナカハラ(S.Nakah
ara)他による論文「亜鉛被覆とインジウム燐との間の
相互作用(Interaction Between Zinc Metalizationand
Indium Phosphide)」(p.557-p.564)で説明されてい
るように、接触に添加されたドーパント原子はインジウ
ム燐によって急速に拡散し、結果的に、オーム作用を低
下させることがある。接触抵抗が高いと、効率が悪くな
って素子の速度が低下するだけでなく、動作領域の温度
を上昇させ、しきい値電流を高めることにつながる。オ
ーム接触の設計時にさらに配慮すべき点は、リアクティ
ブ・イオン・エッチング(リアクティブ・イオン・エッ
チングまたはドライ・エッチングは、金属被膜のエッチ
ングにプラズマ・イオンを選択的に使用する周知の技術
である)によってパターン化可能な金属を使用すること
が望ましい点である。
【0004】
【発明が解決しようとする課題】均一性、再現性、およ
び信頼性を備え、良く接着し、半導体基板の電気的特性
に悪影響を与えず、さらにリアクティブ・イオン・エッ
チングをし易いオーム接触をIII−V族半導体基板に作
る方法が必要とされてきた。
【0005】
【課題を解決するための手段】本発明によれば、III−
V族半導体材料基板上に形成されるオーム接触は、少な
くともタングステンとアンチモンによって構成された薄
膜から成る。好ましくは、80〜95重量%のタングス
テン、5〜10重量%のアンチモン、および0〜15重
量%のインジウムでオーム接触を構成する。薄膜は、後
で詳細に述べるような方法で、タングステン、アンチモ
ン、およびインジウムを基板上に同時にスパッタリング
することによって付着させることが好ましい。
【0006】
【作用】本発明によるオーム接触は、インジウム燐など
のIII−V族半導体基板とは合金にならないが、それで
も良く接着する。具体的に、発明者は、接触にインジウ
ムが存在すると、接触の付着性が助長され、シート抵抗
が減少することを発見した。基板内部への金属の拡散は
ほとんどなく、動作中の電子移動も少ない。このオーム
接触は、均一で、再現性および信頼性があり、かつ周知
のリアクティブ・イオン・エッチング技術によるパター
ン化に向いていることが分かった。
【0007】本発明の前記およびその他の目的、特徴、
および利点は、添付図面を参照しつつ以下の詳細な説明
を考察することにより、さらに良く理解することができ
る。
【0008】
【実施例】レーザ、集積回路、光検出器、および発光ダ
イオードなどの多様な半導体素子にオーム接触を用いる
ことは、極めて周知であり、当分野では良く理解されて
いるので、説明を簡潔にするために、これらの異なる状
況においてオーム接触を使用することは説明しない。基
本的に、オーム接触とは、接合バリアーやショットキー
・バリアーを構成する境界面に対比して見た場合、金属
接触と半導体との間の境界面に電子的障壁(バリアー)
が無いか、あっても小さい接触のことである。電子的障
壁が非常に小さければ、その界面における電気の流れに
対する抵抗は小さい。このような接触を作るために半導
体上に金属を堆積させる種々の方法は、周知であるか
ら、以下の説明では、そのような方法の知識を前提とし
ている。なお、それらの方法の幾つかは前記の従来の技
術において例示されている。
【0009】図1は、p型およびn型の不純物でそれぞ
れドープした半導体領域12および13の間の境界面で
形成された接合11を有する半導体ダイオード10を、
単に説明のために概略的に示している。金属接触14お
よび15は、ダイオードを外部の回路に接続するために
使用されるが、説明上、両接合とも、低抵抗の接触、即
ちオーム接触であることが求められる。半導体領域12
および13は、共にIII−V族半導体材料であり、この
ダイオードは、光検出器として使用される種類のもので
あり、換言すれば、接合11に光が入射すると電気を発
生する。当分野で周知のように、III−V族半導体ダイ
オードは、レーザ、LED、および整流器としても使用
することができる。
【0010】本発明に従って、金属オーム接触14は、
80〜95重量%のタングステン、5〜10重量%のア
ンチモン、および0〜15重量%のインジウムで構成さ
れる。この組成の金属接触は、極めて低抵抗の接触を半
導体に与えることが分かった。インジウムの存在は、シ
ート抵抗をかなり減少させ、接着を助けるが、オーム接
触の実現に不可欠なものではない。
【0011】図2は、本発明に従ってIII−V族半導体
にオーム接触を形成するために使用するスパッタリング
装置を概略的に例示する図である。本発明を実証するた
めに使用されたスパッタリング装置18は、CVC60
1スパッタリング・マシーンとして知られる装置であ
り、ニューヨーク、ロチェスターのCVC社から市販さ
れており、入手可能である。この装置は、複数の半導体
ウェハー21を支持するために、中心軸20によって駆
動される、回転可能な支持台19を備えている。ウェハ
ーの下方には、付着用の材料源を構成する一組のターゲ
ット23、24、および28が配置される。タングステ
ンのターゲット23およびインジウムのターゲット24
は、それぞれ直流電源25および26に接続されてい
る。アンチモンのターゲット28は、整合回路29を介
して無線周波電源30に接続されている。スパッタリン
グ装置18は、真空ポンプ32によって排気され、そし
てクライオポンプ(cryo pumpまたはcryopump)33に
よってさらに排気されるが、両ポンプとも、バルブ34
によってスパッタリング装置に選択的に接続される。バ
ルブ36によってスパッタリング装置に選択的に接続さ
れるアルゴン源35から、制御された量のアルゴンがス
パッタリング装置へと導入される。
【0012】当分野で周知のように、真空ポンプ32と
クライオポンプ33との組み合わせが、スパッタリング
装置18の内部にほぼ真空を作り、アルゴン源35によ
って、正確に制御されたガス分子源が装置内部に与えら
れる。直流電源25および26、ならびに無線周波電源
30によって、ガスの分子がターゲット23、24、お
よび28に向かって加速され、そのような分子の衝突
が、ターゲットの材料の分子を放出させるに十分なエネ
ルギーを与える。そして、これらのターゲットの分子
は、ウェハー21の下側38に集まる。本発明に従っ
て、3つの金属は、放出される各金属の割合が電源2
5、26、および30の制御によって制御されて、すべ
て同時にスパッタリングされる。
【0013】スパッタリングの後、ウェハー21は、別
個の炉の中で加熱することによりアニーリングする方が
好ましい。次に、フォトリソグラフィック・マスキング
およびエッチングなどの種々の行程を用いて、ウェハー
上に被覆した金属膜によって多数の電気的接触を形成す
ることができる。本発明の1つの特徴によれば、リアク
ティブ・イオン・エッチングとして知られる周知の処理
によって金属膜をカットまたはパターン化することがで
きる。一般に、ウェハーはその後、最終的に個々の電子
素子を構成する多数の単体のチップを形成するように切
断される。
【0014】これまで行った本発明の実証において、イ
ンジウム燐の基板は、1018原子/cm3のn型ドーピ
ングまたはp型ドーピングを与えるために、それぞれ錫
または亜鉛の何れかでドープした。基板は、硫酸と過酸
化水素の溶液中でエッチングすることによって表面の酸
化物を除去し、次に、イオン除去水の中でスプレー洗浄
を行い、吹き付け乾燥した。基板を図2に示すように取
り付けた後、スパッタリング装置を約2×10-7torrの
ベース圧力まで低温真空引き(cryo pump)した。アン
チモンのターゲットは、動作中100〜150ワットの
無線周波電力でバイアスし、タングステンとインジウム
のターゲットは、80〜250vの間の直流電圧でバイ
アスした。スパッタリング中のアルゴンの圧力は、5m
torr、標準条件の毎分約50cm3相当に維持したが、
この場合のスパッタリング速度は、一般に、毎分1〜2
オングストロームであった。基板は、ターゲットの上方
で、そのコーティング用の(100)結晶面を露出して
毎分10回転で回転した。形成された接触は、80〜9
5重量%のタングステン、5〜10重量%のアンチモ
ン、および0〜15重量%のインジウムを有し、オーム
性であった。スパッタリングの後、温度300〜450
℃のアルゴン雰囲気中で10〜30分の間、サンプル
(基板)をアニーリングした。
【0015】周知のとおり、直流でバイアスしたターゲ
ットに対するスパッタリング速度は、印加した直流電圧
の関数であり、無線周波でバイアスしたターゲットに対
する速度は、印加した無線周波電力の関数である。80
〜150vの間の電圧でインジウム24のターゲットを
バイアスしながら200〜250vの間の電圧でタング
ステンのターゲット23をバイアスした結果、スパッタ
リングされたタングステンの量はスパッタリングされた
インジウムの量を圧倒的に越えていた。周知のように、
スパッタリング速度は、アルゴンの圧力の関数でもあ
る。3つの金属をすべて含むか、または2つの金属を含
む単一のターゲットを使用してスパッタリングすること
も可能である。純粋なアンチモンは、抵抗が高いため、
直流電源によってバイアスすると、電荷を蓄積しがちに
なり、あまり信頼性の高いスパッタリングができない。
従って、アンチモンのターゲット28に対しては無線周
波のスパッタリングが望ましい。より電導性の高い金属
と組み合わせた場合には、直流スパッタリングが容易に
できる。さらに、蒸着などの他の被覆技術を原則的に除
外するような理由は無いものと思われる。
【0016】作製した接触は、アニーリングした後、オ
ーム作用を示した。n型のインジウム燐に作った接触
は、アニーリング前にオーム作用を示したが、p型の接
触は、アニーリングを必要とするようである。50から
250μmの間のパターン寸法に対して、接触抵抗は、
10-6Ω/cm2の範囲であった。約1000オングス
トロームの厚さを有する膜のシート抵抗は、400℃で
焼き入れした場合、面積当たり約12Ωであった。顕微
鏡検査により、金属の半導体への合金化は全く無いか、
ほとんど無いことが分かった。結果として、同様の条件
下におけるインジウム燐のマトリックス内部の金の拡散
に比較すれば、半導体への金属の拡散はほとんどなかっ
た。これらの検査より、金属膜中のアンチモンが半導体
にインタフェースした低いバンド・ギャップを与える一
方で、金属接触中のインジウムが半導体基板からのイン
ジウムの拡散を最小限に留めているものと推測される。
合金接触とは異なり、固相反応のタングステン・インジ
ウム・アンチモン接触は、450℃のアニーリング後で
も鋭い横方向の電導率分布を維持する。
【0017】以上の説明は、本発明を実施する方法を単
に説明するための実施例に関するものである。スパッタ
リングは、構成要素の金属を付着する好ましい方法であ
るが、これに代えて、他の方法を用いることも可能であ
る。アニーリングは、長期間の安定性を助け、接触抵抗
を減らすが、n型の基板においてオーム接触を得る上で
必須ではない。この技術分野の当業者であれば、本発明
の種々の変形例が考えられるが、それらはいずれも本発
明の技術的範囲に包含される。
【0018】
【発明の効果】以上述べたように、本発明によれば、均
一性、再現性および信頼性を備え、良く接着し、半導体
基板の電気的特性に悪影響を与えず、さらにリアクティ
ブ・イオン・エッチングをし易いようなオーム接触を、
III−V族半導体基板に作ることができる。
【図面の簡単な説明】
【図1】本発明によるオーム接触を有する半導体ダイオ
ードの略断面図である。
【図2】本発明によるオーム接触を作るために半導体上
に金属をスパッタリングする装置の略図である。
【符号の説明】
10 半導体ダイオード 11 接合 12、13 半導体領域 14、15 金属接触 18 スパッタリング装置 19 支持台 20 中心軸 21 半導体ウェハー 23、24、28 ターゲット 25、26 直流電源 29 整合回路 30 無線周波電源 32 真空ポンプ 33 クライオポンプ 35 アルゴン源
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−276390(JP,A) 特開 平1−261204(JP,A) 特開 昭61−111525(JP,A) Applied Physics L etters 51[9],(8−31− 1987)

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項1】 III−V族半導体材料の基板と、この基
    板に接着された実質的にオーム接触の金属電極とを備
    え、 前記電極が、少なくともタングステンとアンチモンから
    なる混合物製の薄膜を含むことを特徴とする電子素子。
  2. 【請求項2】 前記電極がインジウムを含み、前記電極
    の組成は、約80〜95重量%のタングステンと、約5
    〜10重量%のアンチモンと、約15重量%以下のイン
    ジウムであることを特徴とする請求項1記載の電子素
    子。
  3. 【請求項3】 前記タングステン、アンチモン、および
    インジウムが、前記基板にスパッタリングによって付着
    させられたことを特徴とする請求項2記載の電子素子。
  4. 【請求項4】 前記タングステン、アンチモン、および
    インジウムのスパッタリングが、同時に行われ、 前記タングステンおよびインジウムのスパッタリング
    が、直流スパッタリングによって行われ、かつ前記アン
    チモンのスパッタリングが、無線周波スパッタリングに
    よって行われることを特徴とする請求項3記載の電子素
    子。
  5. 【請求項5】 前記基板が、結晶状のp型材料から成る
    ことを特徴とする請求項4記載の電子素子。
  6. 【請求項6】 III−V族材料の基板に、金属膜を付着
    させることにより実質的なオーム接触電極を形成する電
    子素子の製造方法において、 タングステンおよびアンチモンからなる混合物を、スパ
    ッタリングによって前記基板上に堆積させて前記金属膜
    を形成することを特徴とする電子素子の製造方法。
  7. 【請求項7】 前記タングステンおよびアンチモンを、
    同時にスパッタリングすることを特徴とする請求項6記
    載の電子素子の製造方法。
  8. 【請求項8】 タングステン、アンチモン、およびイン
    ジウムを同時にスパッタリングして前記基板上に堆積さ
    せることにより前記金属膜を形成することを特徴とする
    請求項7記載の電子素子の製造方法。
  9. 【請求項9】 前記タングステンおよびインジウムのス
    パッタリングが、直流スパッタリングによって行われ、
    かつ前記アンチモンのスパッタリングが、無線周波スパ
    ッタリングによって行われることを特徴とする請求項8
    記載の電子素子の製造方法。
  10. 【請求項10】 前記基板が、結晶状のp型材料からな
    ることを特徴とする請求項9記載の電子素子の製造方
    法。
  11. 【請求項11】 前記金属膜を形成するために、約80
    〜95重量%のタングステン、約5〜10重量%のアン
    チモン、約15重量%以下のインジウムを、スパッタリ
    ングによって堆積させることを特徴とする請求項10記
    載の電子素子の製造方法。
  12. 【請求項12】 スパッタリングの後、前記基板を、約
    400℃を越える高温でアニーリングすることを特徴と
    する請求項11記載の電子素子の製造方法。
JP3035199A 1990-02-12 1991-02-05 電子素子およびその製造方法 Expired - Lifetime JP2898423B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/478,875 US5011792A (en) 1990-02-12 1990-02-12 Method of making ohmic resistance WSb, contacts to III-V semiconductor materials
US478875 1990-02-12

Publications (2)

Publication Number Publication Date
JPH04357827A JPH04357827A (ja) 1992-12-10
JP2898423B2 true JP2898423B2 (ja) 1999-06-02

Family

ID=23901726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3035199A Expired - Lifetime JP2898423B2 (ja) 1990-02-12 1991-02-05 電子素子およびその製造方法

Country Status (6)

Country Link
US (1) US5011792A (ja)
EP (1) EP0442203B1 (ja)
JP (1) JP2898423B2 (ja)
DE (1) DE69001016T2 (ja)
HK (1) HK117693A (ja)
SG (1) SG60093G (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6632292B1 (en) * 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
JP3654037B2 (ja) * 1999-03-25 2005-06-02 住友電気工業株式会社 オーミック電極とその製造方法、および半導体装置
JP7271166B2 (ja) * 2018-12-21 2023-05-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL92060C (ja) * 1953-10-26
US3768151A (en) * 1970-11-03 1973-10-30 Ibm Method of forming ohmic contacts to semiconductors
JPS567304B2 (ja) * 1972-08-28 1981-02-17
US4186410A (en) * 1978-06-27 1980-01-29 Bell Telephone Laboratories, Incorporated Nonalloyed ohmic contacts to n-type Group III(a)-V(a) semiconductors
CA1138795A (en) * 1980-02-19 1983-01-04 Goodrich (B.F.) Company (The) Escape slide and life raft
US4361718A (en) * 1980-12-19 1982-11-30 E. I. Du Pont De Nemours And Company Silicon solar cell N-region metallizations comprising a nickel-antimony alloy
JPS586143A (ja) * 1981-07-02 1983-01-13 Matsushita Electronics Corp 半導体装置
US4523212A (en) * 1982-03-12 1985-06-11 The United States Of America As Represented By The Secretary Of The Air Force Simultaneous doped layers for semiconductor devices
JPS61111525A (ja) * 1984-11-06 1986-05-29 Nec Corp 半導体素子の電極形成方法
JPH071813B2 (ja) * 1985-05-31 1995-01-11 古河電気工業株式会社 半導体発光装置の製造方法
US4662060A (en) * 1985-12-13 1987-05-05 Allied Corporation Method of fabricating semiconductor device having low resistance non-alloyed contact layer
US4662063A (en) * 1986-01-28 1987-05-05 The United States Of America As Represented By The Department Of The Navy Generation of ohmic contacts on indium phosphide
WO1988000392A1 (en) * 1986-06-24 1988-01-14 American Telephone & Telegraph Company Method for fabricating devices in iii-v semiconductor substrates and devices formed thereby
US4850357A (en) * 1988-01-12 1989-07-25 Cardiac Pacemakers, Inc. Biphasic pulse generator for an implantable defibrillator
JPH01261204A (ja) * 1988-04-11 1989-10-18 Fujikura Ltd 酸化物系超電導体の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Applied Physics Letters 51[9],(8−31−1987)

Also Published As

Publication number Publication date
DE69001016D1 (de) 1993-04-08
EP0442203A1 (en) 1991-08-21
DE69001016T2 (de) 1993-07-15
HK117693A (en) 1993-11-05
EP0442203B1 (en) 1993-03-03
US5011792A (en) 1991-04-30
JPH04357827A (ja) 1992-12-10
SG60093G (en) 1993-07-09

Similar Documents

Publication Publication Date Title
US6946312B2 (en) Semiconductor light emitting device and its manufacture
US5247533A (en) Gallium nitride group compound semiconductor laser diode
US5948176A (en) Cadmium-free junction fabrication process for CuInSe2 thin film solar cells
CN102067346B (zh) 具有钝化层的半导体发光器件及其制造方法
US20070087461A1 (en) Light emitting diode and method for manufacturing the same
US6017811A (en) Method of making improved electrical contact to porous silicon
US4920078A (en) Arsenic sulfide surface passivation of III-V semiconductors
TW565933B (en) Method of forming ohmic electrode
US4017881A (en) Light emitting semiconductor device and a method for making the same
US6555457B1 (en) Method of forming a laser circuit having low penetration ohmic contact providing impurity gettering and the resultant laser circuit
JP2898423B2 (ja) 電子素子およびその製造方法
US3981073A (en) Lateral semiconductive device and method of making same
US4677740A (en) Forming monolithic planar opto-isolators by selective implantation and proton bombardment
US5075756A (en) Low resistance contacts to semiconductor materials
JP2010199381A (ja) 半導体発光装置の製造方法及び半導体発光装置
JPH05206514A (ja) 発光素子
KR910005392B1 (ko) 접합전류 제한 영역을 갖는 이중 헤테로 접합형 발광다이오드의 제조방법
JPH03136289A (ja) ダブルヘテロ構造ダイオード及びその製法
JPH1070297A (ja) 太陽電池の製造方法
Folkard et al. The construction of a diffused semiconductor laser diode
JPH04199887A (ja) pn接合素子及びその製造方法並びに青色発光ダイオード素子
CN117253900A (zh) 一种亮度自适应发光二极管及其制备方法
JPH11150083A (ja) 化合物半導体素子及びその製造方法
Mahmood et al. Etching of p-type metal contact deposited on GaAs
JPH07193216A (ja) 電極構造およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080312

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 12

EXPY Cancellation because of completion of term