JP2890779B2 - 通信制御装置におけるトレース情報収集方式 - Google Patents
通信制御装置におけるトレース情報収集方式Info
- Publication number
- JP2890779B2 JP2890779B2 JP2265160A JP26516090A JP2890779B2 JP 2890779 B2 JP2890779 B2 JP 2890779B2 JP 2265160 A JP2265160 A JP 2265160A JP 26516090 A JP26516090 A JP 26516090A JP 2890779 B2 JP2890779 B2 JP 2890779B2
- Authority
- JP
- Japan
- Prior art keywords
- trace
- trace information
- information collection
- communication control
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
Description
本発明は、通信制御装置に関し、特に、外部トリガー
信号によるトレース情報収集方式に関する。
信号によるトレース情報収集方式に関する。
従来、通信制御装置は、上位ソフトウェアからトレー
ス情報採取の指示があると、以後、トレースイベントが
発生する毎に、あらかじめローカルメモリ（以下、LMと
略する）内に割当てられた容量のトレース情報格納領域
にその先頭から順次トレース情報を格納していた。
ス情報採取の指示があると、以後、トレースイベントが
発生する毎に、あらかじめローカルメモリ（以下、LMと
略する）内に割当てられた容量のトレース情報格納領域
にその先頭から順次トレース情報を格納していた。
上述した従来の通信制御装置では、通信制御装置内の
ある外部要因をトリガーにしてその以降に生じたトレー
スイベントの通信制御装置内部のトレース情報のみを採
取したくても、従来の通信制御装置にはこの種の情報採
取のための手段がなかった。その為、この種のトレース
情報採取は困難であるという欠点がある。 従って、本発明の目的は、外部トリガー入力によりト
レースイベントの通信制御装置内部のトレース情報を採
取することができる通信制御装置におけるトレース情報
収集方式を提供することにある。
ある外部要因をトリガーにしてその以降に生じたトレー
スイベントの通信制御装置内部のトレース情報のみを採
取したくても、従来の通信制御装置にはこの種の情報採
取のための手段がなかった。その為、この種のトレース
情報採取は困難であるという欠点がある。 従って、本発明の目的は、外部トリガー入力によりト
レースイベントの通信制御装置内部のトレース情報を採
取することができる通信制御装置におけるトレース情報
収集方式を提供することにある。
本発明による通信制御装置におけるトレース情報収集
方式は、トレースイベントの通信制御装置内部のトレー
ス情報をローカルメモリに収集する機能を有する通信制
御装置において、外部要因で発生した２つの外部トリガ
ー信号を検出するトリガー信号検出手段と、一方の外部
トリガー信号の検出を契機にトレース情報採取を開始
し、他方の外部トリガー信号の検出を契機にトレース情
報採取を停止するトレース情報採取制御手段と、を有す
ることを特徴とする。
方式は、トレースイベントの通信制御装置内部のトレー
ス情報をローカルメモリに収集する機能を有する通信制
御装置において、外部要因で発生した２つの外部トリガ
ー信号を検出するトリガー信号検出手段と、一方の外部
トリガー信号の検出を契機にトレース情報採取を開始
し、他方の外部トリガー信号の検出を契機にトレース情
報採取を停止するトレース情報採取制御手段と、を有す
ることを特徴とする。
次に、本発明の実施例について図面を参照して説明す
る。 第１図を参照すると、本発明によるトレース情報収集
方法が適用される通信制御装置は、外部要因で発生され
たトリガー信号１（TRG1）とトリガー信号２（TRG2）と
を検出する外部トリガー検出部10を有する。 外部トリガー検出部10は、トリガー信号１とトリガー
信号２とを入力するトリガー信号入力部13と、２つのＤ
フリップフロップ（Ｄ−FF）11及び12とを有する。 外部トリガー検出部10は、トレース情報採取制御部50
に接続されている。トレース情報採取制御部50は、通信
制御装置（CCU）制御用中央処理装置（CPU）20にアドレ
スバス200及びデータバス201を介して接続されている。
トレース情報採取制御部50は、RSフリップフロップ（RS
FF）52と制御部51とを有する。 読出し専用メモリ（ROM）30は、CCU制御用ファームウ
エア（FW）格納領域として使用され、アドレスバス200
及びデータバス201に接続され、アドレスバス200のアド
レスをデータコードするテコーダによってイネーブルさ
れる。LM40は、トレース情報格納格納領域として使用さ
れ、ROM30と同様に、アドレスバス200及びデータバス20
1に接続され、アドレスバス200のアドレスをデコーダす
るデコーダによってイネーブルされる。 第２図は第１図に示された通信制御装置のROM30に格
納されたファームウェアのフローチャートである。第２
図（ａ）はトレース初期設定時の処理フローを示し、第
２図（ｂ）はトレースイベント発生時の処理フローを示
している。 第３図は第１図に示された通信制御装置のLM40に格納
されたトレースコマンドワードのフォーマットの一例を
示す。 本発明に関わる通信制御装置は、上位ソフトウェアか
ら外部トリガーによるトレース情報採取の指示がある
と、以下に述べるような動作を行う。 先ず、第２図（ａ）参照して、トレース初期設定時の
動作について説明する。 外部トリガートレース指示により、CPU20は、第３図
に示されるトレースコントロールワードのトレースオン
ビットをクリアする（ステップS1）。 CPU20は、トレースポインタを、LM40のトレース情報
格納領域の先頭アドレスにセットする（ステップS2）。 CPU20は、外部トリガー検出部10のＤ−FF11及び12を
リセットして、トリガー信号入力部13をイネーブル状態
にする（ステップS3）。 次に、第１図を参照して、ハードウェア処理について
説明する。 外部トリガー検出部10において、トリガー入力信号１
（TRG1）を検出すると、外部トリガー検出部10のＤ−FF
11はトレース情報収集開始指示信号111をトレース情報
詐取制御部50へ送出する。 また、外部トリガー検出部10において、トリガー入力
信号２（TRG2）を検出すると、外部トリガー検出部10の
Ｄ−FF12はトレース情報収集停止指示信号121をトレー
ス情報採取制御部50へ送出する。 トレース情報採取制御部50では、トレース情報収集開
始指示信号111によってRSFF52がセットされ、制御部51
はCPU20に対してバスリクエスト511を送出してバスの使
用許可を待つ。CPU20からバスの使用が許可されると、
制御部51はLM40内のトレースコントロールフードをアク
セスしてトレースオンビットを“1"にする。 逆に、トレース情報採取制御部50において、トレース
情報収集停止指示信号121によってRSFF52がリセットさ
れると、制御部51は、同様に、トレースオンビットを
“0"にする。 次に、第２図（ｂ）を参照して、トレースイベントが
発生した場合の動作について説明する。 トレースイベントが発生すると、CPU20は、トレース
コントロールワードのトレースオンビットをチェックす
る（ステップS4）。 トレースオンビットが“1"（ステップS4の１）であれ
ば、CPU20は、LM40のトレース情報格納領域にトレース
情報をストアして、ポインタを進める（ステップS5）。 トレースオンビットが“0"（ステップS4の０）であれ
ば、CPU20は何もしない。
る。 第１図を参照すると、本発明によるトレース情報収集
方法が適用される通信制御装置は、外部要因で発生され
たトリガー信号１（TRG1）とトリガー信号２（TRG2）と
を検出する外部トリガー検出部10を有する。 外部トリガー検出部10は、トリガー信号１とトリガー
信号２とを入力するトリガー信号入力部13と、２つのＤ
フリップフロップ（Ｄ−FF）11及び12とを有する。 外部トリガー検出部10は、トレース情報採取制御部50
に接続されている。トレース情報採取制御部50は、通信
制御装置（CCU）制御用中央処理装置（CPU）20にアドレ
スバス200及びデータバス201を介して接続されている。
トレース情報採取制御部50は、RSフリップフロップ（RS
FF）52と制御部51とを有する。 読出し専用メモリ（ROM）30は、CCU制御用ファームウ
エア（FW）格納領域として使用され、アドレスバス200
及びデータバス201に接続され、アドレスバス200のアド
レスをデータコードするテコーダによってイネーブルさ
れる。LM40は、トレース情報格納格納領域として使用さ
れ、ROM30と同様に、アドレスバス200及びデータバス20
1に接続され、アドレスバス200のアドレスをデコーダす
るデコーダによってイネーブルされる。 第２図は第１図に示された通信制御装置のROM30に格
納されたファームウェアのフローチャートである。第２
図（ａ）はトレース初期設定時の処理フローを示し、第
２図（ｂ）はトレースイベント発生時の処理フローを示
している。 第３図は第１図に示された通信制御装置のLM40に格納
されたトレースコマンドワードのフォーマットの一例を
示す。 本発明に関わる通信制御装置は、上位ソフトウェアか
ら外部トリガーによるトレース情報採取の指示がある
と、以下に述べるような動作を行う。 先ず、第２図（ａ）参照して、トレース初期設定時の
動作について説明する。 外部トリガートレース指示により、CPU20は、第３図
に示されるトレースコントロールワードのトレースオン
ビットをクリアする（ステップS1）。 CPU20は、トレースポインタを、LM40のトレース情報
格納領域の先頭アドレスにセットする（ステップS2）。 CPU20は、外部トリガー検出部10のＤ−FF11及び12を
リセットして、トリガー信号入力部13をイネーブル状態
にする（ステップS3）。 次に、第１図を参照して、ハードウェア処理について
説明する。 外部トリガー検出部10において、トリガー入力信号１
（TRG1）を検出すると、外部トリガー検出部10のＤ−FF
11はトレース情報収集開始指示信号111をトレース情報
詐取制御部50へ送出する。 また、外部トリガー検出部10において、トリガー入力
信号２（TRG2）を検出すると、外部トリガー検出部10の
Ｄ−FF12はトレース情報収集停止指示信号121をトレー
ス情報採取制御部50へ送出する。 トレース情報採取制御部50では、トレース情報収集開
始指示信号111によってRSFF52がセットされ、制御部51
はCPU20に対してバスリクエスト511を送出してバスの使
用許可を待つ。CPU20からバスの使用が許可されると、
制御部51はLM40内のトレースコントロールフードをアク
セスしてトレースオンビットを“1"にする。 逆に、トレース情報採取制御部50において、トレース
情報収集停止指示信号121によってRSFF52がリセットさ
れると、制御部51は、同様に、トレースオンビットを
“0"にする。 次に、第２図（ｂ）を参照して、トレースイベントが
発生した場合の動作について説明する。 トレースイベントが発生すると、CPU20は、トレース
コントロールワードのトレースオンビットをチェックす
る（ステップS4）。 トレースオンビットが“1"（ステップS4の１）であれ
ば、CPU20は、LM40のトレース情報格納領域にトレース
情報をストアして、ポインタを進める（ステップS5）。 トレースオンビットが“0"（ステップS4の０）であれ
ば、CPU20は何もしない。
以上説明したように、本発明に関わる通信制御装置の
外部トリガーによるトレース情報収集方式によれば、あ
るハードウェア（HW）要因等による外部トリガー入力に
よりトレース情報採取の開始／停止を指示することがで
きるので、HWに起因した障害の内部動作を知ることがで
き、障害解析を容易に行うことができるという効果があ
る。
外部トリガーによるトレース情報収集方式によれば、あ
るハードウェア（HW）要因等による外部トリガー入力に
よりトレース情報採取の開始／停止を指示することがで
きるので、HWに起因した障害の内部動作を知ることがで
き、障害解析を容易に行うことができるという効果があ
る。
第１図は本発明の一実施例によるトレース情報収集方式
が適用される通信制御装置を示すブロック図、第２図は
第１図に示された通信制御装置のROMに格納されたファ
ームウェアのフローチャートで、第２図（ａ）はトレー
ス初期設定時の処理フローを示し、第２図（ｂ）はトレ
ースイベント発生時の処理フローを示し、第３図は第１
図に示された通信制御装置のLMに格納されたコントロー
ルワードのフォマットの一例を示す図である。 10……外部トリガー検出部、11,12……Ｄフリップフロ
ップ（Ｄ−FF）、13……トリガー信号入力部、20……CC
U制御用CPU、30……ROM、40……ローカルメモリ（L
M）、50……トレース情報採取制御部、51……制御部、5
2……RSフリップフロップ（RSFF）、111……トレース情
報収集開始指示信号、121……トレース情報収集停止指
示信号、200……アドレスバス、201……データバス、51
1……バスリクエスト／バル許可信号。
が適用される通信制御装置を示すブロック図、第２図は
第１図に示された通信制御装置のROMに格納されたファ
ームウェアのフローチャートで、第２図（ａ）はトレー
ス初期設定時の処理フローを示し、第２図（ｂ）はトレ
ースイベント発生時の処理フローを示し、第３図は第１
図に示された通信制御装置のLMに格納されたコントロー
ルワードのフォマットの一例を示す図である。 10……外部トリガー検出部、11,12……Ｄフリップフロ
ップ（Ｄ−FF）、13……トリガー信号入力部、20……CC
U制御用CPU、30……ROM、40……ローカルメモリ（L
M）、50……トレース情報採取制御部、51……制御部、5
2……RSフリップフロップ（RSFF）、111……トレース情
報収集開始指示信号、121……トレース情報収集停止指
示信号、200……アドレスバス、201……データバス、51
1……バスリクエスト／バル許可信号。
Claims (3)
- 【請求項１】トレースイベントの通信制御装置内部のト
レース情報をローカルメモリに収集する機能を有する通
信制御装置において、 外部要因で発生した２つの外部トリガー信号を検出する
トリガー通信検出手段と、 一方の外部トリガー信号の検出を契機にトレース情報採
取を開始し、他方の外部トリガー信号の検出を契機にト
レース情報採取を停止するトレース情報採取制御手段
と、 を有することを特徴とする通信制御装置におけるトレー
ス情報収集方式。 - 【請求項２】前記トリガー信号検出手段は、前記一方の
外部トリガー信号を検出するとトレース情報収集開始指
示信号を前記トレース情報採取制御手段へ送出する手段
と、前記他方の外部トリガー信号を検出するトレース情
報収集停止指示信号を前記トレース情報採取制御手段へ
送出する手段とを有する請求項１記載の通信制御装置に
おけるトレース情報収集方式。 - 【請求項３】前記トレース情報採取制御手段は、前記ト
レース情報収集開始指示信号に応答して前記ローカルメ
モリ内のトレースコントロールワードのトレースオンビ
ットをオンし、前記トレース情報収集停止指示信号に応
答して前記ローカルメモリ内のトレースコントロールワ
ードのトレースオンビットをオフする請求項２記載の通
信制御装置におけるトレース情報収集方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2265160A JP2890779B2 (ja) | 1990-10-04 | 1990-10-04 | 通信制御装置におけるトレース情報収集方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2265160A JP2890779B2 (ja) | 1990-10-04 | 1990-10-04 | 通信制御装置におけるトレース情報収集方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04142852A JPH04142852A (ja) | 1992-05-15 |
| JP2890779B2 true JP2890779B2 (ja) | 1999-05-17 |
Family
ID=17413453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2265160A Expired - Fee Related JP2890779B2 (ja) | 1990-10-04 | 1990-10-04 | 通信制御装置におけるトレース情報収集方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2890779B2 (ja) |
-
1990
- 1990-10-04 JP JP2265160A patent/JP2890779B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04142852A (ja) | 1992-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1049365A (ja) | フロッピーディスクドライブ | |
| JP2890779B2 (ja) | 通信制御装置におけるトレース情報収集方式 | |
| JP3317361B2 (ja) | メモリのバッテリバックアップ制御方式 | |
| JPS58181160A (ja) | 緊急動作制御方式 | |
| JPH0410654B2 (ja) | ||
| JP3367736B2 (ja) | プログラマブルコントローラ | |
| JPS6117474Y2 (ja) | ||
| JPS61196337A (ja) | メモリの未使用領域アクセス検出方式 | |
| JPS6213703B2 (ja) | ||
| JPS5931800B2 (ja) | 制御メモリ診断方式 | |
| JPH0635757A (ja) | Ｃｐｕの異常検出装置 | |
| JPS63120340A (ja) | デ−タ処理装置 | |
| JPS62241041A (ja) | 情報処理装置 | |
| JPS6372577A (ja) | プリンタ | |
| JPS6141016B2 (ja) | ||
| JPS6020771B2 (ja) | マイクロ診断方式 | |
| JPS63124145A (ja) | 情報処理装置 | |
| JPH02126331A (ja) | マイクロプログラム制御装置 | |
| JPS6355652A (ja) | 入出力装置制御回路 | |
| JPH0236972B2 (ja) | ||
| JPH02260172A (ja) | 磁気ディスク装置 | |
| JPH04352249A (ja) | 計算機内障害発生時のデータ・セーブ装置 | |
| JPH02207354A (ja) | メモリシステム | |
| JPS63109547A (ja) | 記憶装置 | |
| JPS6386053A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |