JP2880956B2 - チップ型ネットワーク抵抗器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、チップ型ネットワ
ーク抵抗器に関する。

【０００２】

【従来の技術】チップ型ネットワーク抵抗器、例えば、
従来のチップ型ネットワーク抵抗器は、絶縁基板上に、
厚膜抵抗素子を例えば図５の如く接続して成るものがあ
り、共通パターン２２を挟んで存在する一対の抵抗素子
２４，２４を配設する場合にあっても、印刷工程を簡素
化すべく、当該一対の抵抗素子２４，２４を直列接続し
たものにほぼ相当する一条の厚膜抵抗２８を、図７の如
くそれらの個別パターン２３，２３に跨がり且つ前記共
通パターン２２を横切る形で配設する場合が多い。又、
図６の如く完全に横切らない構造であっても、共通パタ
ーン２２を挟んで隣接する厚膜抵抗素子２４，２４のそ
れぞれが電極として該共通パターン２２の一部を使用す
るために、小型化が進んだネットワーク抵抗器にあって
は、厚膜抵抗が共通パターンの幅のほぼ５０％以上を覆
うものがほとんどであった。

【０００３】

【発明が解決しようとする課題】前記共通パターン２２
等の回路パターンの材料としては、導電率に優れた銀Ｐ
ｄ系ガラスペースト（以下、導電ペーストと記す。）
が、厚膜抵抗素子２４の材料としては、酸化ルテニウム
系ガラスペースト（以下、抵抗ペーストと記す。）が一
般的に用いられている。この様に共通パターンや個別パ
ターン等の回路パターンを導電ペーストで印刷焼成した
後、該回路パターン上に抵抗ペーストを重合して印刷焼
成した場合、回路パターンを構成する導電ペーストの銀
と抵抗ペーストが混合拡散又は反応することで、回路パ
ターン中、主に抵抗ペーストが重合した領域で抵抗成分
が発生し、前記従来のチップ型ネットワーク抵抗器にお
ける共通パターン２２においては、厚膜抵抗素子２４と
共通パターン２２との重合部３１を経る度に、前記共通
パターン２２の抵抗成分が長手方向へ累積するという問
題が発生した。

【０００４】例えば、図６及び図７の様に共通電極３０
を２つ有するネットワーク抵抗器について、製品の検査
に当たり各厚膜抵抗素子２４の抵抗値を測定する場合
に、いずれの共通電極３０を試験端子として選択するか
によって良否の判定が異なる結果となり、検査段階にお
ける歩留をも左右することとなる。更に、ネットワーク
抵抗器が小型化するにつれて共通パターン２２と個別パ
ターン２３との間隔が狭められる結果、厚膜抵抗素子２
４全長に対する、共通パターン２２と厚膜抵抗素子２４
との重合領域の割合が大きくなって、厚膜抵抗素子２４
の抵抗温度係数が悪化するという問題もあった。また、
小型化に伴う回路パターンの微細化、殊に共通パターン
２２の幅が狭くなるにつれて、その厚みの上限が狭ま
り、該共通パターン２２において、その両端に形成され
た共通電極３０，３０間で累積される抵抗値が無視でき
ない値となるという課題もあった。

【０００５】本発明は上記実情に鑑みて成されたもので
あって、その目的は、共通パターンにおける長手方向へ
の抵抗の累積を低減したチップ型ネットワーク抵抗器の
提供にある。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に成された本発明によるチップ型ネットワーク抵抗器
は、絶縁性セラミック基板上に、該セラミック基板の中
央部をその長手方向に沿って直線的に配設され且つ該セ
ラミック基板の側縁部に設けられた共通電極に連なる共
通パターンと、該セラミック基板の側縁部に相互に離隔
して複数配設され且つ各々の端部に個別電極が設けられ
た個別パターンを形成し、前記共通パターンと各個別パ
ターンとに跨がって厚膜抵抗素子を各々前記セラミック
基板の長手方向に対して直角に配設して成るチップ型ネ
ットワーク抵抗器において、前記共通パターンは、各々
が銀パラジウム系導電ペーストを以て構成された上位の
緩衝層と下位の導電層より成る２層構造を有し且つ上層
におけるパラジウムの含有率を下層におけるパラジウム
の含有率よりも高く設定したことを特徴とする。

【０００７】又、絶縁性セラミック基板上に、該セラミ
ック基板の中央部をその長手方向に沿って直線的に配設
された幹部及び該幹部から分岐した複数の枝部で構成さ
れ且つ該セラミック基板の側縁部に設けられた共通電極
に連なる共通パターンと、該セラミック基板の側縁部に
相互に離隔して複数配設され且つ各々の端部に個別電極
が設けられた個別パターンを形成し、前記共通パターン
の枝部と各個別パターンとに跨がって厚膜抵抗素子を各
々前記セラミック基板の長手方向に対して平行に配設し
て成るものであっても良い。

【０００８】更に、前記各構成とするに当たって絶縁性
セラミック基板上に溝を形成し、該溝上に共通パターン
を形成しても良く、共通パターンの両端に、前記個別電
極と同じ幅の共通電極、又は前記個別電極より幅の狭い
共通電極を形成する場合もある。

【０００９】

【発明の実施の形態】以下、本発明によるチップ型ネッ
トワーク抵抗器の、実施の形態を図面に基づき説明す
る。このチップ型ネットワーク抵抗器は、図１乃至図３
の如く絶縁性セラミック基板１上に、回路パターン及び
複数の厚膜抵抗素子４を印刷焼成し、回路パターンを介
して個々に厚膜抵抗素子４へ繋がる個別電極９と、回路
パターンを介して全厚膜抵抗素子４に繋がる共通電極１
０を配設したものである。

【００１０】前記セラミック基板１は、その両側縁に設
けた個別電極９，９同士の短絡を防止すべく丸型や角型
に象られた複数の切欠部１１を左右両側縁に形成する
他、該セラミック基板１の中央部には、その長手方向に
沿って直線的な溝７が一定幅で穿設されている。回路パ
ターンとしては、２個の共通電極１０，１０と接続し且
つ全厚膜抵抗素子４の一端部が接続される共通パターン
２が一部前記溝７上に形成されると共に、各厚膜抵抗素
子４の他端部と、前記切欠部１１，１１の間に存在する
突出部１２の先端にそれぞれ設けられた個別電極９とを
各々接続する個別パターン３が設けてある。そして、各
厚膜抵抗素子４は、前記共通パターン２と各個別パター
ン３間を繋ぎ、且つ各パターン２，３の一部と重合する
形で印刷焼成され、前記個別電極９及び共通電極１０
は、抵抗トリミング、保護ガラスコート、抵抗値表示を
経た後に形成され、Ｎｉ及びハンダ等のメッキ仕上げが
なされている。

【００１１】溝は、Ｖ溝、角溝、丸溝等いずれの形状を
選択しても良く、溝を形成する手段としては、レーザー
による手段や、金型を用いる手段が考えられる。特にレ
ーザーによる溝付け手段は、共通パターンの印刷マスク
を用いて所定の回路パターンを数枚試験的に印刷し、そ
れらの印刷歪みに関するデータを取得した上で、溝付け
用レーザーの走行軌道を制御しつつ溝付けを行うもので
あり、その後、前記印刷マスクを用いて溝の中へ実際に
スクリーン印刷を施した場合において、回路パターンと
溝との印刷ずれが極めて小さいといった特徴を有する精
度に優れた手段である。

【００１２】又、部品の小型化が進む程、溝と印刷マス
クによる回路パターンとを一致させることが困難となる
ことに鑑み、前記の如く溝が形成してあれば、導電ペー
ストを、その粘度及び導電性等の特性を調整して溝へ流
し込むこともできる。この方法は、低粘度の導電ペース
トを溝の全長に亘り所定の間隔で注入し、該溝の形態を
利用して回路パターンを成形しようとするものである。
この方法によれば、溝の側壁に倣った直線的な形態の回
路パターンが容易に形成できることとなり煩雑な位置合
せも不要となる。尚、導電ペーストの溝内への注入は、
直線的に点在する窓を開けたマスクを準備し、該マスク
の各窓を溝に重ねて行っても良いし、適当なノズルを用
いて溝内へ導電ペーストを滴下することも可能である。
この方法を採るに際し、溝の断面形状にあっては、溝の
底部の容積が最も少ないＶ字状とし、導電ペーストの粘
度にあっては、導電性など特性が許す限り低くすること
が、溝内における導電ペーストの流れを良好にし、導電
ペーストを溝の全域へ行き渡らせる点で望ましい。

【００１３】

【実施例】以下、上記基本構造を基に構成された実施例
を具体的に示す。図２乃至図３は、本発明によるチップ
型ネットワーク抵抗器の第１実施例の回路パターン、電
極及び厚膜抵抗素子のレイアウトを示すものである。こ
の実施例は、厚膜抵抗素子が前記共通パターン２を中央
に置いてその左右にそれぞれ複数ずつ配設され、各厚膜
抵抗素子は、その電極たる回路パターン２，３との重合
部１３，１３がセラミック基板１の長手方向に対して直
角な方向へ配列する様に印刷されている。

【００１４】共通パターン２は、図４の如くパラジウム
含有率（０〜１％）の先に記した導電ペーストを前記溝
７に流し込むように充填し焼成することで先ず導電層１
８を形成し、更にその上へ、パラジウム含有率（５〜２
０％）の同じ素材から成る導電ペーストを印刷焼成し緩
衝層１７を形成する。該緩衝層１７に用いられた導電ペ
ーストは、パラジウム濃度を上げることによって、電気
比抵抗は比較的高いものの、抵抗ペーストとの混合拡散
や反応が少ない状態にされている。これらの構成によっ
て、溝７に流し込まれた導電層１８用のペーストは、極
自然に溝７の底部に倣ってほぼ一定幅の直線的なパター
ンを呈し（図４（ロ））、尚且つ緩衝層１７の存在によ
り該導電層１８での抵抗成分の発生も抑えられるので、
共通パターン２における所定値以上の導電性が確実に確
保できた。又、図４（イ）の如く導電層１８が溝７から
はみ出したとしても、両側エッジの形状は劣るものの溝
７一杯に形成された導電層１８によって特性的には遜色
のないものが得られる。なお前記緩衝層１７は、導電層
１８の全体を覆って形成する必要は無く、少なくとも厚
膜抵抗素子４が重なる部分被着してあれば、点在又は偏
在していても良い。

【００１５】厚膜抵抗素子４は、図２の如く各抵抗素子
毎に分けて印刷しても良いし、共通パターンを挟んで存
在する一対の抵抗素子４，４を、当該一対の抵抗素子
４，４を直列接続したものにほぼ相当する一条の厚膜抵
抗８を以て、図３の如く個別パターン３，３に跨がり且
つ前記共通パターン２上を横切る形で一度に印刷しても
良い。尚、図２に示す実施例においては、各厚膜抵抗素
子４を、中央を走る共通パターン２に対して左右対称に
配設しても良いし、互い違いに配設しても良い。

【００１６】図１は、本発明によるチップ型ネットワー
ク抵抗器の第２実施例である。この実施例は、第１実施
例と同様に、各厚膜抵抗素子４が前記共通パターン２を
中央に置いて左右に配設されているものの、各厚膜抵抗
素子４の電極たる回路パターン２，３との重合部１４，
１４が該共通パターン２の長手方向に対して平行な方向
へ配列する様に各厚膜抵抗素子４が印刷されている。

【００１７】即ち、このチップ型ネットワーク抵抗器に
おいては、共通パターン２が幹部５と枝部６とで構成さ
れ、枝部６は、幹部５の全長に亘る領域に、ほぼ等間隔
で幹部５から直角に分岐する状態で形成されており、前
記個別パターン３にあっても第１実施例のそれよりは多
少長めに設定されている。各厚膜抵抗素子４は、枝部６
（図１の如く共通パターン２の両端部１９，１９におい
て枝部６と幹部５とが一体化している場合もある。）と
個別パターン３間を繋ぎ、且つ各回路パターン３，６の
一部と重合する形で印刷焼成され、共通パターン２の枝
部６と各厚膜抵抗素子４との重なりによる抵抗成分の発
生は、共通パターン２の幹部５における長手方向への導
電性とは無関係となる。

【００１８】構造的或いは機能的により高い精度が要求
される部品にあっては、共通パターン２の全長に亘っ
て、或いは少なくともセラミック基板１の中央部を一直
線に走る領域に、溝７を設けることが望ましいが、第１
実施例における導電層１８や第２実施例における幹部
５、即ち、共通パターン２中で厚膜抵抗素子４に接触し
ない導電経路を設ければ溝７を設けなくとも共通パター
ン２の長手方向への抵抗成分の累積は十分に抑制でき
る。又、上記ネットワーク抵抗器の構造は、各種導電材
料や抵抗素子材料に限らず、例えば容量素子材料等、厚
膜回路において、相互に混ざり合うことで不具合を生じ
る場合すべてへ容易に適用することが可能である。

【００１９】尚、図６乃至図７のチップ型ネットワーク
抵抗器の様に、四隅に存在する電極の幅が他の電極の幅
より広い場合は、電極にメッキを施す際に、そのメッキ
法によっては（例えば特開昭５４−１５７２９６号公報
記載のメッキ法）、電極面積の差に従って該四隅の電極
についてのみメッキ厚が過剰となる傾向にある。殊に、
共通パターンの両端に設けられた共通電極などでは、当
該電極はもとより、共通パターンを介してもメッキ電流
の供給を受け、しかも、先に記した如く共通パターン長
手方向の抵抗成分が少なくされた為に該共通パターンへ
電流が充分流れることも相俟ってその傾向が極めて顕著
である。この様な事情から、本発明によるチップ型ネッ
トワーク抵抗器においては、メッキ厚を均一にすべく共
通電極の幅を個別電極より狭めたり、図１乃至図３の如
く各電極の幅を一定にした構造を組み合わせることが望
ましい。

【００２０】

【発明の効果】以下本発明によるチップ型ネットワーク
抵抗器の使用による効果を挙げる。即ち、前記請求項１
又は２記載のチップ型ネットワーク抵抗器を使用すれ
ば、抵抗ペーストと導電ペーストが混合拡散又は反応し
ていない導電経路を、共通パターンの一定領域に長手方
向へ連続して設けてあることから、該共通パターンの長
手方向への抵抗成分が累積せず、同じ共通パターンに接
続されている素子でありながら、素子毎に吊られている
電位が異なるといった不具合や、試験端子の違いによる
抵抗値のばらつきが生じるといった不具合が解消され、
チップ型ネットワーク抵抗器自体の歩留向上、ひいては
該チップ型ネットワーク抵抗器を用いた製品の品質確保
の点で顕著な効果を奏する。

【００２１】又、請求項２記載のチップ型ネットワーク
抵抗器を使用すれば、上記構成で各厚膜抵抗素子が共通
パターンに対し平行に配設される結果、チップ型ネット
ワーク抵抗器全体の小型化を意図した幅設定による抵抗
素子の長さ規制が緩和されることとなり、抵抗素子自体
の抵抗温度係数が悪化することも防止できる。

【００２２】請求項３記載のチップ型ネットワーク抵抗
器、即ち、セラミック基板の共通パターンを形成する部
分に溝を設けたチップ型ネットワーク抵抗器を使用すれ
ば、小型化に伴う共通パターン幅の微細化にあっても、
該共通パターンの厚みを稼ぐことができる結果、パター
ンの断面積が大きくなって各抵抗素子に対してより等し
い電位を供給する共通パターンを形成することができ
る。更に、前記溝の存在により、該溝へ粘度の低い導電
ペーストを流し込むといった簡素な作業で、共通パター
ンをはじめとする回路パターンを所望の形態に成形する
ことが可能である点も、このチップ型ネットワーク抵抗
器が有する大きな特徴の一つである。

【００２３】請求項４のチップ型ネットワーク抵抗器を
使用すれば、上記効果に伴い共通パターンの両端に設け
られた共通電極などで顕著となるメッキ厚の不均一化を
抑制し、外形的にも優れたチップ型ネットワーク抵抗器
を提供することができる。

【図面の簡単な説明】

【図１】本発明によるチップ型ネットワーク抵抗器の一
例を示す平面図である。

【図２】本発明によるチップ型ネットワーク抵抗器の一
例を示す平面図である。

【図３】本発明によるチップ型ネットワーク抵抗器の一
例を示す平面図である。

【図４】（イ）（ロ）本発明による共通パターンの一例
を示す要部断面図である。

【図５】図１乃至図３並びに図６及び図７に示すネット
ワーク抵抗器の等価回路図である。

【図６】従来のチップ型ネットワーク抵抗器の一例を示
す平面図である。

【図７】従来のチップ型ネットワーク抵抗器の一例を示
す平面図である。

【図８】前記図３のＡ−Ａ線による断面図である。

【符号の説明】

１ 基板 ２ 共通パターン ３ 個別パターン ４ 厚膜抵抗素子 ５ 幹部 ６ 枝部 ７ 溝 ９ 個別電極 １０ 共通電極 １７ 緩衝層 １８ 導電層

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 絶縁性セラミック基板（１）上に、該セ
   ラミック基板（１）の中央部をその長手方向に沿って直
   線的に配設され且つ該セラミック基板（１）の側縁部に
   設けられた共通電極（１０）に連なる共通パターン
   （２）と、該セラミック基板（１）の側縁部に相互に離
   隔して複数配設され且つ各々の端部に個別電極（９）が
   設けられた個別パターン（３）を形成し、前記共通パタ
   ーン（２）と各個別パターン（３）とに跨がって厚膜抵
   抗素子（４）を各々前記セラミック基板（１）の長手方
   向に対して直角に配設して成るチップ型ネットワーク抵
   抗器において、前記共通パターン（２）は、各々が銀パ
   ラジウム系導電ペーストを以て構成された上位の緩衝層
   （１７）及び下位の導電層（１８）より成る２層構造を
   有し且つ緩衝層（１７）におけるパラジウムの含有率を
   導電層（１８）におけるパラジウムの含有率よりも高く
   設定したことを特徴とするチップ型ネットワーク抵抗
   器。
2. 【請求項２】 絶縁性セラミック基板（１）上に、該セ
   ラミック基板（１）の中央部をその長手方向に沿って直
   線的に配設された幹部（５）及び該幹部（５）から分岐
   した複数の枝部（６）で構成され且つ該セラミック基板
   （１）の側縁部に設けられた共通電極（１０）に連なる
   共通パターン（２）と、該セラミック基板（１）の側縁
   部に相互に離隔して複数配設され且つ各々の端部に個別
   電極（９）が設けられた個別パターン（３）を形成し、
   前記共通パターン（２）の枝部（６）と各個別パターン
   （３）とに跨がって厚膜抵抗素子（４）を各々前記セラ
   ミック基板（１）の長手方向に対して平行に配設して成
   ることを特徴とするチップ型ネットワーク抵抗器。
3. 【請求項３】 前記絶縁性セラミック基板（１）上に溝
   （７）を形成し、該溝（７）上に共通パターン（２）を
   形成したことを特徴とする請求項１又は２記載のチップ
   型ネットワーク抵抗器。
4. 【請求項４】 共通パターン（２）の両端に、前記個別
   電極（９）と同じ幅の共通電極（１０）、又は前記個別
   電極（９）より幅の狭い共通電極（１０）を形成したこ
   とを特徴とする請求項１、２又は３記載のチップ型ネッ
   トワーク抵抗器。