JP2867227B2 - 光電変換半導体装置およびその製造方法 - Google Patents
光電変換半導体装置およびその製造方法Info
- Publication number
- JP2867227B2 JP2867227B2 JP7081592A JP8159295A JP2867227B2 JP 2867227 B2 JP2867227 B2 JP 2867227B2 JP 7081592 A JP7081592 A JP 7081592A JP 8159295 A JP8159295 A JP 8159295A JP 2867227 B2 JP2867227 B2 JP 2867227B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity region
- gate
- type impurity
- photoelectric conversion
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 238000006243 chemical reaction Methods 0.000 title claims description 23
- 239000012535 impurity Substances 0.000 claims description 86
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 46
- 229920005591 polysilicon Polymers 0.000 claims description 46
- 239000010410 layer Substances 0.000 claims description 33
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 17
- 229920001721 polyimide Polymers 0.000 claims description 16
- 239000004642 Polyimide Substances 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 21
- 238000000206 photolithography Methods 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000012046 mixed solvent Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- -1 Si 3 N 4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
- H01L31/1124—Devices with PN homojunction gate
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、光電変換半導体装置
およびその製造方法に関するものである。
およびその製造方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の光電変換半導体
装置としては図１５に模式断面図として示すようにＮ型
半導体基板１の一方の面にはＰ+ 型不純物領域３と周辺
からの暗電流を吸収するためのＰ+ 型不純物領域である
ガードリング１７が、もう一方の面（裏面と称す）には
Ｎ型半導体基板１より不純物濃度の高いＮ+ 型不純物領
域４が形成され、Ｎ型半導体基板１の面の、Ｐ+ 型不純
物領域３とガードリング１７とＮ+ 型不純物領域４以外
の部分は、フィールドＳｉＯ2 ２が形成され、Ｐ + 型不
純物領域３上には、ゲートＳｉＯ2 ５、ゲートＳｉ3 Ｎ
4 ６、上部ＳｉＯ 2 ７、ゲート電極としてたとえばゲー
トポリシリコン８が順に形成され、ゲートＳｉ3 Ｎ4
６、上部ＳｉＯ2 ７は、フィールドＳｉＯ2 ２上にゲー
トポリシリコン８の張り出し分以上に張り出して形成さ
れていた。
装置としては図１５に模式断面図として示すようにＮ型
半導体基板１の一方の面にはＰ+ 型不純物領域３と周辺
からの暗電流を吸収するためのＰ+ 型不純物領域である
ガードリング１７が、もう一方の面（裏面と称す）には
Ｎ型半導体基板１より不純物濃度の高いＮ+ 型不純物領
域４が形成され、Ｎ型半導体基板１の面の、Ｐ+ 型不純
物領域３とガードリング１７とＮ+ 型不純物領域４以外
の部分は、フィールドＳｉＯ2 ２が形成され、Ｐ + 型不
純物領域３上には、ゲートＳｉＯ2 ５、ゲートＳｉ3 Ｎ
4 ６、上部ＳｉＯ 2 ７、ゲート電極としてたとえばゲー
トポリシリコン８が順に形成され、ゲートＳｉ3 Ｎ4
６、上部ＳｉＯ2 ７は、フィールドＳｉＯ2 ２上にゲー
トポリシリコン８の張り出し分以上に張り出して形成さ
れていた。
【０００３】ゲートポリシリコン８には読出し電極１１
が形成されゲートＳｉＯ2 ５、ゲートＳｉ3 Ｎ4 ６、上
部ＳｉＯ2 ７の３層を誘電体とする容量読出しが行われ
る。この場合誘電体は３層である必要は必ずしもなくＳ
ｉＯ2 単独あるいはＳｉＯ 2 とＳｉ3 Ｎ4 の２層でもか
まわないが、ＳｉＯ2 、Ｓｉ3 Ｎ4 、ＳｉＯ2 の３層が
特に信頼性、耐久性に優れている。
が形成されゲートＳｉＯ2 ５、ゲートＳｉ3 Ｎ4 ６、上
部ＳｉＯ2 ７の３層を誘電体とする容量読出しが行われ
る。この場合誘電体は３層である必要は必ずしもなくＳ
ｉＯ2 単独あるいはＳｉＯ 2 とＳｉ3 Ｎ4 の２層でもか
まわないが、ＳｉＯ2 、Ｓｉ3 Ｎ4 、ＳｉＯ2 の３層が
特に信頼性、耐久性に優れている。
【０００４】１方Ｐ+ 型不純物領域３にはポリシリコン
よりなる抵抗要素であるポリシリコン抵抗９を介して逆
電圧印加電極１３が接続されている。図３はこのような
光電変換半導体装置のＰ+ 型不純物領域４の配置を示す
模式平面図である。図１５は図３ののＰ+ 型不純物領域
３をストリップ１本につき長手方向に点線Ａ１からＡ２
を１部途中を省略してみたものである。このような光電
変換半導体装置は高い逆電圧を印加し空乏層を深く延ば
すことにより高エネルギーの放射線の検出などに使用さ
れ、ストリップの方向が直交するようにこの光電変換半
導体装置を２個重ねることにより２次元の位置検出機能
をもたせることができる。
よりなる抵抗要素であるポリシリコン抵抗９を介して逆
電圧印加電極１３が接続されている。図３はこのような
光電変換半導体装置のＰ+ 型不純物領域４の配置を示す
模式平面図である。図１５は図３ののＰ+ 型不純物領域
３をストリップ１本につき長手方向に点線Ａ１からＡ２
を１部途中を省略してみたものである。このような光電
変換半導体装置は高い逆電圧を印加し空乏層を深く延ば
すことにより高エネルギーの放射線の検出などに使用さ
れ、ストリップの方向が直交するようにこの光電変換半
導体装置を２個重ねることにより２次元の位置検出機能
をもたせることができる。
【０００５】更に図４にＮ+ 型不純物領域４とＰ+ 型不
純物領域５の配置を模式平面図として示すようにＮ+ 型
不純物領域４をもＰ+ 型不純物領域３同様にストリップ
化しかつＰ+ 型不純物領域と直交する（両面ストリップ
化）ようにすることで１個の光電変換半導体装置で２次
元の位置検出機能をもたせることができる。
純物領域５の配置を模式平面図として示すようにＮ+ 型
不純物領域４をもＰ+ 型不純物領域３同様にストリップ
化しかつＰ+ 型不純物領域と直交する（両面ストリップ
化）ようにすることで１個の光電変換半導体装置で２次
元の位置検出機能をもたせることができる。
【０００６】この光電変換半導体装置はＮ+ 型不純物領
域のある面をもＰ+ 型不純物領域のある面と同様の構造
とするものである。図１６は図４のＰ+ 型不純物領域ス
トリップを１本につき長手方向に点線Ａ１からＡ２を１
部途中を省略してみたものである。
域のある面をもＰ+ 型不純物領域のある面と同様の構造
とするものである。図１６は図４のＰ+ 型不純物領域ス
トリップを１本につき長手方向に点線Ａ１からＡ２を１
部途中を省略してみたものである。
【０００７】次に前記図１６に示したような両面ストリ
ップ化した光電変換半導体装置の製造方法の工程図を図
１７から図２６に示す。図１５に示したような光電変換
半導体装置の製造方法の工程も片面だけのプロセスをお
こなうだけで基本的には同じである。
ップ化した光電変換半導体装置の製造方法の工程図を図
１７から図２６に示す。図１５に示したような光電変換
半導体装置の製造方法の工程も片面だけのプロセスをお
こなうだけで基本的には同じである。
【０００８】図１７において、Ｎ型半導体基板１にＰ+
型不純物領域３とガードリング１７が、裏面にはＮ型半
導体基板１より不純物濃度の高いＮ+ 型不純物領域４が
形成されている。Ｎ型半導体基板１の、Ｐ+ 型不純物領
域３とＮ+ 型不純物領域４以外の面にはフィールドＳｉ
Ｏ2 ２が形成されており、Ｐ+ 型不純物領域３とＮ+型
不純物領域４の上には、ゲートＳｉＯ2 ５、が形成され
ている。
型不純物領域３とガードリング１７が、裏面にはＮ型半
導体基板１より不純物濃度の高いＮ+ 型不純物領域４が
形成されている。Ｎ型半導体基板１の、Ｐ+ 型不純物領
域３とＮ+ 型不純物領域４以外の面にはフィールドＳｉ
Ｏ2 ２が形成されており、Ｐ+ 型不純物領域３とＮ+型
不純物領域４の上には、ゲートＳｉＯ2 ５、が形成され
ている。
【０００９】次に図１８に示すように、Ｎ型半導体基板
１の両面にＬＰＣＶＤ法でゲートＳｉ3 Ｎ4 膜１４をそ
の上に上部ＳｉＯ2 膜１５をその上にポリシリコン膜１
６を順番に両面に形成し、所定の形状にゲートポリシリ
コンのレジスト２２を形成する。また、裏面は保護する
ために全面にレジスト２６をコートする。
１の両面にＬＰＣＶＤ法でゲートＳｉ3 Ｎ4 膜１４をそ
の上に上部ＳｉＯ2 膜１５をその上にポリシリコン膜１
６を順番に両面に形成し、所定の形状にゲートポリシリ
コンのレジスト２２を形成する。また、裏面は保護する
ために全面にレジスト２６をコートする。
【００１０】次に図１９に示すように、図１８で形成し
たレジストをマスクにして、ポリシリコン膜１６をエッ
チングし、所定の形状のゲート電極としてのゲートポリ
シリコン８を形成する。そのあと図２０に示すように、
所定のゲートＳｉ3 Ｎ4 の形状にレジスト２０、レジス
ト２４を形成する。また、裏面は保護するために全面に
レジスト２６をコートする。ここで、レジスト２０はマ
スクの合わせ精度の分、ゲートポリシリコンより大きく
しておかねばならない。そうしないとの後の上部ＳｉＯ
2 やゲートＳｉ3 Ｎ4 のエッチング時にゲートポリシリ
コンがエッチングされてしまう可能性がある。
たレジストをマスクにして、ポリシリコン膜１６をエッ
チングし、所定の形状のゲート電極としてのゲートポリ
シリコン８を形成する。そのあと図２０に示すように、
所定のゲートＳｉ3 Ｎ4 の形状にレジスト２０、レジス
ト２４を形成する。また、裏面は保護するために全面に
レジスト２６をコートする。ここで、レジスト２０はマ
スクの合わせ精度の分、ゲートポリシリコンより大きく
しておかねばならない。そうしないとの後の上部ＳｉＯ
2 やゲートＳｉ3 Ｎ4 のエッチング時にゲートポリシリ
コンがエッチングされてしまう可能性がある。
【００１１】次に図２１に示すように、上部ＳｉＯ2 膜
１５とゲートＳｉ3 Ｎ4 膜１４をエッチングし、上部Ｓ
ｉＯ2 ７とゲートＳｉ3 Ｎ4 ６を形成する。同様のプロ
セスをＮ+ 型不純物領域３が形成されている面にも行う
ことにより図２２のように両面にゲートポリシリコン
８、上部ＳｉＯ2 ７、ゲートＳｉ3 Ｎ 4 ６、が形成され
る。
１５とゲートＳｉ3 Ｎ4 膜１４をエッチングし、上部Ｓ
ｉＯ2 ７とゲートＳｉ3 Ｎ4 ６を形成する。同様のプロ
セスをＮ+ 型不純物領域３が形成されている面にも行う
ことにより図２２のように両面にゲートポリシリコン
８、上部ＳｉＯ2 ７、ゲートＳｉ3 Ｎ 4 ６、が形成され
る。
【００１２】そのあと図２３に示すように層間絶縁膜１
０を形成し次に図２４に示すように抵抗要素形成のため
ポリシリコン膜１８を形成しついで図２５に示すように
抵抗要素となる部分にレジスト２１、裏面には保護のた
めレジスト２６を形成し他の部分はイオン注入により低
抵抗化をはかり、ポリシリコン抵抗９が形成される。
０を形成し次に図２４に示すように抵抗要素形成のため
ポリシリコン膜１８を形成しついで図２５に示すように
抵抗要素となる部分にレジスト２１、裏面には保護のた
めレジスト２６を形成し他の部分はイオン注入により低
抵抗化をはかり、ポリシリコン抵抗９が形成される。
【００１３】そのあと図２６に示すように所定の形状に
ポリシリコン膜をエッチングしこのプロセスをＮ+ 型不
純物領域の面にも行う。更に図２７に示すように層間絶
縁膜１０を両面に形成しそのあとコンタクトを形成しＡ
ｌなどの金属電極で図２８に示すように読出し電極１
１、逆電圧印加電極１３などをし最後にパシベーション
膜２５を形成することで図１６に示す両面ストリップ化
した光電変換半導体装置が完成する。
ポリシリコン膜をエッチングしこのプロセスをＮ+ 型不
純物領域の面にも行う。更に図２７に示すように層間絶
縁膜１０を両面に形成しそのあとコンタクトを形成しＡ
ｌなどの金属電極で図２８に示すように読出し電極１
１、逆電圧印加電極１３などをし最後にパシベーション
膜２５を形成することで図１６に示す両面ストリップ化
した光電変換半導体装置が完成する。
【００１４】ところでこのように両面ストリップ化する
場合Ｐ+ 型不純物領域とＮ+ 型不純物領域の読出しは互
いに直交する方向から行うことになり不都合な場合があ
る。そのときは図１１に模式平面図で示すようにＮ+ 型
不純物領域に直交して第２金属電極としての読出しライ
ン１９を形成すればよい。
場合Ｐ+ 型不純物領域とＮ+ 型不純物領域の読出しは互
いに直交する方向から行うことになり不都合な場合があ
る。そのときは図１１に模式平面図で示すようにＮ+ 型
不純物領域に直交して第２金属電極としての読出しライ
ン１９を形成すればよい。
【００１５】この場合読出し電極１１などの金属電極と
読出しラインとしての第２金属電極との層間絶縁膜とし
て静電容量の小さなポリイミド膜を使用することがこの
ましい。
読出しラインとしての第２金属電極との層間絶縁膜とし
て静電容量の小さなポリイミド膜を使用することがこの
ましい。
【００１６】
【発明が解決しようとする課題】従来の光電変換半導体
装置においては、前記のようにゲート電極たとえばゲー
トポリシリコンとゲートＳｉ3 Ｎ4 膜それぞれについて
フォトリソグラフィーの工程が必要であり、また、フォ
トリソグラフィーの合わせ精度の点から、ゲートＳｉ3
Ｎ4 膜は、ゲート電極より充分広く形成される必要があ
った。従って、製造工程は多くなり、かつゲート電極の
張り出し分以上にＳｉ3 Ｎ4 膜が存在せざるをえず、そ
のためＰＮジャンクションの逆バイアスリークが多くな
ってしまうという課題があった。
装置においては、前記のようにゲート電極たとえばゲー
トポリシリコンとゲートＳｉ3 Ｎ4 膜それぞれについて
フォトリソグラフィーの工程が必要であり、また、フォ
トリソグラフィーの合わせ精度の点から、ゲートＳｉ3
Ｎ4 膜は、ゲート電極より充分広く形成される必要があ
った。従って、製造工程は多くなり、かつゲート電極の
張り出し分以上にＳｉ3 Ｎ4 膜が存在せざるをえず、そ
のためＰＮジャンクションの逆バイアスリークが多くな
ってしまうという課題があった。
【００１７】更に両面ストリップ化した場合、１方の面
をフォトリソグラフィープロセス操作をしているあいだ
反対側の面が装置の支持機構などに接触し、その影響で
レジストや汚れがとれにくくなりリーク増の原因とな
る。またポリイミド膜に形成したＡｌ金属電極は接着力
が弱くワイヤボンディングなどではがれやすいという欠
点がある。
をフォトリソグラフィープロセス操作をしているあいだ
反対側の面が装置の支持機構などに接触し、その影響で
レジストや汚れがとれにくくなりリーク増の原因とな
る。またポリイミド膜に形成したＡｌ金属電極は接着力
が弱くワイヤボンディングなどではがれやすいという欠
点がある。
【００１８】
【課題を解決するための手段】上記課題を解決するため
に、この発明では、第１の手段としてＰ+型不純物領域
上の誘電体層は、フィールドＳｉＯ2 の上には、ゲート
電極の張り出し分以上に誘電体層が存在しない構造とし
た。
に、この発明では、第１の手段としてＰ+型不純物領域
上の誘電体層は、フィールドＳｉＯ2 の上には、ゲート
電極の張り出し分以上に誘電体層が存在しない構造とし
た。
【００１９】第２の手段として誘電体層はゲートＳｉ3
Ｎ4 、上部ＳｉＯ2 よりなる構造とした。第３の手段と
してＮ＋型不純物領域上にもゲートＳｉＯ2 、誘電体
層、ゲート電極を形成しそのとき誘電体層は、フィール
ドＳｉＯ2 の上には、ゲート電極の張り出し分以上に誘
電体層が存在しない構造とした。
Ｎ4 、上部ＳｉＯ2 よりなる構造とした。第３の手段と
してＮ＋型不純物領域上にもゲートＳｉＯ2 、誘電体
層、ゲート電極を形成しそのとき誘電体層は、フィール
ドＳｉＯ2 の上には、ゲート電極の張り出し分以上に誘
電体層が存在しない構造とした。
【００２０】次に第４の手段としてＰ+ 型不純物領域上
のゲートポリシリコン形成時のレジストまたは、形成さ
れたゲート電極をマスクとして誘電体層をエッチングし
て形成することにした。次に第５の手段としてＮ+ 型不
純物領域上にもゲートＳｉＯ2 、誘電体層、ゲート電極
を形成しそのときゲートポリシリコン形成時のレジスト
または、形成されたゲート電極をマスクとして誘電体層
をエッチングして形成することにした。
のゲートポリシリコン形成時のレジストまたは、形成さ
れたゲート電極をマスクとして誘電体層をエッチングし
て形成することにした。次に第５の手段としてＮ+ 型不
純物領域上にもゲートＳｉＯ2 、誘電体層、ゲート電極
を形成しそのときゲートポリシリコン形成時のレジスト
または、形成されたゲート電極をマスクとして誘電体層
をエッチングして形成することにした。
【００２１】次に第６の手段として両面ストリップ化し
た場合、フォトリソグラフィープロセスでのレジストの
除去に硫酸と過酸化水素水の混合溶媒あるいは硝酸によ
る除去工程を有することとした。次に第７の手段として
逆電圧印加電極に接続した抵抗要素とゲート電極が同一
ポリシリコン膜より形成することとした。
た場合、フォトリソグラフィープロセスでのレジストの
除去に硫酸と過酸化水素水の混合溶媒あるいは硝酸によ
る除去工程を有することとした。次に第７の手段として
逆電圧印加電極に接続した抵抗要素とゲート電極が同一
ポリシリコン膜より形成することとした。
【００２２】次に第８の手段として読出しラインとして
の第２金属電極のワイヤボンディング等による外部接続
部（パッド部）の周辺で読出し電極などの金属電極と重
ならない部分を部分的にポリイミド層間絶縁膜を形成し
ないようにする。
の第２金属電極のワイヤボンディング等による外部接続
部（パッド部）の周辺で読出し電極などの金属電極と重
ならない部分を部分的にポリイミド層間絶縁膜を形成し
ないようにする。
【００２３】
【作用】第１の手段によりＰＮジャンクションの逆バイ
アスリークが減少する。第２の手段により誘電体層の耐
久性が向上する。第３の手段によりＰＮジャンクション
の逆バイアスリークが減少する。
アスリークが減少する。第２の手段により誘電体層の耐
久性が向上する。第３の手段によりＰＮジャンクション
の逆バイアスリークが減少する。
【００２４】第４の手段、第５の手段により製造工程数
が減り、かつＰＮジャンクションの逆バイアスリークが
減少する。第６の手段により装置の支持機構などにより
裏面のレジストの汚染に起因する逆バイアスリークが減
少する。
が減り、かつＰＮジャンクションの逆バイアスリークが
減少する。第６の手段により装置の支持機構などにより
裏面のレジストの汚染に起因する逆バイアスリークが減
少する。
【００２５】第７の手段によりゲート電極、ゲートＳｉ
3 Ｎ4 、上部ＳｉＯ2 が容易に同一形状となりかつ製造
工程を減らすことができる。第８の手段によりワイヤボ
ンディング部のＡｌ電極がポリイミド層に形成されない
ため接着力が向上し、かつ読出しラインとしての第２金
属電極などと読出電極の層間絶縁膜として静電容量の小
さなポリイミドが問題なく使用できる。
3 Ｎ4 、上部ＳｉＯ2 が容易に同一形状となりかつ製造
工程を減らすことができる。第８の手段によりワイヤボ
ンディング部のＡｌ電極がポリイミド層に形成されない
ため接着力が向上し、かつ読出しラインとしての第２金
属電極などと読出電極の層間絶縁膜として静電容量の小
さなポリイミドが問題なく使用できる。
【００２６】
【実施例】以下に、本発明の実施例を図面に基づいて説
明する。図１は本発明の第１の実施例を示す半導体装置
の模式断面図であり、図３のＰ + 型不純物領域３をスト
リップ１本につき長手方向に点線Ａ１からＡ２を１部途
中を省略してみたものである。
明する。図１は本発明の第１の実施例を示す半導体装置
の模式断面図であり、図３のＰ + 型不純物領域３をスト
リップ１本につき長手方向に点線Ａ１からＡ２を１部途
中を省略してみたものである。
【００２７】Ｎ型半導体基板１にＰ+ 型不純物領域３と
ガードリング１７が形成され、Ｎ型半導体基板１のＰ+
型不純物領域３のある面の反対側の面（裏面）には、Ｎ
型半導体基板１より不純物濃度の高いＮ+ 型不純物領域
４が形成されている。Ｎ型半導体基板１の面の、Ｐ+ 型
不純物領域３とガードリング１７とＮ＋型不純物領域４
以外の部分は、フィールドＳｉＯ2 ２が形成されてい
る。
ガードリング１７が形成され、Ｎ型半導体基板１のＰ+
型不純物領域３のある面の反対側の面（裏面）には、Ｎ
型半導体基板１より不純物濃度の高いＮ+ 型不純物領域
４が形成されている。Ｎ型半導体基板１の面の、Ｐ+ 型
不純物領域３とガードリング１７とＮ＋型不純物領域４
以外の部分は、フィールドＳｉＯ2 ２が形成されてい
る。
【００２８】Ｐ＋型不純物領域３の上には、ゲートＳｉ
Ｏ2 ５、誘電体層としてゲートＳｉ 3 Ｎ4 ６と上部Ｓｉ
Ｏ2 ７、ゲート電極としてゲートポリシリコン８が順に
形成されており、そのゲートＳｉ3 Ｎ4 ６、上部ＳｉＯ
2 ７は、ゲートポリシリコン８と同じ形状に形成されて
いる。
Ｏ2 ５、誘電体層としてゲートＳｉ 3 Ｎ4 ６と上部Ｓｉ
Ｏ2 ７、ゲート電極としてゲートポリシリコン８が順に
形成されており、そのゲートＳｉ3 Ｎ4 ６、上部ＳｉＯ
2 ７は、ゲートポリシリコン８と同じ形状に形成されて
いる。
【００２９】この例ではポリシリコン抵抗９を介して逆
電圧印加電極１３によりバイアス電圧が加えられ、ゲー
トポリシリコン８とＰ+ 型不純物領域３の間の容量成分
により読出し電極１１により容量読みだしが行われるこ
とになる。なお本発明は誘電体は３層である必要は必ず
しもなくＳｉＯ2 単独あるいはＳｉＯ2 とＳｉ3 Ｎ4 の
２層でもかまわないが、ＳｉＯ2 、Ｓｉ3 Ｎ4 、ＳｉＯ
2の３層が特に信頼性、耐久性に優れており本実施例で
は３層の構造について述べるがもちろん単独あるいは２
層についても当てはまる。
電圧印加電極１３によりバイアス電圧が加えられ、ゲー
トポリシリコン８とＰ+ 型不純物領域３の間の容量成分
により読出し電極１１により容量読みだしが行われるこ
とになる。なお本発明は誘電体は３層である必要は必ず
しもなくＳｉＯ2 単独あるいはＳｉＯ2 とＳｉ3 Ｎ4 の
２層でもかまわないが、ＳｉＯ2 、Ｓｉ3 Ｎ4 、ＳｉＯ
2の３層が特に信頼性、耐久性に優れており本実施例で
は３層の構造について述べるがもちろん単独あるいは２
層についても当てはまる。
【００３０】本発明においては、ゲートＳｉ3 Ｎ4 ６、
上部ＳｉＯ2 ７は、ゲートポリシリコン８と同じ形状に
形成されているため、フィールドＳｉＯ2 ２の上には、
ゲートポリシリコン８の張り出し分しかＳｉ3 Ｎ4 膜が
存在しない。このことにより、ＰＮジャンクションの逆
バイアスリークが減少するという利点がある。
上部ＳｉＯ2 ７は、ゲートポリシリコン８と同じ形状に
形成されているため、フィールドＳｉＯ2 ２の上には、
ゲートポリシリコン８の張り出し分しかＳｉ3 Ｎ4 膜が
存在しない。このことにより、ＰＮジャンクションの逆
バイアスリークが減少するという利点がある。
【００３１】図２は本発明の第２の実施例のＮ+ 型不純
物領域もストリップ化された両面ストリップの２次元の
半導体装置の模式断面図であり、図４ののＰ+ 型不純物
領域３をストリップ１本につき長手方向に点線Ａ１から
Ａ２を１部途中を省略してみたものである。
物領域もストリップ化された両面ストリップの２次元の
半導体装置の模式断面図であり、図４ののＰ+ 型不純物
領域３をストリップ１本につき長手方向に点線Ａ１から
Ａ２を１部途中を省略してみたものである。
【００３２】Ｎ＋型不純物領域上にもゲートＳｉＯ2
５、ゲートＳｉ3 Ｎ4 ６、上部ＳｉＯ 2 ７、ゲート電極
としてゲートポリシリコン８が順に形成されており、そ
のゲートＳｉ3 Ｎ4 ６、上部ＳｉＯ2 ７は、ゲートポリ
シリコン８と同じ形状に形成されている 図５は、本発明の製造方法の第２の実施例を示す工程順
断面図である。
５、ゲートＳｉ3 Ｎ4 ６、上部ＳｉＯ 2 ７、ゲート電極
としてゲートポリシリコン８が順に形成されており、そ
のゲートＳｉ3 Ｎ4 ６、上部ＳｉＯ2 ７は、ゲートポリ
シリコン８と同じ形状に形成されている 図５は、本発明の製造方法の第２の実施例を示す工程順
断面図である。
【００３３】なお本発明の第１の実施例は同様のプロセ
スを片面についてだけ行うものであるから以下の説明で
容易に理解できるので省略する。本発明も最初は従来例
と同じプロセスとなり図１７に示すようにＮ型半導体基
板１にＰ+ 型不純物領域３とガードリング１７が、裏面
にはＮ型半導体基板１より不純物濃度の高いＮ+ 型不純
物領域４が形成されている。
スを片面についてだけ行うものであるから以下の説明で
容易に理解できるので省略する。本発明も最初は従来例
と同じプロセスとなり図１７に示すようにＮ型半導体基
板１にＰ+ 型不純物領域３とガードリング１７が、裏面
にはＮ型半導体基板１より不純物濃度の高いＮ+ 型不純
物領域４が形成されている。
【００３４】Ｎ型半導体基板１の、Ｐ+ 型不純物領域３
とＮ+ 型不純物領域４以外の面にはフィールドＳｉＯ2
２が形成されており、Ｐ+ 型不純物領域３とＮ+ 型不純
物領域４の上には、ゲートＳｉＯ2 ５が形成されてい
る。次にＮ型半導体基板１の両面にＬＰＣＶＤ法でゲー
トＳｉ3 Ｎ4 膜１４をその上に上部ＳｉＯ2 膜１５をそ
の上にポリシリコン膜１６を順番に両面に形成しそのあ
と図５に示すように所定の形状にポリシリコン抵抗のレ
ジスト２１を形成し、裏面は保護するために全面にレジ
スト２６をコートする。
とＮ+ 型不純物領域４以外の面にはフィールドＳｉＯ2
２が形成されており、Ｐ+ 型不純物領域３とＮ+ 型不純
物領域４の上には、ゲートＳｉＯ2 ５が形成されてい
る。次にＮ型半導体基板１の両面にＬＰＣＶＤ法でゲー
トＳｉ3 Ｎ4 膜１４をその上に上部ＳｉＯ2 膜１５をそ
の上にポリシリコン膜１６を順番に両面に形成しそのあ
と図５に示すように所定の形状にポリシリコン抵抗のレ
ジスト２１を形成し、裏面は保護するために全面にレジ
スト２６をコートする。
【００３５】このようにしてイオン注入でポリシリコン
膜１６をレジスト２１の部分を除いて低抵抗化しポリシ
リコン抵抗９が形成される。前記の工程は、Ｎ型半導体
基板１の両面に同時にゲートＳｉ3 Ｎ4 膜１４、上部Ｓ
ｉＯ2 膜１５、ポリシリコン膜１６を形成するほうが良
い。そうすると、片面ずつ膜を形成する場合に比較して
工程が半分になり、かつ、片面ずつ膜を形成する場合に
膜を形成しない面に装置のホルダー等で傷がつく等の不
具合を防止できる。
膜１６をレジスト２１の部分を除いて低抵抗化しポリシ
リコン抵抗９が形成される。前記の工程は、Ｎ型半導体
基板１の両面に同時にゲートＳｉ3 Ｎ4 膜１４、上部Ｓ
ｉＯ2 膜１５、ポリシリコン膜１６を形成するほうが良
い。そうすると、片面ずつ膜を形成する場合に比較して
工程が半分になり、かつ、片面ずつ膜を形成する場合に
膜を形成しない面に装置のホルダー等で傷がつく等の不
具合を防止できる。
【００３６】次に図６に示すように、ポリシリコン膜１
６からゲート電極としてのゲートポリシリコン等を形成
し余分なポリシリコンを除去形成するためレジスト２２
およびレジスト２３が形成され裏面には保護のためのレ
ジスト２６が形成される。これらレジストをもとにエッ
チングを行いそのあとレジストを除去することにより図
７に示すように所定のゲートＳｉ3 Ｎ4 ６、上部ＳｉＯ
2 ７、ゲートポリシリコン８、ポリシリコン抵抗９が形
成されまず片面に形成される。
６からゲート電極としてのゲートポリシリコン等を形成
し余分なポリシリコンを除去形成するためレジスト２２
およびレジスト２３が形成され裏面には保護のためのレ
ジスト２６が形成される。これらレジストをもとにエッ
チングを行いそのあとレジストを除去することにより図
７に示すように所定のゲートＳｉ3 Ｎ4 ６、上部ＳｉＯ
2 ７、ゲートポリシリコン８、ポリシリコン抵抗９が形
成されまず片面に形成される。
【００３７】なおこの場合図６に示す工程でまずエッチ
ングによりゲートポリシリコン８およびポリシリコン抵
抗９を形成してからこのゲートポリシリコン８およびポ
リシリコン抵抗９をマスクにしてゲートＳｉ3 Ｎ4 ６、
上部ＳｉＯ2 ７を形成してもよい。
ングによりゲートポリシリコン８およびポリシリコン抵
抗９を形成してからこのゲートポリシリコン８およびポ
リシリコン抵抗９をマスクにしてゲートＳｉ3 Ｎ4 ６、
上部ＳｉＯ2 ７を形成してもよい。
【００３８】同様の工程を残りの面にも行うことにより
図８に示すように両面にゲートＳｉ 3 Ｎ4 ６、上部Ｓｉ
Ｏ2 ７、ゲートポリシリコン８、ポリシリコン抵抗９が
形成される。ここでレジストの除去は特に注意が必要で
ある。
図８に示すように両面にゲートＳｉ 3 Ｎ4 ６、上部Ｓｉ
Ｏ2 ７、ゲートポリシリコン８、ポリシリコン抵抗９が
形成される。ここでレジストの除去は特に注意が必要で
ある。
【００３９】このような両面プロセスの際に裏面に保護
のために形成したレジストに装置の支持機構などから異
物が付着しこれがイオン注入を経たレジストを除去する
ために行う酸素プラズマ処理により基板に強固に固着し
これが欠陥の原因となり耐圧低下、逆バイアスリーク増
の原因となる。
のために形成したレジストに装置の支持機構などから異
物が付着しこれがイオン注入を経たレジストを除去する
ために行う酸素プラズマ処理により基板に強固に固着し
これが欠陥の原因となり耐圧低下、逆バイアスリーク増
の原因となる。
【００４０】これをさけるにはまず硫酸と過酸化水素水
の混合溶媒あるいは硝酸などの溶媒によりレジストの除
去を行いついで酸素プラズマ処理により完全にレジスト
を除去することが効果がある。そのあと図９に示すよう
に層間絶縁膜１０が形成されこれにコンタクトを形成し
たとえばＡｌなどを形成したあと所定の形状にエッチン
グすることにより図１０に示すように読出し電極１１、
Ａｌ電極１２、逆電圧印加電極１３が形成される。
の混合溶媒あるいは硝酸などの溶媒によりレジストの除
去を行いついで酸素プラズマ処理により完全にレジスト
を除去することが効果がある。そのあと図９に示すよう
に層間絶縁膜１０が形成されこれにコンタクトを形成し
たとえばＡｌなどを形成したあと所定の形状にエッチン
グすることにより図１０に示すように読出し電極１１、
Ａｌ電極１２、逆電圧印加電極１３が形成される。
【００４１】このような工程とすると、フォトリソグラ
フィーの工程が減る利点があり、かつセルフアライメン
トであるから、ゲートＳｉ3 Ｎ4 ６はゲートポリシリコ
ン８と同じ形になる。もし、ゲートポリシリコン８、上
部ＳｉＯ2 ７、ゲートＳｉ3 Ｎ4 ６をそれぞれフォトリ
ソグラフィーで別々に形成する場合には、マスクの合わ
せ精度の分はどうしてもゲートＳｉ3 Ｎ4 ６をゲートポ
リシリコン８より大きくせざるを得ず、そうすると、ジ
ャンクションの逆バイアスリークは増加してしまう。
フィーの工程が減る利点があり、かつセルフアライメン
トであるから、ゲートＳｉ3 Ｎ4 ６はゲートポリシリコ
ン８と同じ形になる。もし、ゲートポリシリコン８、上
部ＳｉＯ2 ７、ゲートＳｉ3 Ｎ4 ６をそれぞれフォトリ
ソグラフィーで別々に形成する場合には、マスクの合わ
せ精度の分はどうしてもゲートＳｉ3 Ｎ4 ６をゲートポ
リシリコン８より大きくせざるを得ず、そうすると、ジ
ャンクションの逆バイアスリークは増加してしまう。
【００４２】ところでこのままではＰ+ 型不純物領域３
とＮ+ 型不純物領域の読出しは互いに直交する方向から
行うことになり不都合な場合がある。そのときは図１１
にＮ+ 型不純物領域の配置を模式平面図で示すようなＮ
+ 型不純物領域に直交して読出しライン１９を形成すれ
ばよい。
とＮ+ 型不純物領域の読出しは互いに直交する方向から
行うことになり不都合な場合がある。そのときは図１１
にＮ+ 型不純物領域の配置を模式平面図で示すようなＮ
+ 型不純物領域に直交して読出しライン１９を形成すれ
ばよい。
【００４３】図１２から図１４はそのときの製造工程図
であり図１１のＮ+ 型不純物領域４をストリップ１本に
つき短尺方向に点線Ｂ１からＢ２を１部途中を省略して
みたものでＰ+ 型不純物領域ある面については省略して
ある。図１２に示すように図１０に引き続きＮ+ 型不純
物領域のある面に層間絶縁膜１０を形成しつぎに図１３
に示すように読出し電極１１にコンタクトしてＡｌによ
り読出しライン１９をＮ+ 型不純物領域長手方向に直交
して形成する。
であり図１１のＮ+ 型不純物領域４をストリップ１本に
つき短尺方向に点線Ｂ１からＢ２を１部途中を省略して
みたものでＰ+ 型不純物領域ある面については省略して
ある。図１２に示すように図１０に引き続きＮ+ 型不純
物領域のある面に層間絶縁膜１０を形成しつぎに図１３
に示すように読出し電極１１にコンタクトしてＡｌによ
り読出しライン１９をＮ+ 型不純物領域長手方向に直交
して形成する。
【００４４】次に図１４示すようにパシベーション膜２
５を形成する。ところで読出し電極１１と読出ライン１
９の層間絶縁膜として低静電容量のポリイミドを使用す
ると読出しの性能が向上するがＡｌとポリイミドの接着
力が弱くワイヤボンディングなどを行うと剥がれやす
い。
５を形成する。ところで読出し電極１１と読出ライン１
９の層間絶縁膜として低静電容量のポリイミドを使用す
ると読出しの性能が向上するがＡｌとポリイミドの接着
力が弱くワイヤボンディングなどを行うと剥がれやす
い。
【００４５】そこで本発明の第３の実施例として図３０
に示すＮ+ 型不純物領域の読出しラインの配置模式平面
図に点線で領域をポリイミド非形成部２９として示すよ
うに、あるいは図２９にＮ+ 型不純物領域のある面を模
式断面図に示すように読出し電極１１と読出ライン１９
の層間絶縁膜としてポリイミド層間絶縁膜２７を形成し
ワイヤボンディング等を行うパッド部２８のある部分に
はポリイミド層間絶縁膜２７がない構造とする。
に示すＮ+ 型不純物領域の読出しラインの配置模式平面
図に点線で領域をポリイミド非形成部２９として示すよ
うに、あるいは図２９にＮ+ 型不純物領域のある面を模
式断面図に示すように読出し電極１１と読出ライン１９
の層間絶縁膜としてポリイミド層間絶縁膜２７を形成し
ワイヤボンディング等を行うパッド部２８のある部分に
はポリイミド層間絶縁膜２７がない構造とする。
【００４６】このような構造でワイヤボンディング部の
Ａｌ電極がポリイミド層に形成されないため接着力が向
上し、かつ読出しラインとしての第２金属電極などと読
出し電極の層間絶縁膜として静電容量の小さなポリイミ
ドが問題なく使用できる。
Ａｌ電極がポリイミド層に形成されないため接着力が向
上し、かつ読出しラインとしての第２金属電極などと読
出し電極の層間絶縁膜として静電容量の小さなポリイミ
ドが問題なく使用できる。
【００４７】
【発明の効果】以上説明してきたように、本発明の方法
によれば、少ない製造工程でＰＮジャンクションの逆バ
イアスリークが少ない光電変換半導体装置を得ることが
できる。
によれば、少ない製造工程でＰＮジャンクションの逆バ
イアスリークが少ない光電変換半導体装置を得ることが
できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体装置の模式的断
面図である。
面図である。
【図２】本発明の第２の実施例の半導体装置の模式的断
面図である。
面図である。
【図３】本発明の第１の実施例の半導体装置のＰ+ 型不
純物領域の配置を示す模式的平面図である。
純物領域の配置を示す模式的平面図である。
【図４】本発明の第２の実施例の半導体装置の不純物領
域の配置を示す模式的平面図である。
域の配置を示す模式的平面図である。
【図５】本発明の半導体装置の製造工程図である。
【図６】本発明の半導体装置の製造工程図である。
【図７】本発明の半導体装置の製造工程図である。
【図８】本発明の半導体装置の製造工程図である。
【図９】本発明の半導体装置の製造工程図である。
【図１０】本発明の半導体装置の製造工程図である。
【図１１】本発明の第２の実施例の半導体装置のＮ+ 型
不純物領域の読出しラインの配置を示す模式平面図であ
る。
不純物領域の読出しラインの配置を示す模式平面図であ
る。
【図１２】本発明の半導体装置の製造工程図である。
【図１３】本発明の半導体装置の製造工程図である。
【図１４】本発明の半導体装置の製造工程図である。
【図１５】従来の半導体装置の模式的断面図である。
【図１６】従来の半導体装置の模式的断面図である。
【図１７】従来の半導体装置の製造工程図である。
【図１８】従来の半導体装置の製造工程図である。
【図１９】従来の半導体装置の製造工程図である。
【図２０】従来の半導体装置の製造工程図である。
【図２１】従来の半導体装置の製造工程図である。
【図２２】従来の半導体装置の製造工程図である。
【図２３】従来の半導体装置の製造工程図である。
【図２４】従来の半導体装置の製造工程図である。
【図２５】従来の半導体装置の製造工程図である。
【図２６】従来の半導体装置の製造工程図である。
【図２７】従来の半導体装置の製造工程図である。
【図２８】従来の半導体装置の製造工程図である。
【図２９】本発明の第３の実施例の半導体装置のＮ+ 型
不純物領域のある面の模式断面図である。
不純物領域のある面の模式断面図である。
【図３０】本発明の第３の実施例の半導体装置のＮ+ 型
不純物領域の読出しラインの配置を示す模式平面図であ
る。
不純物領域の読出しラインの配置を示す模式平面図であ
る。
１ Ｎ型半導体基板 ２ フィールドＳｉＯ2 ３ Ｐ+ 型不純物領域 ４ Ｎ+ 型不純物領域 ５ ゲートＳｉＯ2 ６ ゲートＳｉ3 Ｎ4 ７ 上部ＳｉＯ2 ８ ゲートポリシリコン ９ ポリシリコン抵抗 １０ 層間絶縁膜 １１ 読出し電極 １２ Ａｌ電極 １３ 逆電圧印加電極 １４ ゲートＳｉ3 Ｎ4 膜 １５ 上部ＳｉＯ2 膜 １６ ポリシリコン膜 １７ ガードリング １８ ポリシリコン膜 １９ 読出しライン ２０、２１、２２、２３、２４、２６ レジスト ２５ パシベーション膜 ２７ ポリイミド層間絶縁膜 ２８ パッド部 ２９ ポリイミド非形成部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小島 定夫 千葉県千葉市美浜区中瀬１丁目８番地 セイコー電子工業株式会社内 (56)参考文献 特開 平５−283668（ＪＰ，Ａ) 特開 平６−13644（ＪＰ，Ａ) 特開 平３−40419（ＪＰ，Ａ) 特開 平３−227010（ＪＰ，Ａ) 特開 平５−21334（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 31/10 H01L 27/14
Claims (6)
- 【請求項１】 第１導電型半導体基板の一方の面に第２
導電型不純物領域と前記第２不純物領域に離間したガー
ドリングを有し、 前記第２導電型不純物領域上にゲートＳｉＯ ２ 、誘電体
層、ゲート電極をこの面順に有し、 前記誘電体層は前記ゲート電極と同一形状であることを
特徴とする光電変換装置。 - 【請求項２】 誘電層がゲートＳｉ３Ｎ４、上部ＳｉＯ
２より形成されていることを特徴とする請求項１記載の
光電変換半導体装置。 - 【請求項３】 第２導電型不純物領域を形成された面と
反対の面に基板より不純物濃度の高い第１導電型不純物
領域が形成されており、その第１導電型不純物領域上に
もゲートＳｉＯ２、誘電体層、ゲート電極がこの順に形
成され、その誘電体層はゲート電極と同一形状に形成さ
れていることを特徴とする請求項１記載の光電変換装
置。 - 【請求項４】 第１導電型半導体基板の一方の面に第２
導電型不純物領域と前記第２不純物領域に離間したガー
ドリングを有し、 前記第２導電型不純物領域上にゲートＳｉＯ２、誘電体
層、ゲート電極をこの面順に有する光電変換半導体装置
の製造方法において、 前記誘電体層を、前記ゲート電極形成時のレジストまた
は前記ゲート電極をマスクとして形成する光電変換素子
の製造方法。 - 【請求項５】 第２導電型不純物領域が形成された面と
反対側の面に基板より不純物濃度の高い第１導電型不純
物領域が形成されており、その第１導電型不純物領域の
上にもにゲートＳｉＯ２、誘電体層、ゲート電極がこの
面に形成されている光電変換半導体装置の製造方法にお
いて、誘電体層はゲート電極形成時のレジスト、または
ゲート電極をマスクにして形成することを特徴とする請
求項４記載の光電変換半導体装置の製造方法。 - 【請求項６】 第１導電型半導体基板の一方の面に第２
導電型不純物領域が形成され、反対測の面に基板より不
純物濃度の高い第１導電型不純物形成領域が形成され、
その画方の不純物領域の上のゲートＳｉＯ ２ 、誘電体
層、ポリシリ コンよりなるゲート電極、金属電極が形成
され、一方の面に更に金属電極とポリイミド層間絶縁膜
を隔てて第２金属電極が形成されている光電変換装置に
おいて、第２金属電極の外部開口部（パシベーション膜
のない部分）あるいはワイヤボンディング等による外部
接続部つまりパット部の周辺が部分的にポリイミド層間
絶縁間膜が形成されていないことを特徴とする光電変換
半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7081592A JP2867227B2 (ja) | 1994-12-20 | 1995-04-06 | 光電変換半導体装置およびその製造方法 |
| EP95309317A EP0718896A3 (en) | 1994-12-20 | 1995-12-20 | Semiconductor photoelectric conversion device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-317202 | 1994-12-20 | ||
| JP31720294 | 1994-12-20 | ||
| JP7081592A JP2867227B2 (ja) | 1994-12-20 | 1995-04-06 | 光電変換半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08228020A JPH08228020A (ja) | 1996-09-03 |
| JP2867227B2 true JP2867227B2 (ja) | 1999-03-08 |
Family
ID=26422606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7081592A Expired - Fee Related JP2867227B2 (ja) | 1994-12-20 | 1995-04-06 | 光電変換半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0718896A3 (ja) |
| JP (1) | JP2867227B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61242058A (ja) * | 1985-04-19 | 1986-10-28 | Seiko Instr & Electronics Ltd | 多結晶シリコン抵抗の製造方法 |
| JPS62148953A (ja) * | 1985-12-23 | 1987-07-02 | Seiko Epson Corp | レジストの除去方法 |
| JPH04286361A (ja) * | 1991-03-15 | 1992-10-12 | Sony Corp | 固体撮像装置 |
| JP3356816B2 (ja) * | 1992-03-24 | 2002-12-16 | セイコーインスツルメンツ株式会社 | 半導体光電気変換装置 |
| JPH05283668A (ja) * | 1992-03-31 | 1993-10-29 | Matsushita Electron Corp | 固体撮像装置 |
-
1995
- 1995-04-06 JP JP7081592A patent/JP2867227B2/ja not_active Expired - Fee Related
- 1995-12-20 EP EP95309317A patent/EP0718896A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0718896A3 (en) | 1997-09-10 |
| EP0718896A2 (en) | 1996-06-26 |
| JPH08228020A (ja) | 1996-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4285116A (en) | Method of manufacturing high voltage MIS type semiconductor device | |
| US4707720A (en) | Semiconductor memory device | |
| JP2867227B2 (ja) | 光電変換半導体装置およびその製造方法 | |
| US5136348A (en) | Structure and manufacturing method for thin-film semiconductor diode device | |
| JPH06101547B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2919757B2 (ja) | 絶縁ゲート型半導体装置 | |
| US4060827A (en) | Semiconductor device and a method of making the same | |
| JP3057792B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08172135A (ja) | 半導体装置の製造方法および半導体集積回路装置 | |
| JPS6359257B2 (ja) | ||
| JP2886183B2 (ja) | フィールド分離絶縁膜の製造方法 | |
| JP2785792B2 (ja) | 電力用半導体素子 | |
| JP2773739B2 (ja) | 固体撮像装置の製造方法 | |
| JPS58216439A (ja) | 半導体装置 | |
| JPH0243766A (ja) | 半導体記憶装置の製造方法 | |
| JPH0710499Y2 (ja) | 可変容量ダイオ−ド装置 | |
| KR100199345B1 (ko) | 반도체 소자의 제조방법 | |
| CN115000177A (zh) | 阵列基板的制备方法及阵列基板、显示面板 | |
| JPS6346992B2 (ja) | ||
| JPS61198774A (ja) | 固体撮像装置およびその製造方法 | |
| JPH07273181A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0199261A (ja) | 半導体装置およびその製造方法 | |
| JPH05175238A (ja) | 接合型電界効果トランジスタ | |
| JPS62183163A (ja) | 半導体集積回路装置の製造方法 | |
| JP3992817B2 (ja) | 半導体光電変換装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101225 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101225 Year of fee payment: 12 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101225 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111225 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111225 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |