CN115000177A - 阵列基板的制备方法及阵列基板、显示面板 - Google Patents

阵列基板的制备方法及阵列基板、显示面板 Download PDF

Info

Publication number
CN115000177A
CN115000177A CN202210363647.5A CN202210363647A CN115000177A CN 115000177 A CN115000177 A CN 115000177A CN 202210363647 A CN202210363647 A CN 202210363647A CN 115000177 A CN115000177 A CN 115000177A
Authority
CN
China
Prior art keywords
layer
channel
water
array substrate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210363647.5A
Other languages
English (en)
Inventor
刘伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210363647.5A priority Critical patent/CN115000177A/zh
Publication of CN115000177A publication Critical patent/CN115000177A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/471—Inorganic layers
    • H01L21/473—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种阵列基板的制备方法及阵列基板、显示面板。所述阵列基板的制备方法包括以下步骤：提供基底；在基底上形成栅极；在栅极上形成栅极绝缘层；在栅极绝缘层上形成氧化物半导体层，氧化物半导体层包括沟道；在氧化物半导体层上形成沟道保护层，沟道保护层覆盖沟道，沟道保护层的材料包括金属；在氧化物半导体层上形成源极和漏极，源极和漏极位于沟道保护层的相对两侧；对沟道保护层进行氧化处理，以使沟道保护层形成为水溶性氧化物层；向水溶性氧化物层通入水汽，以除去水溶性氧化物层。本申请在提高薄膜晶体管稳定性的同时，实现了薄膜晶体管的小型化设计。

Description

阵列基板的制备方法及阵列基板、显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板的制备方法及阵列基板、显示面板。
背景技术
由于氧化物薄膜晶体管对氢敏感，当氢注入到氧化物薄膜晶体管的沟道时，会导致器件的阈值电压显著负偏甚至短路。具体来说，对于液晶显示面板，当栅极驱动电路中的薄膜晶体管出现阈值电压负偏时，会导致器件漏电，造成栅极驱动电路出现功能性不良；当面内的薄膜晶体管出现阈值电压负偏时，会造成显示异常，如像素常亮等。因此，阻止氢向氧化物薄膜晶体管的沟道的注入，进而防止氧化物薄膜晶体管出现阈值电压负偏现象，对于氧化物半导体的应用十分关键。
在现有的阵列基板中，为了防止氢注入薄膜晶体管沟道中而影响到薄膜晶体管的电学稳定性，通常会在沟道的表面设置蚀刻阻挡层，以形成蚀刻阻挡型薄膜晶体管。然而，蚀刻阻挡层的设置增大了薄膜晶体管的尺寸，不利于薄膜晶体管的小型化设计。
发明内容
本申请实施例提供一种阵列基板的制备方法及阵列基板、显示面板，以在提高薄膜晶体管稳定性的同时，实现薄膜晶体管的小型化设计。
本申请实施例提供一种阵列基板的制备方法，其包括以下步骤：
提供基底；
在所述基底上形成栅极；
在所述栅极上形成栅极绝缘层；
在所述栅极绝缘层上形成氧化物半导体层，所述氧化物半导体层包括沟道；
在所述氧化物半导体层上形成沟道保护层，所述沟道保护层覆盖所述沟道，所述沟道保护层的材料包括金属；
在所述氧化物半导体层上形成源极和漏极，所述源极和所述漏极位于所述沟道保护层的相对两侧；
对所述沟道保护层进行氧化处理，以使所述沟道保护层形成为水溶性氧化物层；以及
向所述水溶性氧化物层通入水汽，以除去所述水溶性氧化物层。
可选的，在本申请的一些实施例中，所述氧化物半导体层还包括源极接触部和漏极接触部，所述源极接触部和所述漏极接触部位于所述沟道的相对两侧，所述在所述氧化物半导体层上形成源极和漏极的步骤，包括：
在所述氧化物半导体层上形成源漏金属层，所述源漏金属层覆盖所述沟道保护层、所述源极接触部以及所述漏极接触部；
对所述源漏金属层进行图案化处理，以形成连接于所述源极接触部的源极和连接于所述漏极接触部的漏极。
可选的，在本申请的一些实施例中，所述源极于所述基底所在平面的正投影和所述漏极于所述基底所在平面的正投影均位于所述沟道保护层于所述基底所在平面的正投影的外侧。
可选的，在本申请的一些实施例中，所述向所述水溶性氧化物层通入水汽，以的步骤，包括：在30℃-60℃的温度范围内，向所述水溶性氧化物层通入水汽。
可选的，在本申请的一些实施例中，所述水溶性氧化物层的厚度为所述源极的厚度的1/10-1/5。
可选的，在本申请的一些实施例中，所述水溶性氧化物层的厚度为300埃-500埃，所述源极和所述漏极的厚度为2000埃-4000埃。
可选的，在本申请的一些实施例中，所述沟道保护层的材料为钼，所述水溶性氧化物层的材料为氧化钼。
可选的，在本申请的一些实施例中，所述向所述水溶性氧化物层通入水汽，以的步骤之后，还包括：在氧气气氛下对所述沟道进行退火处理。
本申请实施例提供一种阵列基板，所述阵列基板由前述任一实施例所述的阵列基板的制备方法制备得到。
本申请实施例还提供一种显示面板，所述显示面板包括如前述实施例所述的阵列基板。
在本申请提供的阵列基板的制备方法中，预先在氧化物半导体层的沟道上形成沟道保护层，在源极和漏极的形成过程中，由于沟道保护层的阻挡保护作用，体系中存在的氢并不会注入沟道内，从而可以避免氢对沟道的影响；当源极和漏极形成之后，由于沟道保护层通过氧化处理形成为易于去除的水溶性氧化物层，因此，通过向水溶性氧化物层通入水汽便可以除去水溶性氧化物层，从而减小了薄膜晶体管的尺寸，进而在提高薄膜晶体管稳定性的同时，能够实现薄膜晶体管的小型化设计。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的阵列基板的制备方法的流程示意图。
图2A至图2I是图1所示的阵列基板的制备方法中各步骤依次得到的结构示意图。
图3是本申请提供的阵列基板的结构示意图。
图4是本申请提供的显示面板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请提供一种阵列基板的制备方法及阵列基板、显示面板。以下分别进行详细说明。
请参照图1，本申请提供一种阵列基板的制备方法，其包括以下步骤：
101：提供基底；
102：在基底上形成栅极；
103：在栅极上形成栅极绝缘层；
104：在栅极绝缘层上形成氧化物半导体层，氧化物半导体层包括沟道；
105：在氧化物半导体层上形成沟道保护层，沟道保护层覆盖沟道，沟道保护层的材料包括金属；
106：在氧化物半导体层上形成源极和漏极，源极和漏极位于沟道保护层的相对两侧；
107：对沟道保护层进行氧化处理，以使沟道保护层形成为水溶性氧化物层；以及
108：向水溶性氧化物层通入水汽，以除去水溶性氧化物层。
由此，在本申请提供的阵列基板的制备方法中，预先在氧化物半导体层的沟道上形成沟道保护层，在源极和漏极的形成过程中，由于沟道保护层的阻挡保护作用，体系中存在的氢并不会注入沟道内，从而可以避免氢对沟道的影响；当源极和漏极形成之后，由于沟道保护层通过氧化处理形成为易于去除的水溶性氧化物层，因此，通过向水溶性氧化物层通入水汽便可以除去水溶性氧化物层，从而减小了薄膜晶体管的尺寸，进而在提高薄膜晶体管稳定性的同时，能够实现薄膜晶体管的小型化设计。
下面通过具体实施例对本申请提供的阵列基板的制备方法进行详细的阐述。
101：提供基底11，如图2A所示。
其中，基底11可以为刚性基底，如可以为玻璃基底；或者，基底11还可以为柔性基底，如可以为聚酰亚胺基底，本申请对基底11的材质不作具体限定。
102：在基底11上形成栅极12，如图2B所示。
具体的，依次采用物理气相沉积工艺和光刻工艺形成栅极12。其中，栅极12的材料可以包括铜、铝、钼和钛中的一种或多种，也可以包括由上述至少两种材料组合的合金。
103：在栅极12上形成栅极绝缘层13，如图2C所示。
具体的，采用化学气相沉积工艺形成栅极绝缘层13。其中，栅极绝缘层13的材料可以包括氧化硅、氮化硅或氮氧化硅中的一种或多种。在本实施例中，栅极绝缘层13的材料为氧化硅。栅极绝缘层13的厚度为1000埃-2000埃。
104：在栅极绝缘层13上形成氧化物半导体层14，氧化物半导体层14包括沟道141，如图2D所示。
具体的，依次采用物理气相沉积工艺和光刻工艺形成氧化物半导体层14。其中，氧化物半导体层14的材料包括IGZO、IGZTO、IGTO、IZTO、ITO和IZO中的一种或多种。在本实施例中，氧化物半导体层14的材料为IGZO。氧化物半导体层14的厚度为200埃-450埃。
在本实施例中，氧化物半导体层14还包括源极接触部142和漏极接触部143，源极接触部142和漏极接触部143位于沟道141的相对两侧。
105：在氧化物半导体层14上形成沟道保护层151，沟道保护层151覆盖沟道141，沟道保护层151的材料包括金属，如图2E所示。
具体的，依次采用物理气相沉积工艺和光刻工艺形成沟道保护层151。在本实施例中，沟道保护层151的材料为钼。由于钼能够防止氢向沟道141的注入，并能够隔绝水汽，进而能够对沟道保护层151起到良好的保护效果。其中，沟道保护层151完全覆盖沟道141，以最大化沟道保护层151的阻挡保护作用。
106：在氧化物半导体层14上形成源极16和漏极17，源极16和漏极17位于沟道保护层151的相对两侧。
具体的，步骤106包括：
1061：在氧化物半导体层14上形成源漏金属层161，源漏金属层161覆盖沟道保护层151、源极接触部142以及漏极接触部143，如图2F所示。
具体的，采用物理气相沉积工艺形成源漏金属层161。其中，源漏金属层161的材料可以包括铜、铝、钼和钛中的一种或多种，也可以包括由上述至少两种材料组合的合金。
1062：对源漏金属层161进行图案化处理，以形成连接于源极接触部142的源极16和连接于漏极接触部143的漏极17，如图2G所示。
具体的，采用光刻工艺对源漏金属层161进行图案化处理。其中，所述光刻工艺包括曝光、显影以及蚀刻。在对源漏金属层161进行蚀刻的过程中，由于沟道保护层151的阻挡保护作用，源漏金属层161蚀刻时所在体系内的氢并不会注入至沟道141内，从而可以避免氢对沟道141的影响；此外，由于沟道保护层151所用的钼能够隔绝外界水汽，因此，沟道保护层151还可以阻挡外界水汽向沟道141的入侵。
在本实施例中，源极16于基底11所在平面的正投影和漏极17于基底11所在平面的正投影均位于沟道保护层151于基底11所在平面的正投影的外侧。
107：对沟道保护层151进行氧化处理，以使沟道保护层151形成为水溶性氧化物层15，如图2H所示。
具体的，由于钼的氧化物溶于水，通过向沟道保护层151所在体系通入氧气，使得沟道保护层151被氧化，进而形成水溶性氧化物层15。其中，水溶性氧化物层15的材料为易于去除的氧化钼。
在本实施例中，水溶性氧化物层15的厚度为源极16的厚度的1/10-1/5。由于水溶性氧化物层15位于源极16和漏极17之间，上述设置能够避免在后续水溶性氧化物层15的去除过程中，水溶性氧化物层15与源极16的接触表面以及水溶性氧化物层15与漏极17的接触表面发生水溶性氧化物的残留现象，进而避免对源极16和漏极17的导电性能的影响。在一些具体实施方式中，水溶性氧化物层15的厚度为源极16的厚度的1/10、1/9、1/8、1/7、1/6或1/5。
在本实施例中，水溶性氧化物层15的厚度为源极16的厚度的1/6。在上述范围内，可以完全避免后续水溶性氧化物层15去除过程中对源极16和漏极17的影响。其中，水溶性氧化物层15的厚度为300埃-500埃，源极16的厚度和漏极17的厚度相同，均为2000埃-4000埃。在本实施例中，水溶性氧化物层15的厚度可以为500埃，源极16的厚度可以为3000埃。
108：向水溶性氧化物层15通入水汽，以除去水溶性氧化物层15，如图2I所示。
具体的，向水溶性氧化物层15通入水汽之后，水溶性氧化物层15中的水溶性氧化物挥发，进而从氧化物半导体层14上去除。其中，在向水溶性氧化物层15通入水汽的同时，在氧气气氛下进行轰击，以提高水溶性氧化物层15的去除效率，避免发生残留。
在本实施例中，在30℃-60℃的温度范围内向水溶性氧化物层15通入水汽。在一些具体实施方式中，上述温度可以设定为30℃、35℃、40℃、45℃、50℃、55℃或60℃。在本实施例中，在40℃的温度下向水溶性氧化物层15通入水汽，以提高水溶性氧化物的挥发效率，从而进一步避免水溶性氧化物发生残留。
进一步的，由于源极16于基底11所在平面的正投影和漏极17于基底11所在平面的正投影均位于沟道保护层151于基底11所在平面的正投影的外侧，因此，在去除水溶性氧化物层15时，并不会对源极16和漏极17造成影响。
在本实施例中，在步骤108之后，还包括：在氧气气氛下对沟道141进行退火处理，以修复沟道141内的缺陷。其中，在氧气气氛下，利用氧气来弥补沟道141内部的缺陷，以避免因沟道141内的电子被捕获导致沟道141电流的减小，从而有利于提高器件的电学性能。在上述步骤之后，栅极12、栅极绝缘层13、氧化物半导体层14、源极16以及漏极17构成薄膜晶体管10A。
因此，在本实施例提供的阵列基板10的制备方法中，由于氧化物半导体层14的沟道141上预先形成有沟道保护层151，在源极16和漏极17的形成过程中，由于沟道保护层151的阻挡保护作用，体系中存在的氢并不会注入沟道141内，从而可以避免氢对沟道141的影响，以提高薄膜晶体管10A的稳定性；当源极16和漏极17形成之后，由于沟道保护层151通过氧化处理形成为易于去除的水溶性氧化物层15，因此，通过向水溶性氧化物层15通入水汽便可以除去水溶性氧化物层15，从而减小了薄膜晶体管10A的尺寸，进而在提高薄膜晶体管10A的稳定性的同时，能够实现薄膜晶体管10A的小型化设计。
需要说明的是，当本实施例的阵列基板10应用于液晶显示面板中时，阵列基板10的制备方法还包括在薄膜晶体管10A上依次形成第一钝化层、有机绝缘层、公共电极层、第二钝化层以及像素电极层的步骤，相关制备方法均为现有技术，在此不再赘述。
请参照图3，本申请实施例还提供一种阵列基板30。阵列基板30包括基底11和设置在基底11上的薄膜晶体管10A。薄膜晶体管10A包括依次设置的栅极12、栅极绝缘层13、氧化物半导体层14、源极16以及漏极17。需要说明的是，本实施例中的薄膜晶体管10A可以为前述实施例所述的阵列基板10的制备方法中制备得到的薄膜晶体管10A，相关制备方法可以参照前述实施例的描述，在此不再赘述。
进一步的，在本实施例中，阵列基板30还可以包括层叠设置在源极16和漏极17上的第一钝化层18、有机绝缘层19、公共电极层20、第二钝化层21以及像素电极层22。其中，像素电极层22包括像素电极221，像素电极221通过过孔(图中未标识)与漏极17连接。
进一步的，本申请还提供一种显示面板。其中，显示面板可以为液晶显示面板、有机发光二极管显示面板、迷你型发光二极管显示面板或微型发光二极管显示面板。如图4所示，以显示面板为液晶显示面板100为例，液晶显示面板100包括相对设置的阵列基板30和彩膜基板40、以及设置在阵列基板30和彩膜基板40之间的液晶层50。其中，阵列基板30的结构与前述实施例所述的阵列基板30的结构相同，具体可以参照前述实施例的描述，在此不再赘述。
以上对本申请实施例所提供的一种阵列基板的制备方法及阵列基板、显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种阵列基板的制备方法，其特征在于，包括以下步骤：
提供基底；
在所述基底上形成栅极；
在所述栅极上形成栅极绝缘层；
在所述栅极绝缘层上形成氧化物半导体层，所述氧化物半导体层包括沟道；
在所述氧化物半导体层上形成沟道保护层，所述沟道保护层覆盖所述沟道，所述沟道保护层的材料包括金属；
在所述氧化物半导体层上形成源极和漏极，所述源极和所述漏极位于所述沟道保护层的相对两侧；
对所述沟道保护层进行氧化处理，以使所述沟道保护层形成为水溶性氧化物层；以及
向所述水溶性氧化物层通入水汽，以除去所述水溶性氧化物层。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述氧化物半导体层还包括源极接触部和漏极接触部，所述源极接触部和所述漏极接触部位于所述沟道的相对两侧，所述在所述氧化物半导体层上形成源极和漏极的步骤，包括：
在所述氧化物半导体层上形成源漏金属层，所述源漏金属层覆盖所述沟道保护层、所述源极接触部以及所述漏极接触部；
对所述源漏金属层进行图案化处理，以形成连接于所述源极接触部的源极和连接于所述漏极接触部的漏极。
3.根据权利要求2所述的阵列基板的制备方法，其特征在于，所述源极于所述基底所在平面的正投影和所述漏极于所述基底所在平面的正投影均位于所述沟道保护层于所述基底所在平面的正投影的外侧。
4.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述向所述水溶性氧化物层通入水汽的步骤，包括：在30℃-60℃的温度范围内，向所述水溶性氧化物层通入水汽。
5.根据权利要求4所述的阵列基板的制备方法，其特征在于，所述水溶性氧化物层的厚度为所述源极的厚度的1/10-1/5。
6.根据权利要求5所述的阵列基板的制备方法，其特征在于，所述水溶性氧化物层的厚度为300埃-500埃，所述源极和所述漏极的厚度为2000埃-4000埃。
7.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述沟道保护层的材料为钼，所述水溶性氧化物层的材料为氧化钼。
8.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述向所述水溶性氧化物层通入水汽的步骤之后，还包括：在氧气气氛下对所述沟道进行退火处理。
9.一种阵列基板，其特征在于，所述阵列基板由权利要求1至8任一项所述的阵列基板的制备方法制备得到。
10.一种显示面板，其特征在于，所述显示面板包括如权利要求9所述的阵列基板。
CN202210363647.5A 2022-04-07 2022-04-07 阵列基板的制备方法及阵列基板、显示面板 Pending CN115000177A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210363647.5A CN115000177A (zh) 2022-04-07 2022-04-07 阵列基板的制备方法及阵列基板、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210363647.5A CN115000177A (zh) 2022-04-07 2022-04-07 阵列基板的制备方法及阵列基板、显示面板

Publications (1)

Publication Number Publication Date
CN115000177A true CN115000177A (zh) 2022-09-02

Family

ID=83023316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210363647.5A Pending CN115000177A (zh) 2022-04-07 2022-04-07 阵列基板的制备方法及阵列基板、显示面板

Country Status (1)

Country Link
CN (1) CN115000177A (zh)

Similar Documents

Publication Publication Date Title
US7291534B2 (en) Method of manufacturing semiconductor device
US10461178B2 (en) Method for manufacturing array substrate, array substrate and display panel
US8981377B2 (en) Semiconductor device and method of making the same
US10115748B2 (en) Thin film transistor array substrate and manufacture method of thin film transistor array substrate
KR980006289A (ko) 플래쉬 메모리 소자 제조방법
CN110993612A (zh) 阵列基板及其制作方法
US9923099B2 (en) TFT with oxide layer on IGZO semiconductor active layer
JP3746907B2 (ja) 半導体装置の製造方法
US7585790B2 (en) Method for forming semiconductor device
CN115000177A (zh) 阵列基板的制备方法及阵列基板、显示面板
US11444116B2 (en) Method for forming image sensor
KR19990087022A (ko) 반도체 장치의 제조 방법
CN109638034B (zh) 显示面板的制造方法
CN109037146B (zh) 阵列基板的制作方法、阵列基板以及显示装置
JPH03142841A (ja) 半導体装置の製造方法
US20220302285A1 (en) Thin film transistor and method for manufacturing same, display panel and display device
KR100334869B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100219064B1 (ko) 반도체 장치의 전계효과트랜지스터 제조방법
JP2000332029A (ja) 半導体装置の製造方法
KR101004813B1 (ko) 트랜지스터 제조 방법
KR100246784B1 (ko) 플래쉬 메모리 셀의 제조방법
KR100800922B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR20010011002A (ko) 반도체소자의 트랜지스터 형성방법
KR100707010B1 (ko) 박막 트랜지스터-액정표시소자의 제조방법
CN115732412A (zh) 半导体结构的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination