JP2857662B2 - パルスモータ駆動回路 - Google Patents
パルスモータ駆動回路Info
- Publication number
- JP2857662B2 JP2857662B2 JP2212230A JP21223090A JP2857662B2 JP 2857662 B2 JP2857662 B2 JP 2857662B2 JP 2212230 A JP2212230 A JP 2212230A JP 21223090 A JP21223090 A JP 21223090A JP 2857662 B2 JP2857662 B2 JP 2857662B2
- Authority
- JP
- Japan
- Prior art keywords
- duty ratio
- circuit
- chopping
- pulse motor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005284 excitation Effects 0.000 claims description 23
- 238000001514 detection method Methods 0.000 claims description 15
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 11
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 11
- 102100021133 Nuclear protein 1 Human genes 0.000 description 11
- 238000003745 diagnosis Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/08—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for dynamo-electric motors
- H02H7/0833—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for dynamo-electric motors for electric motors with control arrangements
- H02H7/0844—Fail safe control, e.g. by comparing control signal and controlled current, isolating motor on commutation error
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/36—Protection against faults, e.g. against overheating or step-out; Indicating faults
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Stepping Motors (AREA)
- Protection Of Generators And Motors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、パルスモータを駆動するパルスモータ駆動
回路に関し、特に電気的な故障に対する保護装置を備え
たパルスモータ駆動回路に関する。
回路に関し、特に電気的な故障に対する保護装置を備え
たパルスモータ駆動回路に関する。
（従来の技術） モータ駆動回路においては、回路素子、ワイヤ等の短
絡により、モータや駆動回路に過大な電流が流れてモー
タや回路素子が破壊されることを回避するために、保護
装置が設けられることが多く、以下のようなものが従来
より知られている。
絡により、モータや駆動回路に過大な電流が流れてモー
タや回路素子が破壊されることを回避するために、保護
装置が設けられることが多く、以下のようなものが従来
より知られている。
過大な電流によって溶断するヒューズ等の素子を用
いた保護装置。
いた保護装置。
駆動回路の適当な箇所に電流検出用の低抵抗を挿入
し、過大な電流を検出したときリレー等を作動させて、
モータ駆動電流を遮断するようにした保護装置。
し、過大な電流を検出したときリレー等を作動させて、
モータ駆動電流を遮断するようにした保護装置。
モータに駆動パルスを印加して実際にモータを駆動
したときの回転角を検出し、検出した回転角と印加した
駆動パルス数とに基づいて故障を検出し、故障検出時
に、モータ駆動電流を遮断するようにした保護装置。
したときの回転角を検出し、検出した回転角と印加した
駆動パルス数とに基づいて故障を検出し、故障検出時
に、モータ駆動電流を遮断するようにした保護装置。
（発明が解決しようとする課題） 上記は応答が遅く、は抵抗による熱損失が大きい
という問題がある。また、上記は、回転角を検出する
装置の故障、モータの脱調、又は機械的な故障によって
も故障が検出されるため、電気的な故障のみを検出する
ことができない。
という問題がある。また、上記は、回転角を検出する
装置の故障、モータの脱調、又は機械的な故障によって
も故障が検出されるため、電気的な故障のみを検出する
ことができない。
本発明は上述の点に鑑みてなされたものであり、電気
的な故障を迅速に検出し、モータ及びその周辺回路素子
の焼損等を回避することができる保護装置を備えたパル
スモータ駆動回路を提供することを目的とする。
的な故障を迅速に検出し、モータ及びその周辺回路素子
の焼損等を回避することができる保護装置を備えたパル
スモータ駆動回路を提供することを目的とする。
（課題を解決するための手段） 上記目的を達成するため本発明は、パルスモータの各
励磁相を駆動する励磁トランジスタと、前記各励磁相を
チョッピング制御するチョッピングトランジスタとを備
えたパルスモータ駆動回路において、前記チョッピング
トランジスタのコレクタ端子において検出される前記チ
ョッピングトランジスタのチョッピングデューティ比が
所定上下限値の範囲外の値となったことを検出するデュ
ーティ比検出回路と、該デューティ比検出回路により前
記チョッピングデューティ比が前記所定上下限値の範囲
外の値であることが検出されたとき、前記パルスモータ
への電流供給を強制的に停止する駆動停止回路とを設け
るようにしたものである。
励磁相を駆動する励磁トランジスタと、前記各励磁相を
チョッピング制御するチョッピングトランジスタとを備
えたパルスモータ駆動回路において、前記チョッピング
トランジスタのコレクタ端子において検出される前記チ
ョッピングトランジスタのチョッピングデューティ比が
所定上下限値の範囲外の値となったことを検出するデュ
ーティ比検出回路と、該デューティ比検出回路により前
記チョッピングデューティ比が前記所定上下限値の範囲
外の値であることが検出されたとき、前記パルスモータ
への電流供給を強制的に停止する駆動停止回路とを設け
るようにしたものである。
また、前記デューティ比検出回路は、前記チョッピン
グデューティ比が前記所定上限値より高い高デューティ
比であることを検出する高デューティ比検出回路と、前
記チョッピングデューティ比が前記所定下限値より低い
低デューティ比であることを検出する低デューティ比検
出回路とから成り、前記駆動停止回路は、前記高デュー
ティ比が検出されたときには、前記励磁トランジスタの
駆動を強制的に停止する一方、前記低デューティ比が検
出されたときには、前記チョッピングトランジスタの駆
動を強制的に停止することが望ましい。
グデューティ比が前記所定上限値より高い高デューティ
比であることを検出する高デューティ比検出回路と、前
記チョッピングデューティ比が前記所定下限値より低い
低デューティ比であることを検出する低デューティ比検
出回路とから成り、前記駆動停止回路は、前記高デュー
ティ比が検出されたときには、前記励磁トランジスタの
駆動を強制的に停止する一方、前記低デューティ比が検
出されたときには、前記チョッピングトランジスタの駆
動を強制的に停止することが望ましい。
（作用） チョッピングデューティ比が所定上下限値の範囲外の
値になると、パルスモータの駆動が強制的に停止され
る。
値になると、パルスモータの駆動が強制的に停止され
る。
また、チョッピングデューティ比が上限値より高いと
きには、励磁トランジスタの駆動が強制的に停止され、
チョッピングデューティ比が下限値より低いときには、
チョッピングトランジスタの駆動が強制的に停止され
る。
きには、励磁トランジスタの駆動が強制的に停止され、
チョッピングデューティ比が下限値より低いときには、
チョッピングトランジスタの駆動が強制的に停止され
る。
（実施例） 以下本発明の実施例を添付図面を参照して説明する。
第１図は本発明の一実施例に係る自動車に搭載される
パルスモータ及びその駆動回路のブロック構成図であ
る。同図において、符号１はバッテリであり、バッテリ
１の負電極はアースに接続され、また正電極はヒューズ
F1,F2を介してそれぞれイグニッションスイッチ２及び
リレー３のスイッチ素子3bに接続されている。イグニッ
ションスイッチ２はリレー３のコイル3aに接続され、該
コイル3aはフェールセーフリレートランジスタ（以下
「FSRTR」という）５のコレクタ及び中央処理装置（以
下「CPU」という）17の入力ポートP3に接続されてい
る。FSRTR5のエミッタはアースに接続され、ベースはCP
U17の出力ポートP6に接続されている。従って、FSRTR5
はCPU17によってオン／オフ制御され、そのオン時にリ
レー３のスイッチ素子3bをオンさせる。
パルスモータ及びその駆動回路のブロック構成図であ
る。同図において、符号１はバッテリであり、バッテリ
１の負電極はアースに接続され、また正電極はヒューズ
F1,F2を介してそれぞれイグニッションスイッチ２及び
リレー３のスイッチ素子3bに接続されている。イグニッ
ションスイッチ２はリレー３のコイル3aに接続され、該
コイル3aはフェールセーフリレートランジスタ（以下
「FSRTR」という）５のコレクタ及び中央処理装置（以
下「CPU」という）17の入力ポートP3に接続されてい
る。FSRTR5のエミッタはアースに接続され、ベースはCP
U17の出力ポートP6に接続されている。従って、FSRTR5
はCPU17によってオン／オフ制御され、そのオン時にリ
レー３のスイッチ素子3bをオンさせる。
前記リレー３のスイッチ素子3bはラインVP1,VP2を介
してチョッピングトランジスタ（以下「CHOPTR」とい
う）6,7のエミッタに接続され、CHOPTR6,7のコレクタは
それぞれラインCOM1,COM2を介してパルスモータ４の励
磁コイルの第２相42、第４相44及び第１相41、第３相43
に接続されている。CHOPTR6,7のベースはそれぞれオア
回路12,13の出力に接続されており、オア回路12,13の一
方の入力はCPU17の出力ポートP7,P8に接続され、他方の
入力はオア回路14の出力に接続されている。オア回路14
の一方の入力はCPU17の出力ポートP5に接続され、他方
の入力はオア回路15の出力に接続されている。CPU17の
出力ポートP7,P8は、CPU17が故障診断を実行するとき以
外は低レベルであり、またオア回路15の出力は後述する
低デューティ比検出回路21が故障を検出したとき以外は
低レベルであるので、CHOPTR6,7は、CPU17の出力ポート
P5から出力されるチョッピングパルス信号によってオン
オフされる。このチョッピングパルス信号は、バッテリ
１の出力電圧VBに応じてそのデューティ比が変化する信
号であり、これによってラインCOM1,COM2上のパルス信
号のデューティ比が所定範囲（本実施例では３％〜93％
の範囲）で制御され、バッテリ電圧VBに拘らず、一定の
実効電力をパルスモータ４に供給するようにしている。
してチョッピングトランジスタ（以下「CHOPTR」とい
う）6,7のエミッタに接続され、CHOPTR6,7のコレクタは
それぞれラインCOM1,COM2を介してパルスモータ４の励
磁コイルの第２相42、第４相44及び第１相41、第３相43
に接続されている。CHOPTR6,7のベースはそれぞれオア
回路12,13の出力に接続されており、オア回路12,13の一
方の入力はCPU17の出力ポートP7,P8に接続され、他方の
入力はオア回路14の出力に接続されている。オア回路14
の一方の入力はCPU17の出力ポートP5に接続され、他方
の入力はオア回路15の出力に接続されている。CPU17の
出力ポートP7,P8は、CPU17が故障診断を実行するとき以
外は低レベルであり、またオア回路15の出力は後述する
低デューティ比検出回路21が故障を検出したとき以外は
低レベルであるので、CHOPTR6,7は、CPU17の出力ポート
P5から出力されるチョッピングパルス信号によってオン
オフされる。このチョッピングパルス信号は、バッテリ
１の出力電圧VBに応じてそのデューティ比が変化する信
号であり、これによってラインCOM1,COM2上のパルス信
号のデューティ比が所定範囲（本実施例では３％〜93％
の範囲）で制御され、バッテリ電圧VBに拘らず、一定の
実効電力をパルスモータ４に供給するようにしている。
パルスモータ４の各励磁相41〜44は、それぞれモータ
励磁回路10,8,11及び９の励磁トランジスタ（以下「IND
TR」という）10a,8a,11a及び9aのコレクタに接続されて
いる。モータ励磁回路８は第２図に示すようにINDTR8
a、制御トランジスタ（以下「CONTTR」という）8b及び
抵抗8cから成り、CONTTR8bのエミッタが抵抗8cを介して
INDTR8aのベースに接続され、CONTTR8aのベース及びコ
レクタは、モータ励磁回路８の制御入力C1,C2に接続さ
れている。
励磁回路10,8,11及び９の励磁トランジスタ（以下「IND
TR」という）10a,8a,11a及び9aのコレクタに接続されて
いる。モータ励磁回路８は第２図に示すようにINDTR8
a、制御トランジスタ（以下「CONTTR」という）8b及び
抵抗8cから成り、CONTTR8bのエミッタが抵抗8cを介して
INDTR8aのベースに接続され、CONTTR8aのベース及びコ
レクタは、モータ励磁回路８の制御入力C1,C2に接続さ
れている。
モータ励磁回路９〜11も全く同様に構成されており、
INDTR8a〜11aのエミッタは、ラインPG1,PG2を介してい
ずれもアースに接続されている。
INDTR8a〜11aのエミッタは、ラインPG1,PG2を介してい
ずれもアースに接続されている。
モータ励磁回路８〜11の第１の制御入力C1はそれぞれ
CPU17の出力ポートP9〜P12に接続されており、第２の制
御入力C2は相カットトランジスタ（以下「PCUTTR」とい
う）22のコレクタに接続されている。PCUTTR22のエミッ
タは電源Vcc（正電圧）に接続されており、PCUTTR22が
オンのときには、励磁回路９〜11の第２の制御入力C2は
高レベルとなり、第１の制御入力C1に接続されたCPU17
の出力ポートP9〜P12からのパルス信号によってINDTR8a
〜11aがオンオフ制御される。その結果、各励磁相41〜4
4に電流が流れてパルスモータ４が駆動される。
CPU17の出力ポートP9〜P12に接続されており、第２の制
御入力C2は相カットトランジスタ（以下「PCUTTR」とい
う）22のコレクタに接続されている。PCUTTR22のエミッ
タは電源Vcc（正電圧）に接続されており、PCUTTR22が
オンのときには、励磁回路９〜11の第２の制御入力C2は
高レベルとなり、第１の制御入力C1に接続されたCPU17
の出力ポートP9〜P12からのパルス信号によってINDTR8a
〜11aがオンオフ制御される。その結果、各励磁相41〜4
4に電流が流れてパルスモータ４が駆動される。
CHOPTR6,7のコレクタが接続されたラインCOM1,COM2は
それぞれ抵抗18,19の一端に接続されており、抵抗18,19
の他端は互いに接続されて高デューティ比検出回路（以
下「HDTY回路」という）20及び低デューティ比検出回路
（以下「LDTY回路」という）21の入力に接続されてい
る。HDTY回路20の出力は、PCUTTR22のベースに接続され
るとともに、CPU17の入力ポートP1に接続されている。L
DTY回路21の出力はCPU17の入力ポートP2及びオア回路15
の一方の入力に接続されている。オア回路15の他方の入
力には、インバータ16を介してリセット信号▲▼
が供給されており、リセット時にインバータ16の出力は
高レベルとなる。オア回路15の出力は前記オア回路14の
他方の入力に接続されている。
それぞれ抵抗18,19の一端に接続されており、抵抗18,19
の他端は互いに接続されて高デューティ比検出回路（以
下「HDTY回路」という）20及び低デューティ比検出回路
（以下「LDTY回路」という）21の入力に接続されてい
る。HDTY回路20の出力は、PCUTTR22のベースに接続され
るとともに、CPU17の入力ポートP1に接続されている。L
DTY回路21の出力はCPU17の入力ポートP2及びオア回路15
の一方の入力に接続されている。オア回路15の他方の入
力には、インバータ16を介してリセット信号▲▼
が供給されており、リセット時にインバータ16の出力は
高レベルとなる。オア回路15の出力は前記オア回路14の
他方の入力に接続されている。
HDTY回路20及びLDTY回路21の入出力特性は、第３図に
それぞれ実線及び破線で示すようになる。即ち、HDTY回
路20は、ラインCOM1又はCOM2のいずれか一方の信号のデ
ューティ比が93％を越えると高レベルを出力し、デュー
ティ比が93％以下では低レベルを出力する。一方LDTY回
路21は、ラインCOM1又はCOM2のいずれか一方の信号デュ
ーティ比が３％より低くなると高レベルを出力し、デュ
ーティ比が３％以上では低レベルを出力する。従って、
例えばCHOPTR6のエミッタとコレクタとが短絡すると、
デューティ比は100％となるからHDTY回路20の出力が高
レベルとなる。その結果PCUTTR22がオフして、モータ励
磁回路８〜11の第２の制御入力C2が低レベルとなり、第
１の制御入力C1のレベルに拘らず、INDTR8a〜11aは強制
的にオフ状態に維持される。また、例えばラインCOM1が
アースと短絡（以下「地絡」という）すると、デューテ
ィ比は０％となり、LDTY回路21の出力が高レベルとな
る。その結果、オア回路15及び14の出力が高レベルとな
り、CHOPTR6,7はともに強制的にオフ状態に維持され
る。
それぞれ実線及び破線で示すようになる。即ち、HDTY回
路20は、ラインCOM1又はCOM2のいずれか一方の信号のデ
ューティ比が93％を越えると高レベルを出力し、デュー
ティ比が93％以下では低レベルを出力する。一方LDTY回
路21は、ラインCOM1又はCOM2のいずれか一方の信号デュ
ーティ比が３％より低くなると高レベルを出力し、デュ
ーティ比が３％以上では低レベルを出力する。従って、
例えばCHOPTR6のエミッタとコレクタとが短絡すると、
デューティ比は100％となるからHDTY回路20の出力が高
レベルとなる。その結果PCUTTR22がオフして、モータ励
磁回路８〜11の第２の制御入力C2が低レベルとなり、第
１の制御入力C1のレベルに拘らず、INDTR8a〜11aは強制
的にオフ状態に維持される。また、例えばラインCOM1が
アースと短絡（以下「地絡」という）すると、デューテ
ィ比は０％となり、LDTY回路21の出力が高レベルとな
る。その結果、オア回路15及び14の出力が高レベルとな
り、CHOPTR6,7はともに強制的にオフ状態に維持され
る。
CPU17の出力ポートP4は、故障診断用トランジスタ
（以下「CHKTR」という）23のベースに接続されてい
る。CHKTR23のエミッタは、イグニッションスイッチ２
とリレー３とを接続するラインに接続され、コレクタは
抵抗24を介してダイオード25,26のアノードに接続され
ている。ダイオード25,26のカソードは、それぞれライ
ンCOM1及びCOM2に接続されている。CHKTR23、抵抗24及
びダイオード25,26によって構成される回路は、CPU17が
故障診断を行うときに使用されるものであり、通常はCH
KTR23はオフ状態に維持される。
（以下「CHKTR」という）23のベースに接続されてい
る。CHKTR23のエミッタは、イグニッションスイッチ２
とリレー３とを接続するラインに接続され、コレクタは
抵抗24を介してダイオード25,26のアノードに接続され
ている。ダイオード25,26のカソードは、それぞれライ
ンCOM1及びCOM2に接続されている。CHKTR23、抵抗24及
びダイオード25,26によって構成される回路は、CPU17が
故障診断を行うときに使用されるものであり、通常はCH
KTR23はオフ状態に維持される。
以上のように構成される回路の動作を以下に説明す
る。
る。
イグニッションスイッチ２がオン（閉成）されると、
CPU17は所定の初期故障診断を実行し、故障が検出され
なければFSRTR5がオンされて、リレー３のスイッチ素子
3bをオンし、パルスモータ４が駆動可能な状態となる。
なお、CPU17は、前記初期故障診断終了後もパルスモー
タ４を駆動している場合を除き、一定時間毎に所定の運
転時故障診断を実行する。
CPU17は所定の初期故障診断を実行し、故障が検出され
なければFSRTR5がオンされて、リレー３のスイッチ素子
3bをオンし、パルスモータ４が駆動可能な状態となる。
なお、CPU17は、前記初期故障診断終了後もパルスモー
タ４を駆動している場合を除き、一定時間毎に所定の運
転時故障診断を実行する。
CPU17が故障診断を実行しないときには、出力ポートP
4,P6は高レベルに維持され、出力ポートP7,P8は低レベ
ルに維持される。また、CPU17の出力ポートP5には、バ
ッテリ電圧に応じたデューティ比のパルス信号が出力さ
れ、ラインCOM1,COM2にはデューティ比が３％〜93％の
範囲のパルス信号が出力される。このとき、HDTY回路20
及びLDTY回路21の出力はともに低レベルであるため、PC
UTTR22をオン状態であり、またオア回路14の出力にはCP
U17の出力ポートP5の出力がそのまま出力されている。
4,P6は高レベルに維持され、出力ポートP7,P8は低レベ
ルに維持される。また、CPU17の出力ポートP5には、バ
ッテリ電圧に応じたデューティ比のパルス信号が出力さ
れ、ラインCOM1,COM2にはデューティ比が３％〜93％の
範囲のパルス信号が出力される。このとき、HDTY回路20
及びLDTY回路21の出力はともに低レベルであるため、PC
UTTR22をオン状態であり、またオア回路14の出力にはCP
U17の出力ポートP5の出力がそのまま出力されている。
CPU17の出力ポートP9〜P12からパルスモータ４を回転
駆動すべく駆動パルス信号が出力されると、対応するIN
DTR8a〜11aがオンオフされ、励磁相41〜44に電流が供給
されて、パルスモータ４が回転作動する。
駆動すべく駆動パルス信号が出力されると、対応するIN
DTR8a〜11aがオンオフされ、励磁相41〜44に電流が供給
されて、パルスモータ４が回転作動する。
CHOPTR6のコレクタ−エミッタ間、即ちラインVP1とラ
インCOM1とが短絡すると前述したように、HDTY20の出力
は高レベルとなり、PCUTTR22はオフする。その結果、モ
ータ励磁回路８〜11の第２の制御入力C2が低レベルとな
り、第１の制御入力C1のレベルに拘らず、INDTR8a〜11a
は強制的にオフ状態に維持される。従って、ラインVP1
−COM1間の短絡によって、パルスモータ４の励磁相42,4
4及びINDTR8a,9aに過大な電流が流れ、焼損等が発生す
ることを防止することができる。
インCOM1とが短絡すると前述したように、HDTY20の出力
は高レベルとなり、PCUTTR22はオフする。その結果、モ
ータ励磁回路８〜11の第２の制御入力C2が低レベルとな
り、第１の制御入力C1のレベルに拘らず、INDTR8a〜11a
は強制的にオフ状態に維持される。従って、ラインVP1
−COM1間の短絡によって、パルスモータ４の励磁相42,4
4及びINDTR8a,9aに過大な電流が流れ、焼損等が発生す
ることを防止することができる。
ラインVP2−COM2間が短絡した場合も、上記と同様で
ある。
ある。
一方、ラインCOM1が地絡した場合には、前述したよう
にLDTY回路21の出力が高レベルとなり、オア回路15及び
14の出力が高レベルとなって、CHOPTR6,7は強制的にオ
フ状態に維持される。その結果、ラインCOM1の地絡によ
って、CHOPTR6に過大な電流が流れ、CHOPTR6が焼損する
ことを防止することができる。
にLDTY回路21の出力が高レベルとなり、オア回路15及び
14の出力が高レベルとなって、CHOPTR6,7は強制的にオ
フ状態に維持される。その結果、ラインCOM1の地絡によ
って、CHOPTR6に過大な電流が流れ、CHOPTR6が焼損する
ことを防止することができる。
ラインCOM2が地絡した場合も上記と同様である。
なお、HDTY回路20又はLDTY回路21の出力が高レベルと
なったときには、CPU17がその出力ポートP6を低レベル
として、FSRTR5をオフとし、リレー３のスイッチ素子3b
をオフ状態としてもよい。
なったときには、CPU17がその出力ポートP6を低レベル
として、FSRTR5をオフとし、リレー３のスイッチ素子3b
をオフ状態としてもよい。
また、本実施例ではパルスモータ４の励磁相第２相42
及び第３相43に電流を供給するCHOPTR6と、第１相41及
び第３相43に電流を供給するCHOPTR7とを設けたが、こ
れに限らず１つのチョッピングトランジスタで第１相〜
第４相全てに電流を供給するようにしてもよい。
及び第３相43に電流を供給するCHOPTR6と、第１相41及
び第３相43に電流を供給するCHOPTR7とを設けたが、こ
れに限らず１つのチョッピングトランジスタで第１相〜
第４相全てに電流を供給するようにしてもよい。
（発明の効果） 以上詳述したように本発明パルスモータ駆動回路によ
れば、チョッピングトランジスタのコレクタ端子におい
て検出されるチョッピングデューティ比が所定上下限値
の範囲外の値になると、パルスモータへの電流供給が強
制的に停止されるので、チョッピングトランジスタのコ
レクタ−エミッタ間の短絡、あるいは、チョッピングト
ランジスタの出力側の地絡が発生した場合に、かかる電
気的故障を迅速に検出し、モータ及びその周辺回路素子
の焼損等を回避することができる。
れば、チョッピングトランジスタのコレクタ端子におい
て検出されるチョッピングデューティ比が所定上下限値
の範囲外の値になると、パルスモータへの電流供給が強
制的に停止されるので、チョッピングトランジスタのコ
レクタ−エミッタ間の短絡、あるいは、チョッピングト
ランジスタの出力側の地絡が発生した場合に、かかる電
気的故障を迅速に検出し、モータ及びその周辺回路素子
の焼損等を回避することができる。
第１図は本発明の一実施例を係るパルスモータ駆動回路
のブロック構成図、第２図は第１図のモータ励磁回路の
内部回路を示す図、第３図は第１図の高デューティ比検
出回路及び低デューティ比検出回路の入出力特性を示す
図である。 ３……リレー、５……フェールセーフリレートランジス
タ（FSRTR）、6,7……チョッピングトランジスタ（CHOP
TR）、8,9,10,11……モータ励磁回路、8a,9a,10a,11a…
…励磁トランジスタ（INDTR）、12,13,14,15……オア回
路、17……中央処理装置（CPU）、20……高デューティ
比検出回路（HDTY回路）、21……低デューティ比検出回
路（LDTY回路）、22……相カットトランジスタ（PCUTT
R）。
のブロック構成図、第２図は第１図のモータ励磁回路の
内部回路を示す図、第３図は第１図の高デューティ比検
出回路及び低デューティ比検出回路の入出力特性を示す
図である。 ３……リレー、５……フェールセーフリレートランジス
タ（FSRTR）、6,7……チョッピングトランジスタ（CHOP
TR）、8,9,10,11……モータ励磁回路、8a,9a,10a,11a…
…励磁トランジスタ（INDTR）、12,13,14,15……オア回
路、17……中央処理装置（CPU）、20……高デューティ
比検出回路（HDTY回路）、21……低デューティ比検出回
路（LDTY回路）、22……相カットトランジスタ（PCUTT
R）。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H02P 8/00 - 8/38 H02H 7/08
Claims (2)
- 【請求項１】パルスモータの各励磁相を駆動する励磁ト
ランジスタと、前記各励磁相をチョッピング制御するチ
ョッピングトランジスタとを備えたパルスモータ駆動回
路において、前記チョッピングトランジスタのコレクタ
端子において検出される前記チョッピングトランジスタ
のチョッピングデューティ比が所定上下限値の範囲外の
値となったことを検出するデューティ比検出回路と、該
デューティ比検出回路により前記チョッピングデューテ
ィ比が前記所定上下限値の範囲外の値であることが検出
されたとき、前記パルスモータへの電流供給を強制的に
停止する駆動停止回路とを設けたことを特徴とするパル
スモータ駆動回路。 - 【請求項２】前記デューティ比検出回路は、前記チョッ
ピングデューティ比が前記所定上限値より高い高デュー
ティ比であることを検出する高デューティ比検出回路
と、前記チョッピングデューティ比が前記所定下限値よ
り低い低デューティ比であることを検出する低デューテ
ィ比検出回路とから成り、前記駆動停止回路は、前記高
デューティ比が検出されたときには、前記励磁トランジ
スタの駆動を強制的に停止する一方、前記低デューティ
比が検出されたときには、前記チョッピングトランジス
タの駆動を強制的に停止することを特徴とする請求項１
記載のパルスモータ駆動回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2212230A JP2857662B2 (ja) | 1990-08-09 | 1990-08-09 | パルスモータ駆動回路 |
| DE4123404A DE4123404C2 (de) | 1990-08-09 | 1991-07-15 | Treiberschaltkreis zum Antrieb eines Schrittmotors |
| US07/736,032 US5148092A (en) | 1990-08-09 | 1991-07-25 | Stepping motor driving circuit having failsafe function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2212230A JP2857662B2 (ja) | 1990-08-09 | 1990-08-09 | パルスモータ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0496690A JPH0496690A (ja) | 1992-03-30 |
| JP2857662B2 true JP2857662B2 (ja) | 1999-02-17 |
Family
ID=16619117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2212230A Expired - Fee Related JP2857662B2 (ja) | 1990-08-09 | 1990-08-09 | パルスモータ駆動回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5148092A (ja) |
| JP (1) | JP2857662B2 (ja) |
| DE (1) | DE4123404C2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2264405B (en) * | 1992-02-12 | 1996-06-12 | Mars Inc | Stepper motor drive circuit |
| DE19609803C1 (de) * | 1996-03-13 | 1997-05-22 | Bdt Buero Datentech Gmbh | Schaltungsanordnung zur Einflußnahme auf die Schrittfrequenz bei der Wicklungsbestromung von Schrittmotorantrieben mit gechopperten Leistungsendstufen |
| JP3985360B2 (ja) | 1998-09-24 | 2007-10-03 | 株式会社デンソー | 負荷制御装置 |
| DE19938625A1 (de) * | 1999-08-14 | 2001-04-19 | Hella Kg Hueck & Co | Schaltungsanordnung zur Steuerung eines Schrittmotors |
| JP4262753B2 (ja) | 2007-01-04 | 2009-05-13 | 日本航空電子工業株式会社 | 短絡検出回路、ｒｄコンバータ及びデジタル角度検出装置 |
| US8536821B2 (en) * | 2011-09-22 | 2013-09-17 | Hamilton Sundstrand Corporation | Redundant interface for a stepper motor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3008312C2 (de) * | 1980-03-04 | 1985-04-25 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Zweipunkt-Stromregler |
-
1990
- 1990-08-09 JP JP2212230A patent/JP2857662B2/ja not_active Expired - Fee Related
-
1991
- 1991-07-15 DE DE4123404A patent/DE4123404C2/de not_active Expired - Fee Related
- 1991-07-25 US US07/736,032 patent/US5148092A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5148092A (en) | 1992-09-15 |
| DE4123404A1 (de) | 1992-02-13 |
| JPH0496690A (ja) | 1992-03-30 |
| DE4123404C2 (de) | 1995-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5589753A (en) | Rate effect motor start circuit | |
| US4809122A (en) | Self-protective fuel pump driver circuit | |
| US5457364A (en) | Bridge motor driver with short-circuit protection and motor-current limiting feature | |
| JP2857662B2 (ja) | パルスモータ駆動回路 | |
| JPH0620348B2 (ja) | モータ制御回路の短絡を感知するための方法及び装置 | |
| JPH10201280A (ja) | ブラシレス直流モータの駆動装置 | |
| JPH0619359Y2 (ja) | Ａｃジェネレ−タ制御装置 | |
| JP3122069B2 (ja) | 短絡保護機能を有する負荷駆動装置 | |
| JP2545641B2 (ja) | パルスモータの駆動制御装置 | |
| JP2578350Y2 (ja) | モータ駆動回路 | |
| JPH0537674Y2 (ja) | ||
| JP2525911B2 (ja) | 磁気記録再生装置の保護回路 | |
| JP3167792B2 (ja) | モータドライバの自己診断方法及び自己診断機能付きモータドライバ | |
| JPH0851789A (ja) | ブラシレスモータの駆動装置 | |
| JP2882597B2 (ja) | 保護機能付負荷駆動装置 | |
| KR900005088Y1 (ko) | 소형모우터용 과부하 보호회로 | |
| JPH02114893A (ja) | モータ駆動装置 | |
| JPH09322388A (ja) | モータ制御装置 | |
| JP2587750Y2 (ja) | エンジン発電機用制御装置 | |
| JPH07227038A (ja) | 負荷駆動回路 | |
| JPH05168277A (ja) | 三相ｄｃブラシレスモ−タ | |
| JPH065064B2 (ja) | エンジン発電機におけるエンジン停止装置 | |
| JP2819599B2 (ja) | 直流モータの断線検出回路 | |
| JPH0686086U (ja) | ソレノイド駆動回路の保護装置 | |
| KR940006355Y1 (ko) | 모터의 과전류 보호회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |