JP2545641B2 - パルスモータの駆動制御装置 - Google Patents
パルスモータの駆動制御装置Info
- Publication number
- JP2545641B2 JP2545641B2 JP2212231A JP21223190A JP2545641B2 JP 2545641 B2 JP2545641 B2 JP 2545641B2 JP 2212231 A JP2212231 A JP 2212231A JP 21223190 A JP21223190 A JP 21223190A JP 2545641 B2 JP2545641 B2 JP 2545641B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- turned
- chopping
- failure
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 39
- 230000005284 excitation Effects 0.000 claims description 22
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 28
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 28
- 102100021133 Nuclear protein 1 Human genes 0.000 description 28
- 238000003745 diagnosis Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000006378 damage Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 101000909141 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) Cholinephosphotransferase 1 Proteins 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/36—Protection against faults, e.g. against overheating or step-out; Indicating faults
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/08—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for dynamo-electric motors
- H02H7/0833—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for dynamo-electric motors for electric motors with control arrangements
- H02H7/0844—Fail safe control, e.g. by comparing control signal and controlled current, isolating motor on commutation error
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Stepping Motors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、パルスモータを駆動するパルスモータ駆動
回路を含むパスルモータの駆動制御装置に関し、特に電
気的な故障の検出機能を有する駆動制御装置に関する。
回路を含むパスルモータの駆動制御装置に関し、特に電
気的な故障の検出機能を有する駆動制御装置に関する。
（従来の技術） モータ駆動回路においては、回路素子、ワイヤ等の短
絡により、モータや駆動回路に過大な電流が流れてモー
タや回路素子が破壊されることを回避するために、電気
的故障の検出装置が設けられることが多く、以下のよう
なものが従来より知られている。
絡により、モータや駆動回路に過大な電流が流れてモー
タや回路素子が破壊されることを回避するために、電気
的故障の検出装置が設けられることが多く、以下のよう
なものが従来より知られている。
過大な電流によって溶断するヒューズ等の素子を用
いた検出及び保護機能を兼ね備えた装置。
いた検出及び保護機能を兼ね備えた装置。
駆動回路の適当な箇所に電流検出用の低抵抗を挿入
し、過大な電流を検出するようにした検出装置。
し、過大な電流を検出するようにした検出装置。
モータに駆動パルスを印加して実際にモータを駆動
したときの回転角を検出し、検出した回転角と印加した
駆動パルス数とに基づいて故障を検出するようにした検
出装置。
したときの回転角を検出し、検出した回転角と印加した
駆動パルス数とに基づいて故障を検出するようにした検
出装置。
（発明が解決しようとする課題） 上記は応答が遅く、は抵抗による熱損失が大きい
という問題がある。また、上記は、回転角を検出する
装置の故障、モータの脱調、又は機械的な故障によって
も故障が検出されるため、電気的な故障のみを検出する
ことができない。
という問題がある。また、上記は、回転角を検出する
装置の故障、モータの脱調、又は機械的な故障によって
も故障が検出されるため、電気的な故障のみを検出する
ことができない。
また、上記従来の検出装置はいずれも、故障発生後に
過大な電流を流した後で故障を検出するものであるか
ら、モータやその周辺回路素子を破壊した後、又は破壊
まで至らない損傷を与えた後に故障が検出されるという
問題もある。
過大な電流を流した後で故障を検出するものであるか
ら、モータやその周辺回路素子を破壊した後、又は破壊
まで至らない損傷を与えた後に故障が検出されるという
問題もある。
本発明は上述の点に鑑みてなされたものであり、電気
的な故障を迅速に検出し、モータ及びその周辺回路素子
の破壊、損傷等を回避することができる故障検出機能を
有するパルスモータの駆動制御装置を提供することを目
的とする。
的な故障を迅速に検出し、モータ及びその周辺回路素子
の破壊、損傷等を回避することができる故障検出機能を
有するパルスモータの駆動制御装置を提供することを目
的とする。
（課題を解決するための手段） 上記目的を達成するため本発明は、パルスモータの各
励磁コイルを駆動する励磁トランジスタと、前記各励磁
コイルをチョッピング制御するチョッピングトランジス
タとを備え、前記チョッピングトランジスタ、前記励磁
コイル及び前記励磁トランジスタを電源とアースとの間
に直列に接続したパルスモータの駆動制御装置におい
て、故障検出用トランジスタと電流制限回路とを直列に
接続した故障検出用回路ブロックを、前記チョッピング
トランジスタに並列に接続するとともに、前記チョッピ
ングトランジスタの出力レベルを検出する出力検出手段
と、下記（１）から（４）の故障検出条件を有し、これ
らの故障検出条件の少なくとも１つが満たされたとき、
故障したと判定する故障判定手段とを設けるようにした
ものである： （１）前記故障検出用トランジスタをオンし、前記励磁
トランジスタの全部をオフし、前記チョッピングトラン
ジスタをオフした場合において、前記チョッピングトラ
ンジスタの出力レベルが第１の所定レベルと一致しない
とき （２）前記故障検出用トランジスタをオンし、前記励磁
トランジスタの１つをオンし、前記チョッピングトラン
ジスタをオフした場合において、前記チョッピングトラ
ンジスタの出力レベルが第２の所定レベルと一致しない
とき （３）前記故障検出用トランジスタをオフし、前記励磁
トランジスタの全部をオフし、前記チョッピングトラン
ジスタをオンした場合において、前記チョッピングトラ
ンジスタの出力レベルが第１の所定レベルと一致しない
とき （４）前記故障検出用トランジスタをオフし、前記励磁
トランジスタの少なくとも１つをオンし、前記チョッピ
ングトランジスタを所定の低いデューティ比でオン、オ
フした場合において、前記チョッピングトランジスタの
出力レベルが前記第１又は第２の所定レベルと一致した
とき。
励磁コイルを駆動する励磁トランジスタと、前記各励磁
コイルをチョッピング制御するチョッピングトランジス
タとを備え、前記チョッピングトランジスタ、前記励磁
コイル及び前記励磁トランジスタを電源とアースとの間
に直列に接続したパルスモータの駆動制御装置におい
て、故障検出用トランジスタと電流制限回路とを直列に
接続した故障検出用回路ブロックを、前記チョッピング
トランジスタに並列に接続するとともに、前記チョッピ
ングトランジスタの出力レベルを検出する出力検出手段
と、下記（１）から（４）の故障検出条件を有し、これ
らの故障検出条件の少なくとも１つが満たされたとき、
故障したと判定する故障判定手段とを設けるようにした
ものである： （１）前記故障検出用トランジスタをオンし、前記励磁
トランジスタの全部をオフし、前記チョッピングトラン
ジスタをオフした場合において、前記チョッピングトラ
ンジスタの出力レベルが第１の所定レベルと一致しない
とき （２）前記故障検出用トランジスタをオンし、前記励磁
トランジスタの１つをオンし、前記チョッピングトラン
ジスタをオフした場合において、前記チョッピングトラ
ンジスタの出力レベルが第２の所定レベルと一致しない
とき （３）前記故障検出用トランジスタをオフし、前記励磁
トランジスタの全部をオフし、前記チョッピングトラン
ジスタをオンした場合において、前記チョッピングトラ
ンジスタの出力レベルが第１の所定レベルと一致しない
とき （４）前記故障検出用トランジスタをオフし、前記励磁
トランジスタの少なくとも１つをオンし、前記チョッピ
ングトランジスタを所定の低いデューティ比でオン、オ
フした場合において、前記チョッピングトランジスタの
出力レベルが前記第１又は第２の所定レベルと一致した
とき。
（作用） チョッピングトランジスタの出力レベルと、所定レベ
ルとを比較することにより、故障検出用トランジスタを
オンする故障検出条件（１）、（２）、及び故障検出用
トランジスタをオフする故障検出条件（３）、（４）が
判断され、故障が判定される。
ルとを比較することにより、故障検出用トランジスタを
オンする故障検出条件（１）、（２）、及び故障検出用
トランジスタをオフする故障検出条件（３）、（４）が
判断され、故障が判定される。
（実施例） 以下本発明の実施例を添付図面を参照して説明する。
第１図は本発明の一実施例に係る自動車に搭載される
パルスモータ及びその駆動回路のブロック構成図であ
る。同図において、符号１はバッテリであり、バッテリ
１の負電極はアースに接続され、また正電極はヒューズ
F1,F2を介してそれぞれイグニッションスイッチ２及び
リレー３のスイッチ素子3bに接続されている。イグニッ
ションスイッチ２はリレー３のコイル3aに接続され、該
コイル3aはフェールセーフリレートランジスタ（以下
「FSRTR」という）５のコレクタ及び中央処理装置（以
下「CPU」という）17の入力ポートP3に接続されてい
る。FSRTR5のエミッタはアースに接続され、ベースはCP
U17の出力ポートP6に接続されている。従って、FSRTR5
はCPU17によってオン／オフ制御され、そのオン時にリ
レー３のスイッチ素子3bをオンさせる。
パルスモータ及びその駆動回路のブロック構成図であ
る。同図において、符号１はバッテリであり、バッテリ
１の負電極はアースに接続され、また正電極はヒューズ
F1,F2を介してそれぞれイグニッションスイッチ２及び
リレー３のスイッチ素子3bに接続されている。イグニッ
ションスイッチ２はリレー３のコイル3aに接続され、該
コイル3aはフェールセーフリレートランジスタ（以下
「FSRTR」という）５のコレクタ及び中央処理装置（以
下「CPU」という）17の入力ポートP3に接続されてい
る。FSRTR5のエミッタはアースに接続され、ベースはCP
U17の出力ポートP6に接続されている。従って、FSRTR5
はCPU17によってオン／オフ制御され、そのオン時にリ
レー３のスイッチ素子3bをオンさせる。
前記リレー３のスイッチ素子3bはラインVP1,VP2を介
してチョッピングトランジスタ（以下「CHOPTR」とい
う）6,7のエミッタに接続され、CHOPTR6,7のコレクタは
それぞれラインCOM1,COM2を介してパルスモータ４の励
磁コイルの第２相42、第４相44及び第１相41、第３相43
に接続されている。CHOPTR6,7のベースはそれぞれオア
回路12,13の出力に接続されており、オア回路12,13の一
方の入力はCPU17の出力ポートP7，P8に接続され、他方
の入力はオア回路14の出力に接続されている。オア回路
14の一方の入力はCPU17の出力ポートP5に接続され、他
方の入力はオア回路15の出力に接続されている。CPU17
の出力ポートP7，P8は、CPU17が故障診断を実行すると
き以外は低レベルであり、またオア回路15の出力は後述
する低デューティ比検出回路21が故障を検出したとき以
外は低レベルであるので、CHOPTR6,7は、CPU17の出力ポ
ートP5から出力されるチョッピングパルス信号によって
オンオフされる。このチョッピングパルス信号は、バッ
テリ１の出力電圧VBに応じてそのデューティ比が変化す
る信号であり、これによってラインCOM1,COM2上のパル
ス信号のデューティ比が所定範囲（本実施例では３％〜
93％の範囲）で制御され、バッテリ電圧VBに拘らず、一
定の実効電力をパルスモータ４に供給するようにしてい
る。
してチョッピングトランジスタ（以下「CHOPTR」とい
う）6,7のエミッタに接続され、CHOPTR6,7のコレクタは
それぞれラインCOM1,COM2を介してパルスモータ４の励
磁コイルの第２相42、第４相44及び第１相41、第３相43
に接続されている。CHOPTR6,7のベースはそれぞれオア
回路12,13の出力に接続されており、オア回路12,13の一
方の入力はCPU17の出力ポートP7，P8に接続され、他方
の入力はオア回路14の出力に接続されている。オア回路
14の一方の入力はCPU17の出力ポートP5に接続され、他
方の入力はオア回路15の出力に接続されている。CPU17
の出力ポートP7，P8は、CPU17が故障診断を実行すると
き以外は低レベルであり、またオア回路15の出力は後述
する低デューティ比検出回路21が故障を検出したとき以
外は低レベルであるので、CHOPTR6,7は、CPU17の出力ポ
ートP5から出力されるチョッピングパルス信号によって
オンオフされる。このチョッピングパルス信号は、バッ
テリ１の出力電圧VBに応じてそのデューティ比が変化す
る信号であり、これによってラインCOM1,COM2上のパル
ス信号のデューティ比が所定範囲（本実施例では３％〜
93％の範囲）で制御され、バッテリ電圧VBに拘らず、一
定の実効電力をパルスモータ４に供給するようにしてい
る。
パルスモータ４の各励磁相41〜44は、それぞれモータ
励磁回路10,8,11及び９の励磁トランジスタ（以下「IND
TR」という）10a,8a,11a及び9aのコレクタに接続されて
いる。モータ励磁回路８は第２図に示すようにINDTR8
a、制御トランジスタ（以下「CONTTR」という）8b及び
抵抗8cから成り、CONTTR8bのエミッタが抵抗8cを介して
INDTR8aのベースに接続され、CONTTR8aのベース及びコ
レクタは、モータ励磁回路８の制御入力C1，C2に接続さ
れている。
励磁回路10,8,11及び９の励磁トランジスタ（以下「IND
TR」という）10a,8a,11a及び9aのコレクタに接続されて
いる。モータ励磁回路８は第２図に示すようにINDTR8
a、制御トランジスタ（以下「CONTTR」という）8b及び
抵抗8cから成り、CONTTR8bのエミッタが抵抗8cを介して
INDTR8aのベースに接続され、CONTTR8aのベース及びコ
レクタは、モータ励磁回路８の制御入力C1，C2に接続さ
れている。
モータ励磁回路９〜11も全く同様に構成されており、
INDTR8a〜11aのエミッタは、ラインPG1,PG2を介してい
ずれもアースに接続されている。
INDTR8a〜11aのエミッタは、ラインPG1,PG2を介してい
ずれもアースに接続されている。
モータ励磁回路８〜11の第１の制御入力C1はそれぞれ
CPU17の出力ポートP9〜P12に接続されており、第２の制
御入力C2は相カットトランジスタ（以下「PCUTTR」とい
う）22のコレクタに接続されている。PCUTTR22のエミッ
タは電源VCC（正電圧）に接続されており、PCUTTR22が
オンのときには、励磁回路９〜11の第２の制御入力C2は
高レベルとなり、第１の制御入力C1に接続されたCPU17
の出力ポートP9〜P12からのパルス信号によってINDTR8a
〜11aがオンオフ制御される。その結果、各励磁相41〜4
4に電流が流れてパルスモータ４が駆動される。
CPU17の出力ポートP9〜P12に接続されており、第２の制
御入力C2は相カットトランジスタ（以下「PCUTTR」とい
う）22のコレクタに接続されている。PCUTTR22のエミッ
タは電源VCC（正電圧）に接続されており、PCUTTR22が
オンのときには、励磁回路９〜11の第２の制御入力C2は
高レベルとなり、第１の制御入力C1に接続されたCPU17
の出力ポートP9〜P12からのパルス信号によってINDTR8a
〜11aがオンオフ制御される。その結果、各励磁相41〜4
4に電流が流れてパルスモータ４が駆動される。
CHOPTR6,7のコレクタが接続されたラインCOM1,COM2は
それぞれ抵抗18,19の一端に接続されており、抵抗18,19
の他端は互いに接続されて高デューティ比検出回路（以
下「HDTY回路」という）20及び低デューティ比検出回路
（以下「LDTY回路」という）21の入力に接続されてい
る。HDTY回路20の出力は、PCUTTR22のベースに接続され
るとともに、CPU17の入力ポートP1に接続されている。L
DTY回路21の出力はCPU17の入力ポートP2及びオア回路15
の一方の入力に接続されている。オア回路15の他方の入
力には、インバータ16を介してリセット信号▲▼
が供給されており、リセット時にインバータ16の出力は
高レベルとなる。オア回路15の出力は前記オア回路14の
他方の入力に接続されている。
それぞれ抵抗18,19の一端に接続されており、抵抗18,19
の他端は互いに接続されて高デューティ比検出回路（以
下「HDTY回路」という）20及び低デューティ比検出回路
（以下「LDTY回路」という）21の入力に接続されてい
る。HDTY回路20の出力は、PCUTTR22のベースに接続され
るとともに、CPU17の入力ポートP1に接続されている。L
DTY回路21の出力はCPU17の入力ポートP2及びオア回路15
の一方の入力に接続されている。オア回路15の他方の入
力には、インバータ16を介してリセット信号▲▼
が供給されており、リセット時にインバータ16の出力は
高レベルとなる。オア回路15の出力は前記オア回路14の
他方の入力に接続されている。
HDTY回路20及びLDTY回路21の入出力特性は、第３図に
それぞれ実線及び破線で示すようになる。即ち、HDTY回
路20は、ラインCOM1又はCOM2のいずれか一方の信号のデ
ューティ比が93％を越えると高レベルを出力し、デュー
ティ比が93％以下では低レベルを出力する。一方LDTY回
路21は、ラインCOM1又はCOM2のずれか一方の信号のデュ
ーティ比が３％より低くなると高レベルを出力し、デュ
ーティ比が３％以上では低レベルを出力する。従って、
例えばCHOPTR6のエミッタとコレクタとが短絡すると、
デューティ比は100％となるから、HDTY回路20の出力が
高レベルとなる。その結果PCUTTR22がオフして、モータ
励磁回路８〜11の第２の制御入力C2が低レベルとなり、
第１の制御入力C1のレベルに拘らず、INDTR8a〜11aは強
制的にオフ状態に維持される。また、例えばラインCOM1
がアースと短絡（以下「地絡」という）すると、デュー
ティ比は０％となり、LDTY回路21の出力が高レベルとな
る。その結果、オア回路15及び14の出力が高レベルとな
り、CHOPTR6,7はともに強制的にオフ状態に維持され
る。
それぞれ実線及び破線で示すようになる。即ち、HDTY回
路20は、ラインCOM1又はCOM2のいずれか一方の信号のデ
ューティ比が93％を越えると高レベルを出力し、デュー
ティ比が93％以下では低レベルを出力する。一方LDTY回
路21は、ラインCOM1又はCOM2のずれか一方の信号のデュ
ーティ比が３％より低くなると高レベルを出力し、デュ
ーティ比が３％以上では低レベルを出力する。従って、
例えばCHOPTR6のエミッタとコレクタとが短絡すると、
デューティ比は100％となるから、HDTY回路20の出力が
高レベルとなる。その結果PCUTTR22がオフして、モータ
励磁回路８〜11の第２の制御入力C2が低レベルとなり、
第１の制御入力C1のレベルに拘らず、INDTR8a〜11aは強
制的にオフ状態に維持される。また、例えばラインCOM1
がアースと短絡（以下「地絡」という）すると、デュー
ティ比は０％となり、LDTY回路21の出力が高レベルとな
る。その結果、オア回路15及び14の出力が高レベルとな
り、CHOPTR6,7はともに強制的にオフ状態に維持され
る。
CPU17の出力ポートP4は、故障診断用トランジスタ
（以下「CHKTR」という）23のベースに接続されてい
る。CHKTR23のエミッタは、イグニッションスイッチ２
とリレー３とを接続するラインに接続され、コレクタは
抵抗24を介してダイオード25,26のアノードに接続され
ている。ダイオード25,26のカソードは、それぞれライ
ンCOM1及びCOM2に接続されている。CHKTR23,抵抗24及び
ダイオード25,26によって構成される回路は、CPU17が故
障診断を行うときに使用されるものであり、通常はCHKT
R23はオフ状態に維持される。ここで抵抗24は、CHKTR23
がオン状態のときに流れる電流を制限するために挿入さ
れたものであり、例えば1KΩ程度とされる。バッテリ電
圧は12V程度であるから、電流は12mA以下に制限され
る。
（以下「CHKTR」という）23のベースに接続されてい
る。CHKTR23のエミッタは、イグニッションスイッチ２
とリレー３とを接続するラインに接続され、コレクタは
抵抗24を介してダイオード25,26のアノードに接続され
ている。ダイオード25,26のカソードは、それぞれライ
ンCOM1及びCOM2に接続されている。CHKTR23,抵抗24及び
ダイオード25,26によって構成される回路は、CPU17が故
障診断を行うときに使用されるものであり、通常はCHKT
R23はオフ状態に維持される。ここで抵抗24は、CHKTR23
がオン状態のときに流れる電流を制限するために挿入さ
れたものであり、例えば1KΩ程度とされる。バッテリ電
圧は12V程度であるから、電流は12mA以下に制限され
る。
以上のように構成される回路の動作を以下に説明す
る。
る。
イグニッションスイッチ２がオン（閉成）されると、
CPU17は所定の初期故障診断を実行し、故障が検出され
なければFSRTR5がオンされて、リレー３のスイッチ素子
3bがオンし、パルスモータ４が駆動可能な状態となる。
なお、CPU17は、前記初期故障診断終了後もパルスモー
タ４を駆動している場合を除き、一定時間毎に所定の運
転時故障診断を実行する。
CPU17は所定の初期故障診断を実行し、故障が検出され
なければFSRTR5がオンされて、リレー３のスイッチ素子
3bがオンし、パルスモータ４が駆動可能な状態となる。
なお、CPU17は、前記初期故障診断終了後もパルスモー
タ４を駆動している場合を除き、一定時間毎に所定の運
転時故障診断を実行する。
CPU17が故障診断を実行しないときには、出力ポートP
4，P6は高レベルに維持され、出力ポートP7，P8は低レ
ベルに維持される。また、CPU17の出力ポートP5には、
バッテリ電圧に応じたデューティ比のパルス信号が出力
され、ラインCOM1,COM2にはデューティ比が３％〜93％
の範囲のパルス信号が出力される。このとき、HDTY回路
20及びLDTY回路21の出力はともに低レベルであるため、
PCUTTR22はオン状態であり、またオア回路14の出力には
CPU17の出力ポートP5の出力がそのまま出力されてい
る。
4，P6は高レベルに維持され、出力ポートP7，P8は低レ
ベルに維持される。また、CPU17の出力ポートP5には、
バッテリ電圧に応じたデューティ比のパルス信号が出力
され、ラインCOM1,COM2にはデューティ比が３％〜93％
の範囲のパルス信号が出力される。このとき、HDTY回路
20及びLDTY回路21の出力はともに低レベルであるため、
PCUTTR22はオン状態であり、またオア回路14の出力には
CPU17の出力ポートP5の出力がそのまま出力されてい
る。
CPU17の出力ポートP9〜P12からパルスモータ４を回転
駆動すべく駆動パルス信号が出力されると、対応するIN
DTR8a〜11aがオンオフされ、励磁相41〜44に電流が供給
されて、パルスモータ４が回転作動する。
駆動すべく駆動パルス信号が出力されると、対応するIN
DTR8a〜11aがオンオフされ、励磁相41〜44に電流が供給
されて、パルスモータ４が回転作動する。
CHOPTR6のコレクタ−エミッタ間、即ちラインVP1とラ
インCOM1とが短絡すると前述したように、HDTY20の出力
は高レベルとなり、PCUTTR22はオフする。その結果、モ
ータ励磁回路８〜11の第２の制御入力C2が低レベルとな
り、第１の制御入力C1のレベルに拘らず、INDTR8a〜11a
は強制的にオフ状態に維持される。従って、ラインVP1
−COM1間の短絡によって、パルスモータ４の励磁相42,4
4及びINDTR8a,9aに過大な電流が流れ、焼損等が発生す
ることを防止することができる。
インCOM1とが短絡すると前述したように、HDTY20の出力
は高レベルとなり、PCUTTR22はオフする。その結果、モ
ータ励磁回路８〜11の第２の制御入力C2が低レベルとな
り、第１の制御入力C1のレベルに拘らず、INDTR8a〜11a
は強制的にオフ状態に維持される。従って、ラインVP1
−COM1間の短絡によって、パルスモータ４の励磁相42,4
4及びINDTR8a,9aに過大な電流が流れ、焼損等が発生す
ることを防止することができる。
ラインVP2−COM2間が短絡した場合も、上記と同様で
ある。
ある。
一方、ラインCOM1が地絡した場合には、前述したよう
にLDTY回路21の出力が高レベルとなり、オア回路15及び
14の出力が高レベルとなって、CHOPTR6,7は強制的にオ
フ状態に維持される。その結果、ラインCOM1の地絡によ
って、CHOPTR6に過大な電流が流れ、CHOPTR6が焼損する
ことを防止することができる。
にLDTY回路21の出力が高レベルとなり、オア回路15及び
14の出力が高レベルとなって、CHOPTR6,7は強制的にオ
フ状態に維持される。その結果、ラインCOM1の地絡によ
って、CHOPTR6に過大な電流が流れ、CHOPTR6が焼損する
ことを防止することができる。
ラインCOM2が地絡した場合も上記と同様である。
第４図は、CPU17が実行する故障診断プログラムのフ
ローチャートである。
ローチャートである。
ステップS1では、FSRTR5、CHOPTR6,7、INDTR8a〜11a
及びCHKTR23を全てオフ状態として、即ち出力ポート
P6，P9〜P12を低レベルとし、出力ポートP4，P7，P8を
高レベルとして、入力ポートP3が低レベルであるか否か
を判別する（ステップS2）。この答が肯定（以下「Ye
s」という）のときには、イグニッションスイッチ２か
ら入力ポートP3に至る経路で断線が発生していると判定
し（ステップS3）、故障処理プログラムに移行する。ス
テップS2の答が否定（以下「No」という）のとき、即ち
入力ポートP3が高レベルのときには、ラインCOM1又はCO
M2が高レベルであるか否かを判別する（ステップS4）。
この判別は、入力ポートP1が高レベルか否かを判別する
ことによって行う。この答がYesのときには、スイッチ
素子3b及びCHOPTR6,7がオフ状態であるにもかかわら
ず、ラインCOM1又はCOM2が高レベルとなっていることに
なるので、CHKTR23がオン故障（エミッタ−コレクタ間
短絡故障）していると判定し（ステップS5）、故障処理
プログラムに移行する。
及びCHKTR23を全てオフ状態として、即ち出力ポート
P6，P9〜P12を低レベルとし、出力ポートP4，P7，P8を
高レベルとして、入力ポートP3が低レベルであるか否か
を判別する（ステップS2）。この答が肯定（以下「Ye
s」という）のときには、イグニッションスイッチ２か
ら入力ポートP3に至る経路で断線が発生していると判定
し（ステップS3）、故障処理プログラムに移行する。ス
テップS2の答が否定（以下「No」という）のとき、即ち
入力ポートP3が高レベルのときには、ラインCOM1又はCO
M2が高レベルであるか否かを判別する（ステップS4）。
この判別は、入力ポートP1が高レベルか否かを判別する
ことによって行う。この答がYesのときには、スイッチ
素子3b及びCHOPTR6,7がオフ状態であるにもかかわら
ず、ラインCOM1又はCOM2が高レベルとなっていることに
なるので、CHKTR23がオン故障（エミッタ−コレクタ間
短絡故障）していると判定し（ステップS5）、故障処理
プログラムに移行する。
ステップS4の答がNoのときには、出力ポートP5，P7，
P8を低レベルとすることによりCHOPTR6,7をオン状態と
し、FSRTR5、INDTR8a〜11a及びCHKTR23をオフ状態とし
て（ステップS6）、ラインCOM1又はCOM2が高レベルか否
かを判別する（ステップS7）。その答がYesのときに
は、FSRTR5がオフ状態であって、リレー３のコイル3aに
電流を供給していないのに、ラインCOM1又はCOM2が高レ
ベルとなっていることになるので、リレー３のスイッチ
素子3bが溶着していると判定し（ステップS8）、故障処
理プログラムに移行する。
P8を低レベルとすることによりCHOPTR6,7をオン状態と
し、FSRTR5、INDTR8a〜11a及びCHKTR23をオフ状態とし
て（ステップS6）、ラインCOM1又はCOM2が高レベルか否
かを判別する（ステップS7）。その答がYesのときに
は、FSRTR5がオフ状態であって、リレー３のコイル3aに
電流を供給していないのに、ラインCOM1又はCOM2が高レ
ベルとなっていることになるので、リレー３のスイッチ
素子3bが溶着していると判定し（ステップS8）、故障処
理プログラムに移行する。
ステップS7の答がNoのときには、FSRTR5及びCHKTR23
をオン状態とし、CHOPTR6,7及びINDTR8a〜11aをオフ状
態として（ステップS9）、ラインCOM1又はCOM2が低レベ
ルであるか否かを判別する（ステップS10）。この判別
は、入力ポートP2が高レベルであるか否かを判別するこ
とによって行う。ステップS10の答がYesのときには、CH
KTR23をオン状態としているにもかかわらず、ラインCOM
1又はCOM2が低レベルとなっているので、ラインCOM1又
はCOM2が地絡しているか、又はINDTR8a〜11aのいずれか
がオン故障していると判定して（ステップS11）、故障
処理プログラムに移行する。
をオン状態とし、CHOPTR6,7及びINDTR8a〜11aをオフ状
態として（ステップS9）、ラインCOM1又はCOM2が低レベ
ルであるか否かを判別する（ステップS10）。この判別
は、入力ポートP2が高レベルであるか否かを判別するこ
とによって行う。ステップS10の答がYesのときには、CH
KTR23をオン状態としているにもかかわらず、ラインCOM
1又はCOM2が低レベルとなっているので、ラインCOM1又
はCOM2が地絡しているか、又はINDTR8a〜11aのいずれか
がオン故障していると判定して（ステップS11）、故障
処理プログラムに移行する。
ステップS10の答がNoのときには、ステップS12に進
む。ステップS12からS23では、FSRTR5及びCHKTR23をオ
ン状態、CHOPTR6,7をオフ状態とし、パルスモータ４の
各励磁相41〜44に対応するINDTRを順次オン状態として
故障判定を行う。
む。ステップS12からS23では、FSRTR5及びCHKTR23をオ
ン状態、CHOPTR6,7をオフ状態とし、パルスモータ４の
各励磁相41〜44に対応するINDTRを順次オン状態として
故障判定を行う。
先ず、第１相41（ラインΦ1）に対応するINDTR10aを
オン状態とし、他のINDTR8a,9a,11aはオフ状態として
（ステップS12）、ラインCOM1又はCOM2が高レベルであ
るか否かを判別する（ステップS13）。その答がYesのと
きには、INDTR10aがオンしているにもかかわらず、ライ
ンCOM2が高レベルとなっているので、ラインCOM2から励
磁コイル第１相41、ラインΦ1、INDTR10a及びラインPG2
を介してアースに至る経路のどこかで断線が発生してる
いと判定し（ステップS14）、故障処理プログラムに移
行する。
オン状態とし、他のINDTR8a,9a,11aはオフ状態として
（ステップS12）、ラインCOM1又はCOM2が高レベルであ
るか否かを判別する（ステップS13）。その答がYesのと
きには、INDTR10aがオンしているにもかかわらず、ライ
ンCOM2が高レベルとなっているので、ラインCOM2から励
磁コイル第１相41、ラインΦ1、INDTR10a及びラインPG2
を介してアースに至る経路のどこかで断線が発生してる
いと判定し（ステップS14）、故障処理プログラムに移
行する。
ステップS15,S18及びS21では、ステップS15と同様にI
NDTR8a,11a及び9aをオン状態とし、他のINDTRをオフ状
態として、それぞれステップS16,S19及びS22においてラ
インCOM1又はCOM2が高レベルであるか否かを判別する。
これらの判別の答がYesのときには、ラインCOM1→ライ
ンΦ2→ラインPG1又はラインCOM2→ラインΦ3→ラインP
G2又はラインCOM1→ラインΦ4→ラインPG1の経路に断線
があると判定し（ステップS17,S20,S23）、故障処理プ
ログラムに移行する。
NDTR8a,11a及び9aをオン状態とし、他のINDTRをオフ状
態として、それぞれステップS16,S19及びS22においてラ
インCOM1又はCOM2が高レベルであるか否かを判別する。
これらの判別の答がYesのときには、ラインCOM1→ライ
ンΦ2→ラインPG1又はラインCOM2→ラインΦ3→ラインP
G2又はラインCOM1→ラインΦ4→ラインPG1の経路に断線
があると判定し（ステップS17,S20,S23）、故障処理プ
ログラムに移行する。
ステップS22の答がNoのときには、FSRTR5及びCHOPTR6
をオン状態とし、CHOPTR7、INDTR8a〜11a及びCHKTR23を
オフ状態として（ステップS24）、ラインCOM1又はCOM2
が低レベルであるか否かを判別する（ステップS25）。
この答がYesのときには、FSRTR5がオン状態（即ちスイ
ッチ素子3bがオン状態）であってINDTR8a〜11aが全てオ
フ状態であるにもかかわらず、ラインCOM1が低レベルで
あるので、ラインVP1が断線していると判定し（ステッ
プS26）、故障処理プログラムに移行する。
をオン状態とし、CHOPTR7、INDTR8a〜11a及びCHKTR23を
オフ状態として（ステップS24）、ラインCOM1又はCOM2
が低レベルであるか否かを判別する（ステップS25）。
この答がYesのときには、FSRTR5がオン状態（即ちスイ
ッチ素子3bがオン状態）であってINDTR8a〜11aが全てオ
フ状態であるにもかかわらず、ラインCOM1が低レベルで
あるので、ラインVP1が断線していると判定し（ステッ
プS26）、故障処理プログラムに移行する。
ステップS25の答がNoのときには、前記ステップS24の
状態からCHOPTR7をオフからオンに、CHOPTR6をオンから
オフにそれぞれ変更し（ステップS27）、ラインCOM1ま
たはCOM2が低レベルであるか否かを判別する（ステップ
S28）。この答がYesのときには、前記ステップS26と同
様の理由でラインVP2が断線していると判定し（ステッ
プS29）、故障処理プログラムに移行する。
状態からCHOPTR7をオフからオンに、CHOPTR6をオンから
オフにそれぞれ変更し（ステップS27）、ラインCOM1ま
たはCOM2が低レベルであるか否かを判別する（ステップ
S28）。この答がYesのときには、前記ステップS26と同
様の理由でラインVP2が断線していると判定し（ステッ
プS29）、故障処理プログラムに移行する。
ステップS28の答がNoのときには、FSRTR5及びINDTR10
a及び8aをオン状態とし、INDTR9a,11aをオフ状態とし、
更にラインCOM1及びCOM2のデューティ比が５％となるよ
うにCHOPTR6,7をオンオフ駆動して（ステップS30）、ラ
インCOM1又はCOM2が高レベルであるか否かを判別する
（ステップS31）。この答がYesのときには、CHOPTR6又
は７がオン故障していると判定し（ステップS32）、故
障処理プログラムに移行する。
a及び8aをオン状態とし、INDTR9a,11aをオフ状態とし、
更にラインCOM1及びCOM2のデューティ比が５％となるよ
うにCHOPTR6,7をオンオフ駆動して（ステップS30）、ラ
インCOM1又はCOM2が高レベルであるか否かを判別する
（ステップS31）。この答がYesのときには、CHOPTR6又
は７がオン故障していると判定し（ステップS32）、故
障処理プログラムに移行する。
ステップS31の答がNoのときには、更にラインCOM1又
はCOM2が低レベルであるか否かを判別する（ステップS3
3）。この答がYesのときには、CHOPTR6又は７がオフ故
障（エミッタ−コレクタ間開放故障）していると判定し
（ステップS34）、故障処理プログラムに移行する。
はCOM2が低レベルであるか否かを判別する（ステップS3
3）。この答がYesのときには、CHOPTR6又は７がオフ故
障（エミッタ−コレクタ間開放故障）していると判定し
（ステップS34）、故障処理プログラムに移行する。
ステップS33の答がNoのときには、故障箇所がないの
で、パルスモータの駆動待機状態に移行する。この状態
で、CPU17の出力ポートP9〜P12に駆動パルス信号が出力
されると、パルスモータ４が駆動される。
で、パルスモータの駆動待機状態に移行する。この状態
で、CPU17の出力ポートP9〜P12に駆動パルス信号が出力
されると、パルスモータ４が駆動される。
上記故障診断プログラムは、イグニッションスイッチ
２がオンされた直後においては全ての故障判定が実行さ
れ（初期故障診断）、その後は一定時間（例えば15ミリ
秒）毎にステップS9以降の故障判定が実行される（運転
時故障診断）。
２がオンされた直後においては全ての故障判定が実行さ
れ（初期故障診断）、その後は一定時間（例えば15ミリ
秒）毎にステップS9以降の故障判定が実行される（運転
時故障診断）。
上述した故障診断プログラムでは、CHKTR23をオンオ
フすることにより、パルスモータ４及びその周辺回路に
微小電流を供給／遮断してCHOPTR6,7の出力、即ちライ
ンCOM1及びCOM2の状態をチェックするようにしたので、
パルスモータ４を実際に駆動することなく、回路の故障
診断が可能であり、モータ及びその周辺回路素子を破壊
し又はこれらに損傷を与えることなく、電気的な故障の
検出を迅速に行うことができる。
フすることにより、パルスモータ４及びその周辺回路に
微小電流を供給／遮断してCHOPTR6,7の出力、即ちライ
ンCOM1及びCOM2の状態をチェックするようにしたので、
パルスモータ４を実際に駆動することなく、回路の故障
診断が可能であり、モータ及びその周辺回路素子を破壊
し又はこれらに損傷を与えることなく、電気的な故障の
検出を迅速に行うことができる。
尚、本実施例ではパルスモータ４の励磁相２相42及び
第３相43に電流を供給するCHOPTR6と、第１相41及び第
３相43に電流を供給するCHOPTR7とを設けたが、これに
限らず１つのチョッピングトランジスタで第１相〜第４
相全てに電流を供給するようにしてもよい。
第３相43に電流を供給するCHOPTR6と、第１相41及び第
３相43に電流を供給するCHOPTR7とを設けたが、これに
限らず１つのチョッピングトランジスタで第１相〜第４
相全てに電流を供給するようにしてもよい。
（発明の効果） 以上詳述したように本発明のパルスモータ駆動回路に
よれば、チョッピングトランジスタの出力レベルと、所
定レベルとを比較することにより、故障検出用トランジ
スタをオンする故障検出条件（１）、（２）、及び故障
検出用トランジスタをオフする故障検出条件（３）、
（４）が判断され、故障が判定されるので、モータ及び
その周辺素子を破壊したり、これらに損傷を与えること
なく、回路各部の電気的な故障を迅速に判定することが
できる。
よれば、チョッピングトランジスタの出力レベルと、所
定レベルとを比較することにより、故障検出用トランジ
スタをオンする故障検出条件（１）、（２）、及び故障
検出用トランジスタをオフする故障検出条件（３）、
（４）が判断され、故障が判定されるので、モータ及び
その周辺素子を破壊したり、これらに損傷を与えること
なく、回路各部の電気的な故障を迅速に判定することが
できる。
第１図は本発明の一実施例に係るパルスモータ駆動回路
のブロック構成図、第２図は第１図のモータ励磁回路の
内部回路を示す図、第３図は第１図の高デューティ比検
出回路及び低デューティ比検出回路の入出力特性を示す
図、第４図は故障診断プログラムのフローチャートであ
る。 ３…リレー、５…フェールセーフリレートランジスタ
（FSRTR）、6,7…チョッピングトランジスタ（CHOPT
R）、8,9,10,11…モータ励磁回路、8a,9a,10a,11a…励
磁トランジスタ（INDTR）、12,13,14,15…オア回路、17
…中央処理装置（CPU）、20…高デューティ比検出回路
（HDTY回路）、21…低デューティ比検出回路（LDTY回
路）、22…相カットトランジスタ（PCUTTR）。
のブロック構成図、第２図は第１図のモータ励磁回路の
内部回路を示す図、第３図は第１図の高デューティ比検
出回路及び低デューティ比検出回路の入出力特性を示す
図、第４図は故障診断プログラムのフローチャートであ
る。 ３…リレー、５…フェールセーフリレートランジスタ
（FSRTR）、6,7…チョッピングトランジスタ（CHOPT
R）、8,9,10,11…モータ励磁回路、8a,9a,10a,11a…励
磁トランジスタ（INDTR）、12,13,14,15…オア回路、17
…中央処理装置（CPU）、20…高デューティ比検出回路
（HDTY回路）、21…低デューティ比検出回路（LDTY回
路）、22…相カットトランジスタ（PCUTTR）。
フロントページの続き (56)参考文献 特開 平１−190298（ＪＰ，Ａ) 特開 平２−13296（ＪＰ，Ａ) 特開 平４−96690（ＪＰ，Ａ)
Claims (1)
- 【請求項１】パルスモータの各励磁コイルを駆動する励
磁トランジスタと、前記各励磁コイルをチョッピング制
御するチョッピングトランジスタとを備え、前記チョッ
ピングトランジスタ、前記励磁コイル及び前記励磁トラ
ンジスタを電源とアースとの間に直列に接続したパルス
モータの駆動制御装置において、故障検出用トランジス
タと電流制限回路とを直列に接続した故障検出用回路ブ
ロックを、前記チョッピングトランジスタに並列に接続
するとともに、前記チョッピングトランジスタの出力レ
ベルを検出する出力検出手段と、下記（１）から（４）
の故障検出条件を有し、これらの故障検出条件の少なく
とも１つが満たされたとき、故障したと判定する故障判
定手段とを設けたことを特徴とするパルスモータの駆動
制御装置： （１）前記故障検出用トランジスタをオンし、前記励磁
トランジスタの全部をオフし、前記チョッピングトラン
ジスタをオフした場合において、前記チョッピングトラ
ンジスタの出力レベルが第１の所定レベルと一致しない
とき （２）前記故障検出用トランジスタをオンし、前記励磁
トランジスタの１つをオンし、前記チョッピングトラン
ジスタをオフした場合において、前記チョッピングトラ
ンジスタの出力レベルが第２の所定レベルと一致しない
とき （３）前記故障検出用トランジスタをオフし、前記励磁
トランジスタの全部をオフし、前記チョッピングトラン
ジスタをオンした場合において、前記チョッピングトラ
ンジスタの出力レベルが第１の所定レベルと一致しない
とき （４）前記故障検出用トランジスタをオフし、前記励磁
トランジスタの少なくとも１つをオンし、前記チョッピ
ングトランジスタを所定の低いデューティ比でオン、オ
フした場合において、前記チョッピングトランジスタの
出力レベルが前記第１又は第２の所定レベルと一致した
とき。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2212231A JP2545641B2 (ja) | 1990-08-09 | 1990-08-09 | パルスモータの駆動制御装置 |
| DE4123403A DE4123403C2 (de) | 1990-08-09 | 1991-07-15 | Schrittmotor-Treiberschaltung mit Ausfallsicherung |
| US07/735,436 US5182507A (en) | 1990-08-09 | 1991-07-25 | Stepping motor driving circuit having failsafe function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2212231A JP2545641B2 (ja) | 1990-08-09 | 1990-08-09 | パルスモータの駆動制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0496691A JPH0496691A (ja) | 1992-03-30 |
| JP2545641B2 true JP2545641B2 (ja) | 1996-10-23 |
Family
ID=16619133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2212231A Expired - Fee Related JP2545641B2 (ja) | 1990-08-09 | 1990-08-09 | パルスモータの駆動制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5182507A (ja) |
| JP (1) | JP2545641B2 (ja) |
| DE (1) | DE4123403C2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07241098A (ja) * | 1994-02-25 | 1995-09-12 | Unisia Jecs Corp | ステップモータの駆動方法 |
| US5818193A (en) * | 1995-10-17 | 1998-10-06 | Unisia Jecs Corporation | Step motor driving method and apparatus for performing PWM control to change a step drive signal on-duty ratio |
| WO2012102232A1 (ja) * | 2011-01-25 | 2012-08-02 | ローム株式会社 | ステッピングモータの駆動回路、その集積回路およびそれを備える電子機器、ならびに、ステッピングモータの駆動回路の制御方法 |
| DE102018107802A1 (de) * | 2018-04-03 | 2019-10-10 | Vaillant Gmbh | Verfahren zum Erkennen von Schrittmotor-Varianten |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3008312C2 (de) * | 1980-03-04 | 1985-04-25 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Zweipunkt-Stromregler |
| US4358725A (en) * | 1980-09-23 | 1982-11-09 | Beloit Corporation | Stepper motor control circuit |
| US4423366A (en) * | 1981-08-13 | 1983-12-27 | Xerox Corporation | Motor drive |
| US4722019A (en) * | 1985-09-20 | 1988-01-26 | General Electric Company | Protection methods and systems for refrigeration systems suitable for a variety of different models |
| US4710690A (en) * | 1986-07-03 | 1987-12-01 | Ncr Corporation | Closed-loop control system for a stepping motor |
| JPH01190298A (ja) * | 1988-01-22 | 1989-07-31 | Matsushita Electric Ind Co Ltd | 電子機器 |
| JPH0213296A (ja) * | 1988-06-29 | 1990-01-17 | Matsushita Electric Ind Co Ltd | ステッピングモータ用故障検出装置 |
-
1990
- 1990-08-09 JP JP2212231A patent/JP2545641B2/ja not_active Expired - Fee Related
-
1991
- 1991-07-15 DE DE4123403A patent/DE4123403C2/de not_active Expired - Fee Related
- 1991-07-25 US US07/735,436 patent/US5182507A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE4123403C2 (de) | 2002-06-20 |
| JPH0496691A (ja) | 1992-03-30 |
| DE4123403A1 (de) | 1992-02-13 |
| US5182507A (en) | 1993-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5303156A (en) | Electric power steering apparatus having overload protection | |
| JP3262594B2 (ja) | 車両の電気負荷を監視する装置 | |
| JPH08132992A (ja) | 車載用制御装置 | |
| JP2000173428A (ja) | 電気自動車のメインリレー溶着検出装置 | |
| JPH08255016A (ja) | 負荷の機能を監視する方法及び装置 | |
| JP2545641B2 (ja) | パルスモータの駆動制御装置 | |
| JP3840097B2 (ja) | 車輌用電源回路装置 | |
| JP2857662B2 (ja) | パルスモータ駆動回路 | |
| JP3854542B2 (ja) | 電動機構駆動回路の診断装置 | |
| JPH10278730A (ja) | 乗員保護装置の故障診断装置 | |
| JP3122069B2 (ja) | 短絡保護機能を有する負荷駆動装置 | |
| JP2002180941A (ja) | 点火システム | |
| JP2999447B2 (ja) | モータの故障診断方法及びモータの運転制御方法 | |
| JP2506739B2 (ja) | 電気式動力舵取装置 | |
| JP3742548B2 (ja) | ヘッドランプ負荷ラインのショート検出装置 | |
| JPH1169881A (ja) | 電動モータ駆動装置 | |
| JP2783678B2 (ja) | 内燃機関における点火出力段に対する監視装置 | |
| JP3735380B2 (ja) | 電子制御燃料噴射装置 | |
| JP2003111263A (ja) | 保護回路 | |
| JP3203521B2 (ja) | 負荷の断線検知回路 | |
| JP2882597B2 (ja) | 保護機能付負荷駆動装置 | |
| JPH0645837A (ja) | 保護回路 | |
| JPH0446867A (ja) | 電動式パワーステアリング装置 | |
| JP2879719B2 (ja) | ソレノイド駆動回路の異常検出装置 | |
| JPH0686086U (ja) | ソレノイド駆動回路の保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |