JP3742548B2 - ヘッドランプ負荷ラインのショート検出装置 - Google Patents
ヘッドランプ負荷ラインのショート検出装置 Download PDFInfo
- Publication number
- JP3742548B2 JP3742548B2 JP2000259148A JP2000259148A JP3742548B2 JP 3742548 B2 JP3742548 B2 JP 3742548B2 JP 2000259148 A JP2000259148 A JP 2000259148A JP 2000259148 A JP2000259148 A JP 2000259148A JP 3742548 B2 JP3742548 B2 JP 3742548B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- drive
- npn transistor
- headlamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【発明の属する技術分野】
本発明は、バッテリ電源電圧に変動がある場合のヘッドランプ点灯時における負荷ラインのショートを検出する装置に関する。
【0002】
【従来の技術】
ヘッドランプ点灯中に負荷ラインがショートすると、大電流がアースに流れ、バッテリ電圧が急激に低下し、バッテリからの電源供給を受けて駆動する各種制御機器が正常に作動しないことがある。このためヘッドランプ点灯中に負荷ラインがショートした場合、負荷ラインのショート検出をいち早く検出し、直ちにヘッドランプの接続されている負荷ラインをオフ(開放)することが大切である。このヘッドランプ点灯中の負荷ラインのショートに対する方法としては、負荷ラインのバッテリ電源とヘッドランプとの間にヘッドランプへの電源の供給をON・OFFする駆動素子を挿入接続し、駆動素子とヘッドランプの接続点の電圧を検出し、この電圧が所定の電圧よりも低くなったときに負荷ショートが発生した(過電流が流れた)と判定し、駆動素子をOFFしてヘッドランプへの電源供給を停止し回路を保護する方法がある。
【0003】
【発明が解決しようとする課題】
しかしながら、このヘッドランプのバッテリ電源側の電圧をモニタし、この電圧が所定の電圧よりも低くなったか否かで負荷ショートの検出を行う方法にあっては、バッテリ電源電圧が低下した場合、駆動素子をON・OFF制御する駆動回路の駆動能力が低下し、駆動素子を駆動(ランプ駆動)することができず、負荷ショートを生じていないにも拘わらず、CPUがショート判定を行ってしまうという誤検出をする場合がある。
【0004】
本発明の目的は、バッテリ電源電圧が低下しても、負荷ショートの誤検出を生じることなく駆動素子のON・OFF制御を行うことのできるヘッドランプ負荷ラインのショート検出装置を提供することにある。
【0005】
【課題を解決するための手段】
上記の目的を達成するために、請求項1に記載のヘッドランプ負荷ラインのショート検出装置は、バッテリからヘッドランプに電源を供給する負荷ラインの該ヘッドランプとバッテリ電源との間に挿入接続され該ヘッドランプをON・OFFするNチャネルのFETと、Hiの出力によって前記NチャネルのFETのゲートを開きLowの出力によって前記NチャネルのFETのゲートを閉じる制御を行う駆動回路と、前記駆動回路を制御するCPUとからなり、前記CPUによって前記NチャネルのFETと前記ヘッドランプとの接続点の電圧が、予め設定した電圧より高いとき正常と判定して駆動回路を駆動するHiの出力をし続け、予め設定した電圧より低い値まで低下したことを検出し、異常(負荷ショート)と判定し、駆動回路にLowを出力し、駆動回路からLow信号を前記NチャネルのFETに出力し、該NチャネルのFETをOFFするようにした駆動素子出力回路部と,
前記NチャネルのFETのドレン端子にツェナダイオードZDのカソードを接続し、該ツェナダイオードZDのアノードに第1の抵抗を介してNPNトランジスタTrのベースを接続し、該NPNトランジスタTrのエミッタを接地し、コレクタに第2の抵抗を介して、所定電圧が印加し、該NPNトランジスタTrのベース・エミッタ間を第3の抵抗を介して接続して構成する出力回路制御部と,
を備え、
前記バッテリ電源電圧がツェナダイオードZDのツェナ電圧VZにNPNトランジスタTrのベース駆動電圧を加えた電圧値で決定される予め設定した設定バッテリ電圧値よりも高い場合には前記駆動素子出力回路部のショート検出制御を行う駆動信号を出力し、
前記バッテリ電源電圧がツェナダイオードZDとNPNトランジスタTrのベース駆動電圧とによって決まる駆動電圧より小さい値に低下した場合は、NPNトランジスタTrがOFF状態となり、NPNトランジスタTrのコレクタからCPUに出力される出力信号がHiとなり、CPUは、ショート検出制御を行わないように構成したものである。
このように構成することにより、請求項1に記載のヘッドランプ負荷ラインのショート検出装置によると、バッテリ電源電圧が低下しても、負荷ショートの誤検出を生じることなく駆動素子のON・OFF制御を行うことができる。
【0007】
上記の目的を達成するために、請求項2に記載のヘッドランプ負荷ラインのショート検出装置は、駆動素子出力回路部に取り込むNチャネルのFETとヘッドランプとの接続点の電圧を、ローパスフィルターを通して取り込むようにしたものである。
このように構成することにより、請求項2に記載のヘッドランプ負荷ラインのショート検出装置によると外乱による誤動作を起こすのを防止することができる。
【0008】
【発明の実施の形態】
以下本発明に記載のヘッドランプ負荷ラインのショート検出装置の実施の形態を、図面に基づいて詳細に説明する。
図1には、本発明に係るヘッドランプ負荷ラインのショート検出装置の一実施の形態が示されている。
【0009】
図において、一端が接地され、他端にバッテリ電源VBが接続されて構成されているヘッドランプ1と負荷ラインのバッテリ電源VBとの間には、ヘッドランプ1への電源の供給をON・OFFする駆動素子(例えば、NチャネルのFET)2が直列に挿入接続されている(ドレン端子にバッテリ電源VBを、ソース端子にヘッドランプ1を接続)。この駆動素子2には、この駆動素子2をON・OFF駆動する駆動回路3が接続されている。すなわち、この駆動回路3は、駆動素子2をON・OFFするもので、駆動回路3からHiの出力があると駆動素子2のゲートが開き駆動素子2がONし、バッテリ電源VBからヘッドランプ1に電源を供給する。そして、この駆動素子2は、駆動回路3からHiの出力が継続している限りON状態を継続するというものである。
【0010】
この駆動回路3の出力がHiの状態から、Lowに変化すると、駆動素子2のゲート電圧がLowになり、ゲートが閉じ駆動素子2はOFF状態となり、バッテリ電源VBからヘッドランプ1への電源の供給が停止する。そして、この駆動素子2は、駆動回路3からLowの出力が継続している限りOFF状態を継続するというものである。この駆動回路3の出力がLowの状態から、Hiに変化すると、再び駆動素子2のゲートが開き駆動素子2がONし、バッテリ電源VBからヘッドランプ1に電源を供給するという動作を繰り返す。
【0011】
この駆動回路3には、CPU4が接続されており、駆動回路3による駆動素子2のON・OFF制御は、CPU4からの制御信号によって行われる。すなわち、CPU4からの駆動回路3を駆動するHiの出力があると駆動回路3は駆動し、駆動回路3からは駆動素子2にHiの出力信号を出力する。また、CPU4からの駆動回路3にLowの出力があると駆動回路3は駆動停止し、駆動回路3からは駆動素子2にLowの出力信号が出力される
また、駆動素子2とヘッドランプ1の接続点であるa点には、抵抗R4とコンデンサC1によって構成されるローパスフィルター5を介してCPU4が接続されている。このa点の電圧がCPU4に入力され、このa点の対GND間電圧がモニターされ、このa点の電圧が予め設定した電圧(例えば、2.5V)より低いときに負荷ショートが発生したと判定し、負荷ショートの検出が行われている。
【0012】
負荷駆動信号(駆動回路3から駆動素子2に出力される信号)がONする(Hiになる)と、駆動素子2がONしヘッドランプ1が点灯する。このようにしてヘッドランプ1が点灯した場合、正常時のa点の電圧は、負荷駆動信号に即応して、直ぐにほぼ電源電圧(例えば、12V)まで上昇する。したがって、a点の電圧は、ほぼ電源電圧(例えば、12V)で、予め設定した電圧(例えば、2.5V)より高く、CPU4は、正常(負荷ショートがない)と判定し、駆動回路3を駆動するHiの出力をし続け、駆動素子2をON状態に維持し、ヘッドランプ1の点灯を継続する。
【0013】
いま、負荷駆動信号(駆動回路3から駆動素子2に出力される信号)がONし、駆動素子2がONしヘッドランプ1が点灯し、a点の電圧も電源電圧(例えば、12V)まで上昇し、このON状態が続いた後、負荷ショートが生じると、a点の電圧は、直ちに予め設定した電圧(例えば、2.5V)より低い値まで低下する(負荷ショート状態でのヘッドランプ1の駆動、あるいはヘッドランプ1の駆動中の負荷ショート発生では、a点の電圧は、ほとんど上昇しない)。このa点の電圧が予め設定した電圧(例えば、2.5V)より低い値まで低下した直後は、負荷駆動信号はON状態になっている。CPU4は、a点の電圧が予め設定した電圧より低くなったことを検出し、異常(負荷ショート)と判定し、駆動回路3にLowを出力し、駆動回路3からLow信号を駆動素子2に出力し、駆動素子2をOFFする。これによって負荷ラインには、電源が供給されず、過大電流から回路(素子)を保護している。
なお、抵抗R4とコンデンサC1とによって構成されるローパスフィルター5は、外乱によりCPU4が誤動作するのを防止するためのものである。
【0014】
この駆動素子2と、駆動回路3と、CPU4と、ローパスフィルター5とによって、駆動素子出力回路部6が構成されている。
【0015】
一方、駆動素子2のドレン端子には、ツェナダイオードZDのカソードが接続されており、このツェナダイオードZDのアノードには、抵抗R1を介してNPNトランジスタTrのベースが接続されている。このNPNトランジスタTrのエミッタは接地されており、コレクタには、抵抗R3を介して、所定電圧V0が印加されている。また、このNPNトランジスタTrのベース・エミッタ間は、抵抗R2を介して接続されている。
このツェナダイオードZD、抵抗R1、抵抗R2、抵抗R3、NPNトランジスタTrによって、出力回路制御部7が構成されている。
【0016】
次に、この出力回路制御部7の動作について説明する。
まず、バッテリ電源電圧VB(12V)が、ツェナダイオードZDのツェナ電圧とNPNトランジスタTrのベース駆動電圧とによって決まる駆動電圧より大きい場合は、NPNトランジスタTrのベースに電流が流れ、NPNトランジスタTrがONし、NPNトランジスタTrのコレクタからCPU4に出力される出力信号は、Lowとなる。このNPNトランジスタTrのコレクタから出力される出力信号がLowの時は、CPU4は、通常にショート検出制御を行う。すなわち、CPU4は、a点の電圧を検出し、a点の電圧が予め設定した電圧(例えば、2.5V)より低い値まで低下すると、異常(負荷ショート)と判定し、駆動回路3にLowの信号を出力し、駆動回路3からLow信号を駆動素子2に出力し、駆動素子2をOFFする。
【0017】
また、バッテリ電源電圧VB(12V)が、ツェナダイオードZDとNPNトランジスタTrのベース駆動電圧とによって決まる駆動電圧より小さい値に低下した場合は、NPNトランジスタTrのベースに電流が流れないためNPNトランジスタTrはOFF状態であり、NPNトランジスタTrのコレクタからCPU4に出力される出力信号は、Hi信号となる。このNPNトランジスタTrのコレクタから出力される出力信号がHiの時は、CPU4は、バッテリ電源電圧VBが低下しているので、ショート検出制御を行わない。このようにバッテリ電源電圧VB(12V)の低下によってNPNトランジスタTrはONせず、NPNトランジスタTrのコレクタからCPU4にHi信号が出力され、このHi信号によって駆動素子出力回路部6のCPU4のショート検出制御機能を停止する。すなわち、CPU4は、a点の電圧を検出し、この検出したa点の電圧が予め設定した電圧(例えば、2.5V)以下に低下すると、異常(負荷ショート)と判定し、駆動回路3にLowの信号を出力し、駆動回路3からLow信号を駆動素子2に出力し、駆動素子2をOFFするといったようなショート検出制御を行わない。このように、CPU4にHi信号が出力され、出力回路制御部7のNPNトランジスタTrのコレクタに接続される端子からHiの出力信号が出力されると、バッテリ電源電圧VBの低下と判断してショート検出を無視することになる。
【0018】
なお、出力回路制御部7における予め設定した設定バッテリ電圧値は、NPNトランジスタTrを駆動するための駆動電圧で、ツェナダイオードZDのツェナ電圧VZと、NPNトランジスタTrのベース駆動電圧とによって決定される。すなわち、設定バッテリ電圧値は、ツェナダイオードZDのツェナ電圧VZにNPNトランジスタTrのベース駆動電圧を加えた電圧値で決まる。そして、このツェナダイオードZDのツェナ電圧VZにNPNトランジスタTrのベース駆動電圧を加えた設定バッテリ電圧値は、駆動回路3が駆動素子2を駆動できる(ヘッドランプ1を点灯できる)バッテリ電源電圧の範囲ではNPNトランジスタTrがON、駆動素子(FET)2を駆動できなくなる(ヘッドランプ1を点灯できなくなる)バッテリ電源電圧の範囲ではNPNトランジスタTrがOFFとなるように設定する。
【0019】
図2に、図1に図示の負荷ラインのショート検出装置の動作フローチャートが示されている。
【0020】
まず、ステップ101において、ヘッドランプ1のスイッチがONすると、ステップ102において、CPU4から駆動回路3にON信号(Hi信号)が出力される。このステップ102において駆動回路3にON信号が出力されると、ステップ103において、駆動回路3がONし、駆動回路3から駆動素子2にON信号(Hi信号)が出力される。このステップ103において駆動素子2にON信号が出力されると、このステップ103における駆動回路3からのON信号によって駆動素子2がONし、ステップ104において、バッテリ電源VBが、駆動素子2を通ってヘッドランプ1に供給され、ヘッドランプ1が点灯する。
【0021】
このステップ104においてヘッドランプ1が点灯すると、ステップ105において、バッテリ電源電圧VBが、予め設定した設定バッテリ電圧より高いか否かを判定する。このステップ105においてバッテリ電源電圧VBが予め設定した設定バッテリ電圧より高くない、すなわち、バッテリ電源電圧VBが予め設定した設定バッテリ電圧より低いと判定すると、ステップ106において、NPNトランジスタTrのベースに電流が流れずNPNトランジスタTrがOFFしているので、NPNトランジスタTrのコレクタからCPU4にバッテリ電源電圧VBが設定バッテリ電圧より低いことを示すCPU4にHi信号を出力し、CPU4が通常の負荷ショートの検出機能を駆動するのを停止させる。
【0022】
また、ステップ105においてバッテリ電源電圧VBが、予め設定した設定バッテリ電圧より高いと判定すると、ステップ107において、CPU4は、a点の電圧が所定電圧(予め設定した電圧)より高いか否かを判定する。このステップ107においてa点の電圧が所定電圧より高いと判定すると、ステップ108において、CPU4は、駆動回路3にON信号を継続して出力する。このCPU4からのON信号によって駆動回路3はON状態を継続し、駆動回路3は駆動素子2にON信号を継続して出力し、駆動素子2のON状態を継続する。この駆動素子2のON状態の継続によって、ヘッドランプ1へはバッテリ電源VBが、駆動素子2を通って供給される。
【0023】
また、このステップ107においてa点の電圧が所定電圧より高くない、すなわち、a点の電圧が所定電圧より低いと判定すると、ステップ107において、a点の電圧が所定電圧より低いと検出する回数(連続した回数)が所定回(ここでは5回)に達したか否かを判定する。このa点の電圧が所定電圧より低いと検出する回数(連続した回数)を計数するのは、誤検出を防止するためである。このステップ109において低い電圧の検出回数が5回に達したと判定すると、ステップ110において、CPU4は、負荷ラインのショートを検出し、駆動回路3にOFF信号(Low信号)を出力し、低い電圧の検出が継続する場合は、駆動回路3にOFF信号の出力を継続して行う。このステップ110において駆動回路3にOFF信号(Low信号)を出力すると、ステップ111において、駆動素子2がOFFするため、ヘッドランプ1には、バッテリ電源VBからの電源供給が停止される。
【0024】
また、このステップ109において低い電圧の検出回数が5回に達していないと判定すると、テップ112において、低い電圧の検出後、設定した時間(ここでは、20ms)経ったか否かを判定する。この20msは、誤検出をしない最適な時間である。このテップ112において設定した時間経過していないと判定すると、設定した時間が経過するまで待ち、このテップ112において設定した時間経過したと判定すると、ステップ107に戻り、a点の電圧が所定電圧より高いか(又は、低いか)の判定を行う。
【0025】
したがって、本実施の形態によれば、簡単な構成でバッテリ電源電圧が低下したときの負荷ショートの誤検出を防止して駆動素子のON・OFF制御を行うことができる。
【0026】
【発明の効果】
本願は、以上に説明したように構成されているので、以下のような効果を奏する。
請求項1に記載のヘッドランプ負荷ラインのショート検出装置によれば、バッテリ電源電圧が低下しても、負荷ショートの誤検出を生じることなく駆動素子のON・OFF制御を行うことができる。
請求項2に記載のヘッドランプ負荷ラインのショート検出装置によれば、外乱による誤動作を起こすのを防止することができる。
【図面の簡単な説明】
【図1】本発明に係るヘッドランプ負荷ラインのショート検出装置の回路構成図である。
【図2】図1に図示のヘッドランプ負荷ラインのショート検出装置の動作フローチャートである。
【符号の説明】
1……………ヘッドランプ
2……………駆動素子
3……………駆動回路
4……………CPU
5……………ローパスフィルター
6……………駆動素子出力回路部
7……………出力回路制御部
Claims (2)
- バッテリからヘッドランプに電源を供給する負荷ラインの該ヘッドランプとバッテリ電源との間に挿入接続され該ヘッドランプをON・OFFするNチャネルのFETと、Hiの出力によって前記NチャネルのFETのゲートを開きLowの出力によって前記NチャネルのFETのゲートを閉じる制御を行う駆動回路と、前記駆動回路を制御するCPUとからなり、前記CPUによって前記NチャネルのFETと前記ヘッドランプとの接続点の電圧が、予め設定した電圧より高いとき正常と判定して駆動回路を駆動するHiの出力をし続け、予め設定した電圧より低い値まで低下したことを検出し、異常(負荷ショート)と判定し、駆動回路にLowを出力し、駆動回路からLow信号を前記NチャネルのFETに出力し、該NチャネルのFETをOFFするようにした駆動素子出力回路部と,
前記NチャネルのFETのドレン端子にツェナダイオードZDのカソードを接続し、該ツェナダイオードZDのアノードに第1の抵抗を介してNPNトランジスタTrのベースを接続し、該NPNトランジスタTrのエミッタを接地し、コレクタに第2の抵抗を介して、所定電圧が印加し、該NPNトランジスタTrのベース・エミッタ間を第3の抵抗を介して接続して構成する出力回路制御部と,
を備え、
前記バッテリ電源電圧がツェナダイオードZDのツェナ電圧VZにNPNトランジスタTrのベース駆動電圧を加えた電圧値で決定される予め設定した設定バッテリ電圧値よりも高い場合には前記駆動素子出力回路部のショート検出制御を行う駆動信号を出力し、
前記バッテリ電源電圧がツェナダイオードZDとNPNトランジスタTrのベース駆動電圧とによって決まる駆動電圧より小さい値に低下した場合は、NPNトランジスタTrがOFF状態となり、NPNトランジスタTrのコレクタからCPUに出力される出力信号がHiとなり、CPUは、ショート検出制御を行わないようにしたことを特徴とするヘッドランプ負荷ラインのショート検出装置。 - 前記駆動素子出力回路部に取り込む前記NチャネルのFETと前記ヘッドランプとの接続点の電圧は、ローパスフィルターを通して取り込むようにしたことを特徴とする請求項1に記載のヘッドランプ負荷ラインのショート検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000259148A JP3742548B2 (ja) | 2000-08-29 | 2000-08-29 | ヘッドランプ負荷ラインのショート検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000259148A JP3742548B2 (ja) | 2000-08-29 | 2000-08-29 | ヘッドランプ負荷ラインのショート検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002067791A JP2002067791A (ja) | 2002-03-08 |
JP3742548B2 true JP3742548B2 (ja) | 2006-02-08 |
Family
ID=18747357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000259148A Expired - Fee Related JP3742548B2 (ja) | 2000-08-29 | 2000-08-29 | ヘッドランプ負荷ラインのショート検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3742548B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101044460B1 (ko) | 2009-01-09 | 2011-06-27 | 콘티넨탈 오토모티브 시스템 주식회사 | 램프의 구동오류 판단 장치 |
KR101889948B1 (ko) * | 2017-08-08 | 2018-08-20 | 한국단자공업 주식회사 | 멀티단자 단락 감지 회로 |
-
2000
- 2000-08-29 JP JP2000259148A patent/JP3742548B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002067791A (ja) | 2002-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10340908B2 (en) | Half-bridge driver fault diagnostic system and method | |
JP4180597B2 (ja) | 給電回路の異常検出装置 | |
KR100843366B1 (ko) | 부하구동장치 | |
CN109962450B (zh) | 短路保护装置 | |
JP2003318713A (ja) | 負荷駆動装置 | |
US7768759B2 (en) | Control circuit of semiconductor device having over-heat protecting function | |
US20110182092A1 (en) | An inverter with short circuit protection | |
JP3742548B2 (ja) | ヘッドランプ負荷ラインのショート検出装置 | |
JP3692391B2 (ja) | 電源供給制御装置および電源供給制御方法 | |
KR20030077051A (ko) | 차량용 센서의 보호장치 | |
US6876531B2 (en) | Device for detecting failure of field effect transistor | |
KR101025535B1 (ko) | 단락보호회로를 구비한 스위치 제어 회로 | |
JP2974104B2 (ja) | インテリジェントパワスイッチ用回路 | |
JP3417724B2 (ja) | リレーの接点チェック検出回路 | |
JP2002067792A (ja) | ヘッドランプHi制御における負荷ラインショート検出装置 | |
US20070050687A1 (en) | Watchdog monitoring circuit and method for controlling energization of the load using the watchdog monitoring circuit | |
KR100587923B1 (ko) | 전자제어유닛의 센서 전원 제어 회로 | |
KR100423656B1 (ko) | 차량용 전자제어장치의 워치독 회로 | |
JP3412228B2 (ja) | ガス遮断装置 | |
KR100760854B1 (ko) | 모터 보호 회로 | |
JP2005039946A (ja) | 自励発振式負荷駆動装置 | |
JPH08223794A (ja) | 電池を有する電源装置 | |
JP3379367B2 (ja) | 自動車用空調装置 | |
JP2004328669A (ja) | 負荷駆動装置 | |
JPH06225439A (ja) | 給電制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051111 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |