JP2830451B2 - 集積回路基板の製造方法 - Google Patents

集積回路基板の製造方法

Info

Publication number
JP2830451B2
JP2830451B2 JP2293084A JP29308490A JP2830451B2 JP 2830451 B2 JP2830451 B2 JP 2830451B2 JP 2293084 A JP2293084 A JP 2293084A JP 29308490 A JP29308490 A JP 29308490A JP 2830451 B2 JP2830451 B2 JP 2830451B2
Authority
JP
Japan
Prior art keywords
circuit board
integrated circuit
thin film
via post
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2293084A
Other languages
English (en)
Other versions
JPH04165691A (ja
Inventor
憲治 永田
裕司 小穴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2293084A priority Critical patent/JP2830451B2/ja
Publication of JPH04165691A publication Critical patent/JPH04165691A/ja
Application granted granted Critical
Publication of JP2830451B2 publication Critical patent/JP2830451B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】 〔概要〕 回路パターン形成面にバイヤポスト端面が表呈する集
積回路基板の製造方法に関し、 バイヤポストを基準とし、回路基板の位置決めを容易
かつ正確化せしめることを目的とし、 回路パターンが形成される前の表面に表呈し該表面と
共に研磨加工されたバイヤポストの端面の表層を、該研
磨加工後の表層除去加工によって除去することを特徴と
し、 さらに、前記表層除去加工が酸性研磨剤を使用した研
磨加工であること、または前記表層除去加工がエッチン
グ加工であることを特徴とし構成する。
〔産業上の利用分野〕
本発明は集積回路基板の製造方法、特に、表面に回路
パターンの形成する際の位置決めを容易、かつ、正確化
するための構成に関する。
〔従来の技術〕
第3図は従来の集積回路基板を示す平面図(イ)とそ
の断面図(ロ)であり、例えばガラスセラミックにてな
る複数枚のグリーンシートを重ねて焼成した回路基板1
において、回路基板1を貫通するバイヤポスト2は、グ
リーンシートにあけた透孔に導体ペーストを充填し、該
導体ペースをグリーンシートと共に焼成し形成される。
回路基板1の表面1aに形成する導体パターンは、回路
基板1の表面1aに金属薄膜を被着し、該薄膜の不要部分
を除去して形成する。従って、導体パターンがバイヤポ
スト2と正確に接続するには、金属薄膜が被着された状
態で回路基板1の位置決めを行う必要があり、従って金
属薄膜を通してバイヤポスト2を検出しなければならな
い。
回路基板1は導体パターン形成用金属薄膜の被着に先
立って、表面1aを平坦化する研磨加工、即ち焼成直後の
回路基板1ではグリーンシートより導体ペーストの収縮
率が大きいため、バイヤポスト2の端面2aは一般に表面
1aよりも10μm程度以上凹むようになり、その凹みを少
なくすると共に表面1aを平坦化する研磨加工を施される
が、該研磨加工によって硬質のセラミックより加工され
易いバイヤポスト2の端面2aには、端面2aの段差を少な
くする最近の加工技術によれば僅かだけ凹(深さ1μm
以下程度の凹)になる。
そこで、回路基板1の従来の位置検出方法は、回路基
板1に被着された金属薄膜がバイヤポスト2の端面2aに
密着し凹になることを利用し、端面2aの光学像より検出
していた。
しかし、回路基板1のの平坦化加工によるバイヤポス
ト端面2aの凹み量は極めて僅かつ不均一(ばらつきによ
って基板表面1aより0.数μm程度高くなるものもでき
る)であり、顕微鏡を用いた人手によれば回路基板1を
ほぼ正確に位置決め可能になるが、端面2aの検出とその
位置合わせを自動認識によってやろうとすると、端面2a
の光学像が不鮮明となり位置決め精度が不充分になる。
〔発明が解決しようとする課題〕
以上説明したように、平坦化を目的とする研磨加工を
施した表面1aに金属薄膜が被着された従来の回路基板1
は、バイヤポスト端面2aの自動検出精度が不充分であ
り、そのため人手によって回路基板1の位置決めを行わ
なければならず、回路基板1の表面に導体パターンを形
成する作業生産性が妨げられるという問題点があった。
本発明の目的は、表面に金属薄膜が被着された回路基
板のバイヤポストを自動認識可能とし、回路基板の表面
に導体パターンを形成する作業の生産性を高めることで
ある。
〔課題を解決するための手段〕
上記目的を達成する本発明はその実施例基板を示す第
1図によれば、回路パターンが形成される前の表面11a
に表呈し表面11aと共に研磨加工されたバイヤポスト12
の端面12aを、該研磨加工後の表層除去加工によって除
去し凹とすることを特徴とし、 さらに、前記表層除去加工が酸性研磨剤を使用した研
磨加工であること、または前記表層除去加工がエッチン
グ加工であることを特徴とする。
〔作用〕
上記手段によれば、基板の表面に回路パターン形成用
薄膜を被着せしめたとき、該薄膜はバイヤポスト端面の
段差部にクラックを生じさせることなく基板の表面,バ
イヤポストの端面に密着し、該段差部の段差(凹)を緩
和させるようになっても、バイヤポスト端面において該
薄膜は基板表面より1μ以上かつ均一の凹にすることが
できる。従って、バイヤポストの位置は該薄膜の凹部を
検出することによって検知可能となり、バイヤポスト端
面の凹み量を1μm程度以上とすれば該薄膜凹部は、一
般に利用されている撮像検出装置を使用し自動検出が可
能となる。
その結果、従来手作業で行っていた集積回路基板の位
置決めの省力化と効率化が達成される。
〔実施例〕
以下に、図面を用いて本発明の実施例による集積回路
基板を説明する。
第1図は本発明の一実施例による集積回路基板の拡大
模式断面図、第2図は第1図に示す集積回路基板の表面
に金属薄膜を被着した拡大模式断面図である。
第1図において、複数本のバイヤポスト12が貫通する
集積回路基板11は、複数枚のグリーンシートを重ねて焼
成したものであり、焼成後の研磨加工によって平坦化さ
れた表面11aに対しバイヤポスト12の端面12aは、該研磨
加工後に表面11aより深さ2〜3μm程度の凹に形成さ
れている。
このような端面12aの凹は、酸性研磨加工例えば5%
の塩酸水溶液にアルミナ粉末を混合した研磨剤を使用し
たバフ研磨、即ち端面12aの表層を塩酸水溶液で酸化せ
しめその酸化層をバフで軽く擦って除去する方法また
は、20%の塩酸水溶液を使用したエッチングにより形成
することができる。
第2図において、回路基板11の表面に導体パターン形
成の金属薄膜13を被着すると、一般に厚さ0.1〜1μm
程度の金属薄膜13は、表面11aおよび端面12aに沿って被
着するため、金属薄膜13の表面には端面12aとほぼ同一
形状かつ同等の凹み量で凹部14が形成される。
そして、深さが2〜3μm程度の凹部14は現在一般に
使用されている撮像装置によって正確に検出可能であ
り、そのことによって金属薄膜13が被着された回路基板
11の正確な自動位置決めが可能になる。
〔発明の効果〕
以上説明したように本発明によれば、集積回路基板に
回路パターン形成用薄膜を被着せしめた状態で、該基板
に設けたバイヤポストの位置を正確かつ自動的に検知可
能とし、従来手作業で行っていた集積回路基板の位置決
めの省略化と能率化が達成された効果を有する。
【図面の簡単な説明】
第1図は本発明の一実施例による集積回路基板の断面
図、 第2図は第1図に示す集積回路基板の表面に金属薄膜を
被着した断面図、 第3図は従来の集積回路基板を示す平面図とその断面
図、 である。 図中において、 11は集積回路基板、 11aは集積回路基板の表面、 12はバイヤポスト、 12aはバイヤポストの端面、 13は金属薄膜、 を示す。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】回路パターンが形成される前に表面に表呈
    し該表面と共に研磨加工されたバイヤポストの端面の表
    層を、該研磨加工後の表層除去加工によって除去するこ
    とを特徴とする集積回路基板の製造方法。
  2. 【請求項2】前記表層除去加工が酸性研磨剤を使用した
    研磨加工であることを特徴とする前記請求項1記載の集
    積回路基板の製造方法。
  3. 【請求項3】前記表層除去加工がエッチング加工である
    ことを特徴とする前記請求項1記載の集積回路基板の製
    造方法。
JP2293084A 1990-10-30 1990-10-30 集積回路基板の製造方法 Expired - Lifetime JP2830451B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2293084A JP2830451B2 (ja) 1990-10-30 1990-10-30 集積回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2293084A JP2830451B2 (ja) 1990-10-30 1990-10-30 集積回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPH04165691A JPH04165691A (ja) 1992-06-11
JP2830451B2 true JP2830451B2 (ja) 1998-12-02

Family

ID=17790238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2293084A Expired - Lifetime JP2830451B2 (ja) 1990-10-30 1990-10-30 集積回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP2830451B2 (ja)

Also Published As

Publication number Publication date
JPH04165691A (ja) 1992-06-11

Similar Documents

Publication Publication Date Title
EP0628992A2 (en) Method of making semiconductor wafers
TW396449B (en) Method for manufacturing semiconductor wafer
US4102735A (en) Die and method of making the same
JP2830451B2 (ja) 集積回路基板の製造方法
JPS60123047A (ja) 半導体装置
JP3851692B2 (ja) ヒータ内蔵型セラミックセンサ
EP1038418A1 (en) Manufacturing method of wiring circuit board, and wiring circuit board
JPH038947B2 (ja)
JP3599649B2 (ja) 焼結体へのマーキング方法及び磁気ヘッド用基板の製造方法
TW405128B (en) The manufacture method of a chip type passive device (resistor bus, capacitor bus, inductance bus, filter) end face electrode
JP3058514B2 (ja) 金属箔を加工した探針部品の製造方法
US4109028A (en) Fabrication of cathodes for electrodeposition
JP2003046206A (ja) 分割溝を有するセラミック基板及びその分割方法
JP3286024B2 (ja) サーマルヘッドのグレーズ基板及びその製造方法
JP2002341548A (ja) ウェーハの処理方法
JPH03178172A (ja) 半導体圧力センサの製造方法
JPH049292B2 (ja)
JPS62280051A (ja) サ−マルヘツドの製造方法
JP2005074669A (ja) 吸着板
JPH02158160A (ja) リードフレームの製造方法
JPH03154214A (ja) 導体パターン形成方法と磁気ヘッドの製造方法
JPH1161477A (ja) 微細電鋳部品の製造方法
JP2517968B2 (ja) 印刷方法
JPS6210009B2 (ja)
JPH06250395A (ja) 金属印刷刷版の製造方法