JP2827291B2 - シリアル情報伸長回路 - Google Patents
シリアル情報伸長回路Info
- Publication number
- JP2827291B2 JP2827291B2 JP1164224A JP16422489A JP2827291B2 JP 2827291 B2 JP2827291 B2 JP 2827291B2 JP 1164224 A JP1164224 A JP 1164224A JP 16422489 A JP16422489 A JP 16422489A JP 2827291 B2 JP2827291 B2 JP 2827291B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- serial information
- strobe signal
- circuit
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリアル情報伸長回路に関し、特に２値の論
理値1,0の時系列データで表現した複数種類の事象発生
の有無に関する情報のシリアルデータを、処理能力の大
きい装置から処理能力の小さい装置に転送するために転
送周期を伸長するシリアル情報伸長回路に間する。
理値1,0の時系列データで表現した複数種類の事象発生
の有無に関する情報のシリアルデータを、処理能力の大
きい装置から処理能力の小さい装置に転送するために転
送周期を伸長するシリアル情報伸長回路に間する。
従来、この種のシリアル情報伸長回路は、入力シリア
ル情報を一旦パラレル情報に変換し、このパラレル情報
の含む個個の事象情報ごとに伸長したデータを再度シリ
アル情報に変換する方法をとっていた。
ル情報を一旦パラレル情報に変換し、このパラレル情報
の含む個個の事象情報ごとに伸長したデータを再度シリ
アル情報に変換する方法をとっていた。
第３図は従来のシリアル情報伸長回路の構成図であ
る。
る。
1,0の時系列データとしての入力シリアル情報ｅは、
シリアル・パラレル変換回路５で異る事象の情報種類ご
とのパラレルデータに変換される。第３図の場合は４種
類のパラレルデータとしてそれぞれ入力情報保持回路６
−１〜６−４に供給される。この入力情報保持回路６−
１〜６−４は、所望の転送伸長周期と一致する繰返し周
期をもつ伸長間隔ストローブ信号入力ごとに保持デー
タを更新され、更新される先行データは伸長ストローブ
信号の入力タイミングで仮保持回路７−１〜７−４に
取り込まれて同種類のデータごとに論理和がとられ、そ
の結果はパラレル・シリアル変換回路８に供給されてシ
リアル変換を受けた出力シリアル情報ｇとして出力され
る。
シリアル・パラレル変換回路５で異る事象の情報種類ご
とのパラレルデータに変換される。第３図の場合は４種
類のパラレルデータとしてそれぞれ入力情報保持回路６
−１〜６−４に供給される。この入力情報保持回路６−
１〜６−４は、所望の転送伸長周期と一致する繰返し周
期をもつ伸長間隔ストローブ信号入力ごとに保持デー
タを更新され、更新される先行データは伸長ストローブ
信号の入力タイミングで仮保持回路７−１〜７−４に
取り込まれて同種類のデータごとに論理和がとられ、そ
の結果はパラレル・シリアル変換回路８に供給されてシ
リアル変換を受けた出力シリアル情報ｇとして出力され
る。
仮保持回路７−１〜７−４における伸長間隔ストロー
ブ信号一周期分ずつの論理知は、この一周期に含まれる
事象発生の有無に対応した複数の１、もしくは０の論理
和であり、事象発生が１回でもあって論理和１をとると
きはこの１を以ってその周期における情報とし、これに
よって出力シリアル情報は伸長間隔ストローブ信号の周
期に転送周期が伸長される。
ブ信号一周期分ずつの論理知は、この一周期に含まれる
事象発生の有無に対応した複数の１、もしくは０の論理
和であり、事象発生が１回でもあって論理和１をとると
きはこの１を以ってその周期における情報とし、これに
よって出力シリアル情報は伸長間隔ストローブ信号の周
期に転送周期が伸長される。
上述した従来のシリアル情報伸長回路は、入力シリア
ル情報に含まれる各情報ごとに伸長回路を備える必要が
あるので、情報数が多い場合には回路構成が複雑化する
という欠点がある。
ル情報に含まれる各情報ごとに伸長回路を備える必要が
あるので、情報数が多い場合には回路構成が複雑化する
という欠点がある。
本発明の目的は上述した欠点を除去し、簡素な構成で
転送周期を伸張しうるシリアル情報伸長回路を提供する
ことにある。
転送周期を伸張しうるシリアル情報伸長回路を提供する
ことにある。
本発明の回路は、複数の事象の発生の有無をそれぞれ
２値の論理値1,0で表現した連続する時系列データによ
る入力シリアル情報を受けてこの転送周期を伸長して出
力するシリアル情報伸長回路において、所望の伸長周期
と等しい繰り返し周期を有しかつ前記複数の事象に対す
る２値の論理値を含む時間幅を有する伸張ストローブ信
号の時間領域に前記入力シリアル情報の前記ストローブ
信号の１周期分にわたる前記複数の事象それぞれの発生
の有無に関する情報を集約させ、かつこの集約情報を保
持しつつ転送し前記シリアル情報の転送周期を前記スト
ローブ信号の周期に伸張する手段を備えて構成される。
２値の論理値1,0で表現した連続する時系列データによ
る入力シリアル情報を受けてこの転送周期を伸長して出
力するシリアル情報伸長回路において、所望の伸長周期
と等しい繰り返し周期を有しかつ前記複数の事象に対す
る２値の論理値を含む時間幅を有する伸張ストローブ信
号の時間領域に前記入力シリアル情報の前記ストローブ
信号の１周期分にわたる前記複数の事象それぞれの発生
の有無に関する情報を集約させ、かつこの集約情報を保
持しつつ転送し前記シリアル情報の転送周期を前記スト
ローブ信号の周期に伸張する手段を備えて構成される。
次に、図面を参照して本発明を説明する。
第１図は本発明のシリアル情報伸長回路の一実施例の
構成図である。
構成図である。
第１図に示す実施例は、シリアル情報遅延回路1a,1b
と、入力データ保持回路２と、仮保持回路３と、保持解
除回路４とを備えて構成される。
と、入力データ保持回路２と、仮保持回路３と、保持解
除回路４とを備えて構成される。
次に、第１図の実施例の動作について説明する。
２値の論理値1,0の相続く時系列データとしての入力
シリアル情報ｅは、入力データ保持回路２に次次に入力
され保持される。この入力データ保持回路２に保持され
た入力シリアル情報ｅは、シリアル情報遅延回路1aに供
給されて伸長間隔ストローブ信号の時間領域に等しい
時間、本実施例では４ビット分の時間遅延を付与され、
保持解除回路４を介して入力データ保持回路２に供給さ
れ、入力データ保持回路２に次次に入力される入力シリ
アル情報との論理和がとられる。
シリアル情報ｅは、入力データ保持回路２に次次に入力
され保持される。この入力データ保持回路２に保持され
た入力シリアル情報ｅは、シリアル情報遅延回路1aに供
給されて伸長間隔ストローブ信号の時間領域に等しい
時間、本実施例では４ビット分の時間遅延を付与され、
保持解除回路４を介して入力データ保持回路２に供給さ
れ、入力データ保持回路２に次次に入力される入力シリ
アル情報との論理和がとられる。
第２図は第１図の実施例における入力シリアル情報ｅ
と、伸長間隔ストローブ信号のデータ構成因である。
と、伸長間隔ストローブ信号のデータ構成因である。
入力シリアル情報ｅは、a,b,cおよびｄの４種類の情
報を含み、これら４つの情報はそれぞれ監視対象装置の
異常発生の有無などの事象発生の有無を論理値１および
０で表現し、本実施例にあっては４つの情報を１つのデ
ータブロックとしてまとめたものを時系列的に繰り返
す。一方、伸長間隔ストローブ信号は、上述した４つ
の情報を含む時間幅、すなわち４ビット分の時間幅を有
し、その周期は所望の伸長転送周期、本実施例にあって
は伸長間隔ストローブ信号の時間ｔ0の６倍の6t0と設
定している。
報を含み、これら４つの情報はそれぞれ監視対象装置の
異常発生の有無などの事象発生の有無を論理値１および
０で表現し、本実施例にあっては４つの情報を１つのデ
ータブロックとしてまとめたものを時系列的に繰り返
す。一方、伸長間隔ストローブ信号は、上述した４つ
の情報を含む時間幅、すなわち４ビット分の時間幅を有
し、その周期は所望の伸長転送周期、本実施例にあって
は伸長間隔ストローブ信号の時間ｔ0の６倍の6t0と設
定している。
ふたたび第１図に戻って実施例の説明を続行する。
入力データ保持回路２から出力され、シリアル情報遅
延回路1aで４ビット分の遅延を受けた入力シリアル情報
ｅは保持解除回路４で保持され、入力データ保持回路２
に供給される。保持解除回路４は伸長間隔ストローブ信
号を受けるごとにそれまでの保持データをオールゼロ
としてクリアし、次の入力シリアル情報を受けることを
伸長間隔ストローブ信号の周期で繰り返す。
延回路1aで４ビット分の遅延を受けた入力シリアル情報
ｅは保持解除回路４で保持され、入力データ保持回路２
に供給される。保持解除回路４は伸長間隔ストローブ信
号を受けるごとにそれまでの保持データをオールゼロ
としてクリアし、次の入力シリアル情報を受けることを
伸長間隔ストローブ信号の周期で繰り返す。
さて、入力データ保持回路２は、４ビット遅延された
入力シリアル情報の伸長間隔ストローブ信号一周期分、
すなわち、第２図のａ1からｄ6までのデータと入力シリ
アル情報との論理和をとる。いま、例として情報ａに着
目してみると、ａ2は４ビットシフトしたａ1と、ａ3は
４ビットシフトしたａ2という組み合せで次次に論理和
がとられ、たとえばａ3が１であればａ4,a5,a6はすべて
１となる。このように、入力データ保持回路２に保持さ
れた各情報は、各ビットごとの時分割で事象発生を示す
１の保持を行なう。つまり、入力シリアル情報ｅは、伸
長間隔ストローブ信号の一周期分の事象発生の情報を
伸長間隔ストローブ信号の４ビットの時間幅のうちの
１ビット分のタイムスロットに集約した形式で情報の保
特を行なう。前述した如く、保持解除回路４は伸長間隔
ストローブ信号を受けるごとにそれまで入力したデー
タをクリアして解除するので、入力データ保持回路４か
ら出力される論理和データも伸長間隔ストローブ信号一
周期分ずつ次次に送出されることとなる。
入力シリアル情報の伸長間隔ストローブ信号一周期分、
すなわち、第２図のａ1からｄ6までのデータと入力シリ
アル情報との論理和をとる。いま、例として情報ａに着
目してみると、ａ2は４ビットシフトしたａ1と、ａ3は
４ビットシフトしたａ2という組み合せで次次に論理和
がとられ、たとえばａ3が１であればａ4,a5,a6はすべて
１となる。このように、入力データ保持回路２に保持さ
れた各情報は、各ビットごとの時分割で事象発生を示す
１の保持を行なう。つまり、入力シリアル情報ｅは、伸
長間隔ストローブ信号の一周期分の事象発生の情報を
伸長間隔ストローブ信号の４ビットの時間幅のうちの
１ビット分のタイムスロットに集約した形式で情報の保
特を行なう。前述した如く、保持解除回路４は伸長間隔
ストローブ信号を受けるごとにそれまで入力したデー
タをクリアして解除するので、入力データ保持回路４か
ら出力される論理和データも伸長間隔ストローブ信号一
周期分ずつ次次に送出されることとなる。
入力データ保持回路２の論理和出力はシリアル情報遅
延回路1aを通して仮保持回路３にも供給される。
延回路1aを通して仮保持回路３にも供給される。
仮保持回路３は、伸長間隔ストローブ信号を受けつ
つ、この伸長間隔ストローブ信号を受けるときに入力
データ保持回路２の論理和出力を取り込み、次の伸長間
隔ストローブ信号が到来するまで、すなわち伸長間隔ス
トローブ信号が不在の期間は前述した論理和の示す１も
しくは零の状態を保持し、先行データに対する出力シリ
アル情報の先頭データ列として出力する。
つ、この伸長間隔ストローブ信号を受けるときに入力
データ保持回路２の論理和出力を取り込み、次の伸長間
隔ストローブ信号が到来するまで、すなわち伸長間隔ス
トローブ信号が不在の期間は前述した論理和の示す１も
しくは零の状態を保持し、先行データに対する出力シリ
アル情報の先頭データ列として出力する。
仮保持回路３で仮保持され、４ビット相当の時間領域
で表現された論理和データはシリアル情報遅延回路1bに
も供給され、４ビット分のシフトを受けたのち伸長区間
ストローブ信号の不在期間を利用して仮保持回路３に
供給され、次の伸長間隔ストローブ信号のタイミング
かつその時間幅で取り込まれるシリアル情報遅延回路1a
の出力との論理和がとられる。このことは、たとえば情
報ａについて言えば、ａ1〜ａ6の論理和がａ8入力のタ
イミングでａ8以後の一伸長転送周期分のａ情報との論
理和をとられることを意味し、以後この状態を次次に繰
り返しつつ先行情報の転送保持が行なわれる。なお、ａ
7は４ビットシフトによる先行論理和処理に含まれてい
る。
で表現された論理和データはシリアル情報遅延回路1bに
も供給され、４ビット分のシフトを受けたのち伸長区間
ストローブ信号の不在期間を利用して仮保持回路３に
供給され、次の伸長間隔ストローブ信号のタイミング
かつその時間幅で取り込まれるシリアル情報遅延回路1a
の出力との論理和がとられる。このことは、たとえば情
報ａについて言えば、ａ1〜ａ6の論理和がａ8入力のタ
イミングでａ8以後の一伸長転送周期分のａ情報との論
理和をとられることを意味し、以後この状態を次次に繰
り返しつつ先行情報の転送保持が行なわれる。なお、ａ
7は４ビットシフトによる先行論理和処理に含まれてい
る。
こうして、仮保持回路３からは、伸長間隔ストローブ
信号ごとに、それまでの先行データで発生した事象発
生情報を論理和の形式で保持しつつ、かつ伸長間隔スト
ローブ信号ｆの不在期間は直前の論理和をビットごとに
一様に付与する内容で出力シリアル情報９が出力され
る。このことは、入力シリアル情報ｅによってもたらさ
れる事象発生有無の情報が、伸長間隔ストローブ信号
の周期に伸長して提供可能であることを示す。
信号ごとに、それまでの先行データで発生した事象発
生情報を論理和の形式で保持しつつ、かつ伸長間隔スト
ローブ信号ｆの不在期間は直前の論理和をビットごとに
一様に付与する内容で出力シリアル情報９が出力され
る。このことは、入力シリアル情報ｅによってもたらさ
れる事象発生有無の情報が、伸長間隔ストローブ信号
の周期に伸長して提供可能であることを示す。
以上説明したように本発明は、複数の事象発生の有無
を1,0で表現した時系列信号としてのシーリアル情報を
伸長転送周期と等しい繰り返し周期を有する伸長間隔ス
トローブ信号の時間領域に集約して転送することによ
り、著しく簡素な構成で転送周期の伸長ができるという
効果がある。
を1,0で表現した時系列信号としてのシーリアル情報を
伸長転送周期と等しい繰り返し周期を有する伸長間隔ス
トローブ信号の時間領域に集約して転送することによ
り、著しく簡素な構成で転送周期の伸長ができるという
効果がある。
第１図は本発明によるシリアル情報伸長回路の一実施例
の構成図、第２図は第１図の実施例の入力シリアル情報
ｅおよび伸長間隔ストローブ信号のデータ構成図、第３
図は従来のシリアル情報伸長回路の構成図である。 1a,1b……シリアル情報遅延回路、２……入力データ保
持回路、３……仮保持回路、４……保持解除回路、５…
…シリアル・パラレル変換回路、６−１〜６−４……入
力情報保持回路、７−１〜７−４……仮保持回路、８…
…パラレル・シリアル変換回路、ｅ……入力シリアル情
報、……伸長間隔ストローブ信号。
の構成図、第２図は第１図の実施例の入力シリアル情報
ｅおよび伸長間隔ストローブ信号のデータ構成図、第３
図は従来のシリアル情報伸長回路の構成図である。 1a,1b……シリアル情報遅延回路、２……入力データ保
持回路、３……仮保持回路、４……保持解除回路、５…
…シリアル・パラレル変換回路、６−１〜６−４……入
力情報保持回路、７−１〜７−４……仮保持回路、８…
…パラレル・シリアル変換回路、ｅ……入力シリアル情
報、……伸長間隔ストローブ信号。
Claims (1)
- 【請求項１】複数の事象の発生の有無をそれぞれ２値の
論理値1,0で表現した連続する時系列データによる入力
シリアル情報を受けてこの転送周期を伸長して出力する
シリアル情報伸長回路において、 所望の伸長周期と等しい繰り返し周期を有しかつ前記複
数の事象に対する２値の論理値を含む時間幅を有する伸
長ストローブ信号の時間領域に前記入力シリアル情報の
前記ストローブ信号の１周期分にわたる前記複数の事象
それぞれの発生の有無に関する情報を集約させ、かつこ
の集約情報を保持しつつ転送し前記シリアル情報の転送
周期を前記ストローブ信号の周期に伸張する手段を備え
て成ることを特徴とするシリアル情報伸長回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1164224A JP2827291B2 (ja) | 1989-06-26 | 1989-06-26 | シリアル情報伸長回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1164224A JP2827291B2 (ja) | 1989-06-26 | 1989-06-26 | シリアル情報伸長回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0329423A JPH0329423A (ja) | 1991-02-07 |
| JP2827291B2 true JP2827291B2 (ja) | 1998-11-25 |
Family
ID=15789033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1164224A Expired - Fee Related JP2827291B2 (ja) | 1989-06-26 | 1989-06-26 | シリアル情報伸長回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2827291B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0771349B2 (ja) * | 1987-05-21 | 1995-07-31 | 沖電気工業株式会社 | 監視システムの状態変化デ−タ判別方式 |
-
1989
- 1989-06-26 JP JP1164224A patent/JP2827291B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0329423A (ja) | 1991-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002023622A5 (ja) | ||
| JP2827291B2 (ja) | シリアル情報伸長回路 | |
| JP3134449B2 (ja) | シリアル・パラレル変換回路 | |
| US4387341A (en) | Multi-purpose retimer driver | |
| EP0359265A2 (en) | Zero string error detection circuit | |
| JPS6028012B2 (ja) | デ−タ速度変換器 | |
| JPH1132031A (ja) | クロック再生装置 | |
| JP3052848B2 (ja) | フレーム同期保護回路 | |
| JPS59211135A (ja) | 速度変換回路 | |
| SU1012268A2 (ru) | Модель ветви графа | |
| SU1691839A2 (ru) | Генератор псевдослучайных чисел | |
| JPH04257024A (ja) | 開平器 | |
| JPS6028011B2 (ja) | デ−タ速度変換器 | |
| JPH06196966A (ja) | 移動平均フィルタ | |
| JP2664755B2 (ja) | 非同期カウンタ回路 | |
| JPS6339938B2 (ja) | ||
| JP3115756B2 (ja) | デマルチプレクサ回路 | |
| SU1667061A1 (ru) | Устройство дл умножени | |
| JPS5847109B2 (ja) | 直列二進符号送出方式 | |
| JPH0370028A (ja) | シリアルデータの論理演算回路 | |
| SU1095367A2 (ru) | Генератор псевдослучайных последовательностей | |
| JPH0229268B2 (ja) | Heiretsuchokuretsuhenkankairo | |
| JPH039661B2 (ja) | ||
| JPS6138494B2 (ja) | ||
| JPH06348458A (ja) | シリアルデータ加算器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |