JPS5847109B2 - 直列二進符号送出方式 - Google Patents
直列二進符号送出方式Info
- Publication number
- JPS5847109B2 JPS5847109B2 JP54142591A JP14259179A JPS5847109B2 JP S5847109 B2 JPS5847109 B2 JP S5847109B2 JP 54142591 A JP54142591 A JP 54142591A JP 14259179 A JP14259179 A JP 14259179A JP S5847109 B2 JPS5847109 B2 JP S5847109B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- serial binary
- binary code
- digit
- digits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は直列二進符号送出方式、特にｍＸｎ桁（ｍおよ
びｎは何れも２以上の正の整数）の任意の直列二進符号
を送出する回路における直列二進符号送出方式に関す。
びｎは何れも２以上の正の整数）の任意の直列二進符号
を送出する回路における直列二進符号送出方式に関す。
複数の情報を伝達するために、直列二進符号は広汎な分
野で使用されている。
野で使用されている。
一般にＮ桁の直列二進符号により２Ｎ種類の情報が伝達
されるが、情報送出側においては、伝達すべき情報に対
応した符号を設定する必要がある。
されるが、情報送出側においては、伝達すべき情報に対
応した符号を設定する必要がある。
第１図は従来あるＮ桁の任意の直列二進符号を送出する
回路の一例を示す。
回路の一例を示す。
第１図において送出される符号桁数は６４とする。
（Ｎ＝６４）。送出すべき符号構成は６４組の端子群Ｔ
の接続状況により任意に設定される。
の接続状況により任意に設定される。
今第１および第２桁が０で第３桁乃至第６４桁が総べて
１である符号を設定する場合には、端子群Ｔにおいて端
子０−０および１−１を接続し、端子２−２乃至６３−
６３は接続しない。
１である符号を設定する場合には、端子群Ｔにおいて端
子０−０および１−１を接続し、端子２−２乃至６３−
６３は接続しない。
次にマルチプレクサＭＸ１はクロック発生回路ＣＧから
セレクト信号ＳＥを受領し、端子群Ｔを端子０−０から
４端子宛選択し、選ばれた４端子の結線状態により定ま
る符号を４段シフトレジスタＳＲに伝達する。
セレクト信号ＳＥを受領し、端子群Ｔを端子０−０から
４端子宛選択し、選ばれた４端子の結線状態により定ま
る符号を４段シフトレジスタＳＲに伝達する。
本例では最初に端子０−０、１−１、２−２および３−
３が選択され、符号００１１がシフトレジスタＳＲに伝
達される。
３が選択され、符号００１１がシフトレジスタＳＲに伝
達される。
次にタロツク発生回路ＣＧから受領するセレクト信号Ｓ
Ｅが一歩進すると、マルチプレクサＭＸ１Ｇ’！、端子
４−４、５−５、６−６オヨヒ？ −７を選び、符号１
１１１をシフトレジスタＳＲに伝達する。
Ｅが一歩進すると、マルチプレクサＭＸ１Ｇ’！、端子
４−４、５−５、６−６オヨヒ？ −７を選び、符号１
１１１をシフトレジスタＳＲに伝達する。
以下同様にセレクト信号ＳＥが歩進する度に次々に４端
子を選択し、符号１１１１をシフトレジスタＳＲに伝達
する。
子を選択し、符号１１１１をシフトレジスタＳＲに伝達
する。
１６回目に端子６〇−６０，６ｌ−６Ｌ６２−６２およ
び６３−６３が選択され符号１１１１が伝達される。
び６３−６３が選択され符号１１１１が伝達される。
４段シフトレジスタＳＲはマルチプレクサＭＸ１から伝
達される４桁の二進符号を、クロック発生回路ＣＧから
受領するラッチパルスＬＡにより蓄積し、同様にタロツ
ク発生回路ＣＧから受領するシフトハルスＳＨにより１
段宛シフトし乍ら、蓄積符号を第１桁目から順次フリッ
プフロップＦＦに伝達する。
達される４桁の二進符号を、クロック発生回路ＣＧから
受領するラッチパルスＬＡにより蓄積し、同様にタロツ
ク発生回路ＣＧから受領するシフトハルスＳＨにより１
段宛シフトし乍ら、蓄積符号を第１桁目から順次フリッ
プフロップＦＦに伝達する。
本例においては、シフトレジスタＳＲは最初に符号００
１１を蓄積し、フリップフロップＦＦに０゜０．１．１
の順に伝達する。
１１を蓄積し、フリップフロップＦＦに０゜０．１．１
の順に伝達する。
４桁の符号が総べて伝達し終ると、次にマルチプレクサ
ＭＸ１から伝達される４桁の符号１１１１をシフトレジ
スタＳＲは蓄積し、フリップフロップＦＦに１を４回伝
達する。
ＭＸ１から伝達される４桁の符号１１１１をシフトレジ
スタＳＲは蓄積し、フリップフロップＦＦに１を４回伝
達する。
以下同様に１６回目の４桁符号１１１１迄マルチプレク
サＭＸ、から伝達される符号を蓄積し、１桁宛１をフリ
ップフロップＦＦに伝達する。
サＭＸ、から伝達される符号を蓄積し、１桁宛１をフリ
ップフロップＦＦに伝達する。
フリップフロップＦＦはシフトレジスタＳＲから１桁宛
受領する符号に対応して、クロック発生回路ＣＧから受
領するサンプルパルスＳＡにヨリセットまたはリセット
され、直列二進符号を送出する。
受領する符号に対応して、クロック発生回路ＣＧから受
領するサンプルパルスＳＡにヨリセットまたはリセット
され、直列二進符号を送出する。
本例においては、送出符号０，０，１，１，１゜１，１
，１・・・・・・、１，１，１，１となる。
，１・・・・・・、１，１，１，１となる。
第１図における各種信号の時間関係は第２図に示される
。
。
以上の説明から明らかな如く、従来ある直列二進符号送
出回路においては、送出符号を設定するために、各桁毎
に二進数値を指定する必要があり、前述の例においては
６４端子の結線を行う必要がある。
出回路においては、送出符号を設定するために、各桁毎
に二進数値を指定する必要があり、前述の例においては
６４端子の結線を行う必要がある。
符号の桁数が増加する程、符号設定作業量は増加する。
本発明の目的は、従来のかかる欠点を除去し、符号桁数
が増加しても容易に送出符号の設定が可能な直列二進符
号送出方式の実現にある。
が増加しても容易に送出符号の設定が可能な直列二進符
号送出方式の実現にある。
この目的は、ｍＸｎ桁（ｍおよびｎは何れも２以上の正
の整数）の任意の直列二進符号を送出する回路において
、２ｎ種類のｎ桁の直列二進符号を各々固定的に発生す
る手段と、前記２ｎ種類の符号から重複を許してｍ組を
選び、指定した順序で直列に送出する手段とを設けるこ
とにより達成される。
の整数）の任意の直列二進符号を送出する回路において
、２ｎ種類のｎ桁の直列二進符号を各々固定的に発生す
る手段と、前記２ｎ種類の符号から重複を許してｍ組を
選び、指定した順序で直列に送出する手段とを設けるこ
とにより達成される。
以下、本発明の一実施例を第３図により説明する。
第３図は第１図同様６４桁（ｍｘｎ＝６４）の任意の直
列二進符号を送出する回路である。
列二進符号を送出する回路である。
第３図において、４桁直列二進符号発生回路ＦＣは１６
種類（ｎ＝４）の４桁直列符号を、クロック発生回路Ｃ
Ｇから受領する符号発生パルスＣＬを基準に、１６個の
出力端子０，１，２，３．・山・・。
種類（ｎ＝４）の４桁直列符号を、クロック発生回路Ｃ
Ｇから受領する符号発生パルスＣＬを基準に、１６個の
出力端子０，１，２，３．・山・・。
９、Ａ、Ｂ、Ｃ，・・・・・・、Ｆから各々固定的に発
生する。
生する。
例えば端子Ｏには符号ｏｏｏｏが繰返し発生し、端子１
には符号０００１が、端子２には符号００１０が、また
端子３には符号００１１が繰返し発生する。
には符号０００１が、端子２には符号００１０が、また
端子３には符号００１１が繰返し発生する。
以下同様にして端子Ｆからは、符号１１１１が繰返し発
生する。
生する。
従って端子０乃至Ｆには４桁直列二進符号の総べての種
類が発生している。
類が発生している。
次にマルチプレクサＭＸ２ はクロック発生回路ＣＧか
ら受領するセレクト信号ＳＥにより１６個（ｍ＝１６）
の入力端子σ／ 、１／ 、２Ｉ 、３／。
ら受領するセレクト信号ＳＥにより１６個（ｍ＝１６）
の入力端子σ／ 、１／ 、２Ｉ 、３／。
・・・・・・、１５′を前記４桁直列二進符号発生回路
ＦＣの出力端子０，１，２，３．・・・・・・、Ｆの何
れかに結ぶことにより供給される４桁直列二進符号を順
次切替えて、フリップフロップＦＦに伝達する。
ＦＣの出力端子０，１，２，３．・・・・・・、Ｆの何
れかに結ぶことにより供給される４桁直列二進符号を順
次切替えて、フリップフロップＦＦに伝達する。
フリップフロップＦＦに伝達さる符号は１６×４＝６４
桁の直列二進符号となる。
桁の直列二進符号となる。
その符号構成はマルチプレクサＭＸ２ の入力端子ｇ／
、１／ 、２Ｉ。
、１／ 、２Ｉ。
３′、・・・・・・、１５′に接続する４桁直列二進符
号発生回路の出力端子０，１．２，３．・・・・・・、
Ｆの組合せにより設定される。
号発生回路の出力端子０，１．２，３．・・・・・・、
Ｆの組合せにより設定される。
令弟１および第２桁がＯで第３乃至第６４桁が総べて１
である符号を設定する場合には、マルチプレクサＭＸ２
０入力端子０′に４桁直列二進符号００１１を発生する
４桁直列二進符号発生回路ＦＣの出力端子３に接続し、
マルチプレクサＭＸ２の入力端子１′乃至１５′には、
４桁直列二進符号１１１１を発生する出力端子Ｆを接続
する。
である符号を設定する場合には、マルチプレクサＭＸ２
０入力端子０′に４桁直列二進符号００１１を発生する
４桁直列二進符号発生回路ＦＣの出力端子３に接続し、
マルチプレクサＭＸ２の入力端子１′乃至１５′には、
４桁直列二進符号１１１１を発生する出力端子Ｆを接続
する。
以上の接続によりマルチプレクサＭＸ２は最初に入力端
子０′に供給される４桁直列二進符号００１１をフリッ
プフロップＦＦに伝達し、次にクロツタ発生回路ＣＧか
ら受領するセレクト信号ＳＥが一歩進すると、入力端子
１′に供給される４桁直列二進符号１１１１をフリップ
フロップＦＦに伝達し、以下同様にして最後に入力端子
１５′に供給される４桁直列二進符号１１１１を７リツ
プ７０ツブＦＦに伝達し合計６４桁の直列二進符号００
１１，１１１１．・山・・、１１１１の伝達を終る。
子０′に供給される４桁直列二進符号００１１をフリッ
プフロップＦＦに伝達し、次にクロツタ発生回路ＣＧか
ら受領するセレクト信号ＳＥが一歩進すると、入力端子
１′に供給される４桁直列二進符号１１１１をフリップ
フロップＦＦに伝達し、以下同様にして最後に入力端子
１５′に供給される４桁直列二進符号１１１１を７リツ
プ７０ツブＦＦに伝達し合計６４桁の直列二進符号００
１１，１１１１．・山・・、１１１１の伝達を終る。
フリップフロップＦＦの動作は第１図に示す従来回路と
同一である。
同一である。
第３図における各種信号の時間関係は第４図に示される
。
。
以上の説明から明らかな如く、本実施例によれば６４桁
の直列二進符号を設定するために、１６端子の接続を行
うに止まり、従来回路における６４端子の接続に比べ四
分の−に減少される。
の直列二進符号を設定するために、１６端子の接続を行
うに止まり、従来回路における６４端子の接続に比べ四
分の−に減少される。
更に本実施例においては、４桁直列二進符号発生回路Ｆ
Ｃの出力端子名は、各端子から固定的に発生する４桁直
列二進符号を１６進表示した値と一致しているため、６
４４桁直二進符号を４桁宛区分し１６進表示することに
より、符号設定のための接続方法も容易に決定される。
Ｃの出力端子名は、各端子から固定的に発生する４桁直
列二進符号を１６進表示した値と一致しているため、６
４４桁直二進符号を４桁宛区分し１６進表示することに
より、符号設定のための接続方法も容易に決定される。
なお第３図はあく迄本発明の一実施例に過ぎず、例えば
送出すべき直列二進符号の桁数は６４に限定されず、ま
たマルチプレクサの入力端子に供給される直列二進符号
も４桁に限定されなくとも本発明の効果は変らない。
送出すべき直列二進符号の桁数は６４に限定されず、ま
たマルチプレクサの入力端子に供給される直列二進符号
も４桁に限定されなくとも本発明の効果は変らない。
以上本発明によれば、ｍｘｎ桁の任意の直列二進符号を
送出する場合に、２ｎ種類のｎ桁直列二進符号を組合せ
ることにより、ｍ通りの符号設定作業で済み、従来技術
に比べ作業がｎ分の１に簡易化される。
送出する場合に、２ｎ種類のｎ桁直列二進符号を組合せ
ることにより、ｍ通りの符号設定作業で済み、従来技術
に比べ作業がｎ分の１に簡易化される。
第１図は従来ある６４４桁直二進符号送出回路のブロッ
ク図例、第２図は第１図において使用される信号のシー
ケンス図、第３図は本発明の一実施例による６４桁直列
二進符号送出回路のブロック図、第４図は第３図におい
て使用される信号のシーケンス図である。 図において、ＣＧ・・・・・・タロツク発生回路、ＭＸ
ｌ。 ＭＸ２・・・・・・マルチプレクサ、ＳＲ・・・・・・
シフトレジスタ、ＦＦ・・・・・・フリップフロップ、
ＦＣ・・・・・・４直列列二進符号発生回路、ＣＬ・・
・・・・符号発生パルス、ＳＥ・・・・・・セレタト信
号、ＬＡ・・・・・・ラッチパルス、ＳＨ・・・・・・
シフトパルス、ＳＡ・・・・・・サンプルパルス。
ク図例、第２図は第１図において使用される信号のシー
ケンス図、第３図は本発明の一実施例による６４桁直列
二進符号送出回路のブロック図、第４図は第３図におい
て使用される信号のシーケンス図である。 図において、ＣＧ・・・・・・タロツク発生回路、ＭＸ
ｌ。 ＭＸ２・・・・・・マルチプレクサ、ＳＲ・・・・・・
シフトレジスタ、ＦＦ・・・・・・フリップフロップ、
ＦＣ・・・・・・４直列列二進符号発生回路、ＣＬ・・
・・・・符号発生パルス、ＳＥ・・・・・・セレタト信
号、ＬＡ・・・・・・ラッチパルス、ＳＨ・・・・・・
シフトパルス、ＳＡ・・・・・・サンプルパルス。
Claims (1)
- １ｍＸｎ桁（ｍおよびｎ田巧れも２以上の正の整数）の
任意の直列二連符号を送出する回路において、２ 種類
のｎ桁の直列二進符号を各々固定的に発生する手段と、
前記２ 種類の符号から重複を許してｍ組を選び、指定
した順序で直列に送出する手段とを設けることを特徴と
する直列二進符号送出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54142591A JPS5847109B2 (ja) | 1979-11-02 | 1979-11-02 | 直列二進符号送出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54142591A JPS5847109B2 (ja) | 1979-11-02 | 1979-11-02 | 直列二進符号送出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5666950A JPS5666950A (en) | 1981-06-05 |
| JPS5847109B2 true JPS5847109B2 (ja) | 1983-10-20 |
Family
ID=15318860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54142591A Expired JPS5847109B2 (ja) | 1979-11-02 | 1979-11-02 | 直列二進符号送出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5847109B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107109193B (zh) * | 2014-12-26 | 2020-10-16 | 日本瑞翁株式会社 | 摩擦材料用胶乳及摩擦材料 |
-
1979
- 1979-11-02 JP JP54142591A patent/JPS5847109B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5666950A (en) | 1981-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100286195B1 (ko) | 가변장 코드로 엔코드된 신호의 디코딩 장치 | |
| US7290190B2 (en) | Semiconductor integrated circuit with a test circuit | |
| US4799004A (en) | Transfer circuit for operation test of LSI systems | |
| EP0047440B1 (en) | Shift circuit | |
| EP0905611A2 (en) | Pseudorandom number generating method and pseudorandom number generator | |
| US4706299A (en) | Frequency encoded logic devices | |
| JPS6247008B2 (ja) | ||
| US3083305A (en) | Signal storage and transfer apparatus | |
| GB2236934A (en) | Maximum length shift register sequence generator circuit | |
| JPS5847109B2 (ja) | 直列二進符号送出方式 | |
| GB2229610A (en) | Pcm communication system | |
| US5060141A (en) | Multiprocessor system having unidirectional communication paths | |
| US3427444A (en) | Coding circuits for data transmission systems | |
| AU745212B2 (en) | Circuit and method for arbitrarily shifting M-sequence | |
| CN112821889A (zh) | 输出控制电路、数据传输方法和电子设备 | |
| JPH04252329A (ja) | データを可変長ビットパターンで表す方法及び通信システム | |
| JP3533956B2 (ja) | 擬似乱数発生装置 | |
| JPH0748702B2 (ja) | Ｍ系列符号発生装置 | |
| JPH088757A (ja) | 並列／直列変換回路及び直列／並列変換回路 | |
| SU1010622A1 (ru) | Генератор псевдослучайных чисел | |
| KR0182499B1 (ko) | 가변장 부호 변환장치 및 그 변환방법 | |
| JP2617591B2 (ja) | シリアル演算回路 | |
| JP2827291B2 (ja) | シリアル情報伸長回路 | |
| JP3168514B2 (ja) | 計数装置 | |
| KR0172508B1 (ko) | 비트 시리얼 디지틀 정렬기 |