JPH0329423A - シリアル情報伸長回路 - Google Patents
シリアル情報伸長回路Info
- Publication number
- JPH0329423A JPH0329423A JP1164224A JP16422489A JPH0329423A JP H0329423 A JPH0329423 A JP H0329423A JP 1164224 A JP1164224 A JP 1164224A JP 16422489 A JP16422489 A JP 16422489A JP H0329423 A JPH0329423 A JP H0329423A
- Authority
- JP
- Japan
- Prior art keywords
- serial information
- information
- input
- circuit
- strobe signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006837 decompression Effects 0.000 claims description 15
- 230000004931 aggregating effect Effects 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はシリアル情報伸長回路に関し、特に2値の論理
値1,0の時系列データで表現した複数種類の事象発生
の有無に関する情報のシリアルデータを、処理能力の大
きい装置から処理能力の小さい装置に転送するために転
送周期を伸長するシリアル情報伸長回路に関する。
値1,0の時系列データで表現した複数種類の事象発生
の有無に関する情報のシリアルデータを、処理能力の大
きい装置から処理能力の小さい装置に転送するために転
送周期を伸長するシリアル情報伸長回路に関する。
従来、この種のシリアル情報伸長回路は、入力シリアル
情報を一旦パラレル情報に変換し、このパラレル情報の
含む個個の事象情報ごとに伸長したデータを再度シリア
ル情報に変換する・方法をとっていた。
情報を一旦パラレル情報に変換し、このパラレル情報の
含む個個の事象情報ごとに伸長したデータを再度シリア
ル情報に変換する・方法をとっていた。
第3図は従来のシリアル情報伸長回路の構成図である。
1.0の時系列データとしての入力シリアル情報eぱ、
シリアル・パラレル変換回路5で異る事象の情報種類ご
とのパラレルデータに変換される。
シリアル・パラレル変換回路5で異る事象の情報種類ご
とのパラレルデータに変換される。
第3図の場合は4種類のパラレルデータとしてそれぞれ
入力情報保持回路6−1〜6−4に供給される.この入
力情報保持回路6−1〜6−4は、所望の転送伸長周期
と一致する繰返し周期をもつ伸長間隔ストローブ信号f
入力ごとに保持データを更新され、更新される先行デー
タは伸長ストローブ信号fの入力タイミングで仮保持回
路7−1〜7−4に取シ込まれて同種類のデータごとに
論理和がとられ、その結果はパラレル・シリアル変換回
路8に供給されてシリアル変換を受けた出力シリアル情
報gとして出力される。
入力情報保持回路6−1〜6−4に供給される.この入
力情報保持回路6−1〜6−4は、所望の転送伸長周期
と一致する繰返し周期をもつ伸長間隔ストローブ信号f
入力ごとに保持データを更新され、更新される先行デー
タは伸長ストローブ信号fの入力タイミングで仮保持回
路7−1〜7−4に取シ込まれて同種類のデータごとに
論理和がとられ、その結果はパラレル・シリアル変換回
路8に供給されてシリアル変換を受けた出力シリアル情
報gとして出力される。
仮保持回路7−1〜7−4にかける伸長間隔ストローブ
信号一周期分ずつの論理和は、この一周期に含まれる事
象発生の有無に対応した複数の1、もしくは0の論理和
であシ、事象発生が1回でもあって論理和1をとるとき
はとのlを以ってその周期にかける情報とし、これによ
って出力シリアル情報は伸長間隔ストローブ信号の周期
に転送周期が伸長される。
信号一周期分ずつの論理和は、この一周期に含まれる事
象発生の有無に対応した複数の1、もしくは0の論理和
であシ、事象発生が1回でもあって論理和1をとるとき
はとのlを以ってその周期にかける情報とし、これによ
って出力シリアル情報は伸長間隔ストローブ信号の周期
に転送周期が伸長される。
上述した従来のシリアル情報伸長回路は、入力シリアル
情報に含1れる各情報ごとに伸長回路を備える必要があ
るので、情報数が多い場合には回路構成が複雑化すると
いう欠点がある。
情報に含1れる各情報ごとに伸長回路を備える必要があ
るので、情報数が多い場合には回路構成が複雑化すると
いう欠点がある。
本発明の目的は上述した欠点を除去し、簡素な構成で転
送周期を伸張しうるシリアル情報伸長回路を提供するこ
とにある。
送周期を伸張しうるシリアル情報伸長回路を提供するこ
とにある。
本発明の回路は、複数の事象の発生の有無をそれぞれ2
値の論理値1.0で表現した連続する時系列データによ
る入力シリアル情報を受けてこの転送周期を伸長して出
力するシリアル情報伸長回路において、所望の伸長周期
と等しい繰り返し周期を有しかつ前記複数の事象に対す
る2値の論理値を含む時間幅を有する伸張ストローブ信
号の時間領域に前記入力シリアル情報の前記ストローフ
信号の1周期分にわたる前記複数の事象それぞれの発生
の有無に関する情報を集約させ、かつこの集約情報を保
持しつつ転送し前記シリアル情報の転送周期を前記スト
ローブ信号の周期に伸張する手段を備えて構威される。
値の論理値1.0で表現した連続する時系列データによ
る入力シリアル情報を受けてこの転送周期を伸長して出
力するシリアル情報伸長回路において、所望の伸長周期
と等しい繰り返し周期を有しかつ前記複数の事象に対す
る2値の論理値を含む時間幅を有する伸張ストローブ信
号の時間領域に前記入力シリアル情報の前記ストローフ
信号の1周期分にわたる前記複数の事象それぞれの発生
の有無に関する情報を集約させ、かつこの集約情報を保
持しつつ転送し前記シリアル情報の転送周期を前記スト
ローブ信号の周期に伸張する手段を備えて構威される。
次に、図面を参照して本発明を説明する.第1図は本発
明のシリアル情報伸長回路の一実施例の構成図である。
明のシリアル情報伸長回路の一実施例の構成図である。
第1図に示す実施例は、シリアル情報遅延回路la,l
bと、入力データ保持回路2と、仮保持回路3と、保持
解除回路4とを倫えて構成される。
bと、入力データ保持回路2と、仮保持回路3と、保持
解除回路4とを倫えて構成される。
次に、第1図の実施例の動作について説明する。
2値の論理値1.0の相続く時系列データとしての入力
シリアル情報eは、入力データ保持回路2に次次に入力
され保持される。この入力データ保持回路2に保持され
た入力シリアル情報eは、シリアル情報遅延回路1aに
供給されて伸長間隔ストローブ信号fの時間領域に等し
い時間、本実施例では4ビット分の時間遅延を付与され
、保持解除回路4を介して入力データ保持回路2に供給
され、入力データ保持回路2に次次に入力される入力シ
リアル情報との論理和がとられる。
シリアル情報eは、入力データ保持回路2に次次に入力
され保持される。この入力データ保持回路2に保持され
た入力シリアル情報eは、シリアル情報遅延回路1aに
供給されて伸長間隔ストローブ信号fの時間領域に等し
い時間、本実施例では4ビット分の時間遅延を付与され
、保持解除回路4を介して入力データ保持回路2に供給
され、入力データ保持回路2に次次に入力される入力シ
リアル情報との論理和がとられる。
第2図は第1図の実施例にかける入力シリアル情報Cと
、伸長間隔ストローブ信号fのデータ構成図である。
、伸長間隔ストローブ信号fのデータ構成図である。
入力シリアル情報eは、a,b,c>よびdの4種類の
情報を含み、これら4つの情報はそれぞれ監視対象装置
の異常発生の有無などの事象発生の有無を論理値1訟よ
びOで表現し、本実施例にあっては4つの情報を1つの
データプロソクとしてまとめたものを時系列的に繰ク返
す。一方、伸長間隔ストローブ信号fは、上述した4つ
の情報を含む時間幅、すなわち4ビット分の時間幅を有
し、その周期は所望の伸長転送周期、本実施例にあって
は伸長間隔ストローブ信号fの時間toの6倍の6to
と設定している。
情報を含み、これら4つの情報はそれぞれ監視対象装置
の異常発生の有無などの事象発生の有無を論理値1訟よ
びOで表現し、本実施例にあっては4つの情報を1つの
データプロソクとしてまとめたものを時系列的に繰ク返
す。一方、伸長間隔ストローブ信号fは、上述した4つ
の情報を含む時間幅、すなわち4ビット分の時間幅を有
し、その周期は所望の伸長転送周期、本実施例にあって
は伸長間隔ストローブ信号fの時間toの6倍の6to
と設定している。
ふたたび第1図に戻って実施例の説明を続行する。
入力データ保持回路2から出力され、シリアル情報遅延
回路1aで4ピット分の遅延を受けた入力シリアル情報
eは保持解除回路4で保持され、入力データ保持回路2
に供給される。保持解除回路4は伸長間隔ストローブ信
号fを受けるごとにそれまでの保持データをオールゼロ
としてクリアし、次の入力シリアル情報を受けることを
伸長間隔ストローブ信号fの周期で繰り返す。
回路1aで4ピット分の遅延を受けた入力シリアル情報
eは保持解除回路4で保持され、入力データ保持回路2
に供給される。保持解除回路4は伸長間隔ストローブ信
号fを受けるごとにそれまでの保持データをオールゼロ
としてクリアし、次の入力シリアル情報を受けることを
伸長間隔ストローブ信号fの周期で繰り返す。
さて、入力データ保持回路2は、4ビット遅延された入
力シリアル情報の伸長間隔ストローブ信号一周期分、す
なわち、第2図のaエからd6までのデータと入力シリ
アル情報との論理和をとる。
力シリアル情報の伸長間隔ストローブ信号一周期分、す
なわち、第2図のaエからd6までのデータと入力シリ
アル情報との論理和をとる。
いま、例として情報aに着目してみると、agは4ビッ
トシフトした a0と、a3は4ビットシフトしたa2
という組み合せで次次に論理和かとられ、たとえばa3
が1であればa4 * aS + a6はすべて1とな
る。このように、入力データ保持回路2に保持された各
情報は、各ビットごとの時分割で事象発生を示す1の保
持を行なう。つ筐り、入力シリアル情報eは、伸長間隔
ストローブ信号fの一周期分の事象発生の情報を伸長間
陽ストローブ信号fの4ビットの時間幅のうちの1ビッ
ト分のタイムスロットに集約した形式で情報の保持を行
なう。前述した如く、保持解除回路4は伸長間隔ストロ
ーブ信号fを受けるごとにそれまで入力したデータをク
リアして解除するので、入力デー夕保持回路4から出力
される論理和データも伸長間隔ストローブ信号一周期分
ずつ次次に送出されることとなる。
トシフトした a0と、a3は4ビットシフトしたa2
という組み合せで次次に論理和かとられ、たとえばa3
が1であればa4 * aS + a6はすべて1とな
る。このように、入力データ保持回路2に保持された各
情報は、各ビットごとの時分割で事象発生を示す1の保
持を行なう。つ筐り、入力シリアル情報eは、伸長間隔
ストローブ信号fの一周期分の事象発生の情報を伸長間
陽ストローブ信号fの4ビットの時間幅のうちの1ビッ
ト分のタイムスロットに集約した形式で情報の保持を行
なう。前述した如く、保持解除回路4は伸長間隔ストロ
ーブ信号fを受けるごとにそれまで入力したデータをク
リアして解除するので、入力デー夕保持回路4から出力
される論理和データも伸長間隔ストローブ信号一周期分
ずつ次次に送出されることとなる。
入力データ保持回路2の論理和出力はシリアル情報遅延
回路1aを通して仮保持回路3にも供給される。
回路1aを通して仮保持回路3にも供給される。
仮保持回路3は、伸長間隔ストローブ信号fを受けつつ
、この伸長間島ストローブ信号fを受けるときに入力デ
ータ保持回路2の論理和出力を取シ込み、次の伸長間隔
ストローブ信号が到来するまで、すなわち伸長間隔スト
ローブ信号が不在の期間は前述した論理和の示す1もし
くは零の状態を保持し、先行データに対する出力シリア
ル情報の先頭データ列として出力する。
、この伸長間島ストローブ信号fを受けるときに入力デ
ータ保持回路2の論理和出力を取シ込み、次の伸長間隔
ストローブ信号が到来するまで、すなわち伸長間隔スト
ローブ信号が不在の期間は前述した論理和の示す1もし
くは零の状態を保持し、先行データに対する出力シリア
ル情報の先頭データ列として出力する。
仮保持回路3で仮保持され;4ビット相当の時間領域で
表現された論理和データはシリアル情報遅延回路1bに
も供給され、4ビット分のシフトを受けたのち伸長区間
ストローブ信号fの不在期間を利用して仮保持回路3に
供給され、次の伸長間隔ストローブ信号fのタイミング
かつその時間幅で取シ込まれるシリアル情報遅延回路1
aの出力との論理和かとられる。このことは、たとえば
情報aについて言えば、a1〜a6の論理和か88人力
のタイミングでa,以後の一伸長転送周期分のa情報と
の論理和をとられることを意味し、以後この状態を次次
に繰り返しつつ先行情報の転送保持が行なわれる。なカ
、a7は4ビットシフトによる先行論理和処理に含筐れ
ている。
表現された論理和データはシリアル情報遅延回路1bに
も供給され、4ビット分のシフトを受けたのち伸長区間
ストローブ信号fの不在期間を利用して仮保持回路3に
供給され、次の伸長間隔ストローブ信号fのタイミング
かつその時間幅で取シ込まれるシリアル情報遅延回路1
aの出力との論理和かとられる。このことは、たとえば
情報aについて言えば、a1〜a6の論理和か88人力
のタイミングでa,以後の一伸長転送周期分のa情報と
の論理和をとられることを意味し、以後この状態を次次
に繰り返しつつ先行情報の転送保持が行なわれる。なカ
、a7は4ビットシフトによる先行論理和処理に含筐れ
ている。
こうして、仮保持回路3からは、伸長間隔ストローブ信
号fごとに、それまでの先行データで発生した事象発生
情報を論理和の形式で保持しつつ、かつ伸長間隔ストロ
ーブ信号fの不在期間は直前の論理和をビットごとに一
様に付与する内容で出力シリアル情報gが出力される。
号fごとに、それまでの先行データで発生した事象発生
情報を論理和の形式で保持しつつ、かつ伸長間隔ストロ
ーブ信号fの不在期間は直前の論理和をビットごとに一
様に付与する内容で出力シリアル情報gが出力される。
このことは、入力シリアル情報eによってもたらされる
事象発生有無の情報が、伸長間隔ストローブ信号fの周
期に伸長して提供可能であることを示す。
事象発生有無の情報が、伸長間隔ストローブ信号fの周
期に伸長して提供可能であることを示す。
以上説明したように本発明は、複数の事象発生の有無を
1.0で表現した時系列信号としてのシリアル情報を伸
長転送周期と等しい繰り返し周期を有する伸長間陽スト
ローブ信号の時間領域に集約して転送することによシ、
著しく簡素な構成で転送周期の伸長ができるという効果
がある。
1.0で表現した時系列信号としてのシリアル情報を伸
長転送周期と等しい繰り返し周期を有する伸長間陽スト
ローブ信号の時間領域に集約して転送することによシ、
著しく簡素な構成で転送周期の伸長ができるという効果
がある。
第1図は本発明によるシリアル情報伸長回路の−実施例
の構或圓、第2図は第l図の実施例の入力シリアル情報
epよび伸長間陽ストローブ信号のデータ構成図、第3
図は従来のシリアル情報伸長回路の構或図である。 la,lb・・・シリアル情報遅延回路、2・・・入力
データ保持回路、3・・・仮保持回路、4・・・保持解
除回路、5・・・シリアル・パラレル変換回路、6−1
〜6−4・・・入力情報保持回路、7−1〜7−4・・
・仮保持回路、8・・・パラレル・シリアル変換回路、
e・・・入力シリアル情報、f・・・伸長間隔ストロー
ブ信号。
の構或圓、第2図は第l図の実施例の入力シリアル情報
epよび伸長間陽ストローブ信号のデータ構成図、第3
図は従来のシリアル情報伸長回路の構或図である。 la,lb・・・シリアル情報遅延回路、2・・・入力
データ保持回路、3・・・仮保持回路、4・・・保持解
除回路、5・・・シリアル・パラレル変換回路、6−1
〜6−4・・・入力情報保持回路、7−1〜7−4・・
・仮保持回路、8・・・パラレル・シリアル変換回路、
e・・・入力シリアル情報、f・・・伸長間隔ストロー
ブ信号。
Claims (1)
- 複数の事象の発生の有無をそれぞれ2値の論理値1、0
で表現した連続する時系列データによる入力シリアル情
報を受けてこの転送周期を伸長して出力するシリアル情
報伸長回路において、所望の伸長周期と等しい繰り返し
周期を有しかつ前記複数の事象に対する2値の論理値を
含む時間幅を有する伸長ストローブ信号の時間領域に前
記入力シリアル情報の前記ストローブ信号の1周期分に
わたる前記複数の事象それぞれの発生の有無に関する情
報を集約させ、かつこの集約情報を保持しつつ転送し前
記シリアル情報の転送周期を前記ストローブ信号の周期
に伸張する手段を備えて成ることを特徴とするシリアル
情報伸長回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1164224A JP2827291B2 (ja) | 1989-06-26 | 1989-06-26 | シリアル情報伸長回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1164224A JP2827291B2 (ja) | 1989-06-26 | 1989-06-26 | シリアル情報伸長回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0329423A true JPH0329423A (ja) | 1991-02-07 |
JP2827291B2 JP2827291B2 (ja) | 1998-11-25 |
Family
ID=15789033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1164224A Expired - Fee Related JP2827291B2 (ja) | 1989-06-26 | 1989-06-26 | シリアル情報伸長回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2827291B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63290099A (ja) * | 1987-05-21 | 1988-11-28 | Oki Electric Ind Co Ltd | 監視システムの状態変化デ−タ判別方式 |
-
1989
- 1989-06-26 JP JP1164224A patent/JP2827291B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63290099A (ja) * | 1987-05-21 | 1988-11-28 | Oki Electric Ind Co Ltd | 監視システムの状態変化デ−タ判別方式 |
Also Published As
Publication number | Publication date |
---|---|
JP2827291B2 (ja) | 1998-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3051929A (en) | Digital data converter | |
JPH0329423A (ja) | シリアル情報伸長回路 | |
JPH0815262B2 (ja) | データ圧縮復元処理装置 | |
KR840006269A (ko) | 단일동축도선을통해수신되는데이타비트스트림의동기화장치 | |
US4387341A (en) | Multi-purpose retimer driver | |
JP3052848B2 (ja) | フレーム同期保護回路 | |
JPS6318908B2 (ja) | ||
SU1061263A1 (ru) | Счетное устройство | |
JP2000330931A (ja) | Dma転送制御装置およびdma転送制御方法 | |
JP2689755B2 (ja) | デスタッフ制御回路 | |
JPS632369B2 (ja) | ||
JPS6028012B2 (ja) | デ−タ速度変換器 | |
JPS63153931A (ja) | nB1Pパリテイ計数回路 | |
SU1619407A1 (ru) | Преобразователь параллельного кода в последовательный | |
JPS623482A (ja) | Fifo制御回路 | |
JPS60169223A (ja) | カウンタ回路 | |
JPH0267665A (ja) | インタフェイス回路 | |
JP2580641B2 (ja) | ブロック同期回路 | |
JP2664755B2 (ja) | 非同期カウンタ回路 | |
SU1005033A1 (ru) | Устройство дл сортировки чисел | |
JPS59161150A (ja) | フレ−ム同期回路 | |
JPH0145774B2 (ja) | ||
JPS59211132A (ja) | アナログ・デイジタル変換装置 | |
JPS6044876B2 (ja) | 遠方監視制御システム | |
SU1001474A1 (ru) | Распределитель |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |