JP2819934B2 - 電子部品の製造方法 - Google Patents

電子部品の製造方法

Info

Publication number
JP2819934B2
JP2819934B2 JP4096682A JP9668292A JP2819934B2 JP 2819934 B2 JP2819934 B2 JP 2819934B2 JP 4096682 A JP4096682 A JP 4096682A JP 9668292 A JP9668292 A JP 9668292A JP 2819934 B2 JP2819934 B2 JP 2819934B2
Authority
JP
Japan
Prior art keywords
stator
ceramic
capacitor
ceramic laminate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4096682A
Other languages
English (en)
Other versions
JPH05299294A (ja
Inventor
浩幸 ▲岸▼下
幸雄 畑中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP4096682A priority Critical patent/JP2819934B2/ja
Priority to KR1019930006182A priority patent/KR100254146B1/ko
Priority to US08/047,716 priority patent/US5424906A/en
Priority to DE4312409A priority patent/DE4312409B4/de
Publication of JPH05299294A publication Critical patent/JPH05299294A/ja
Priority to US08/218,969 priority patent/US5423930A/en
Application granted granted Critical
Publication of JP2819934B2 publication Critical patent/JP2819934B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、電子部品の製造方法
に関するもので、特に、セラミック積層体を用いた電子
部品の製造方法に関するものである。
【0002】
【従来の技術】たとえば、トリマコンデンサとして用い
られる可変コンデンサは、典型的には、ステータ電極お
よびこれに対して回転されるロータ電極を備え、ステー
タ電極とロータ電極との間には誘電体が配置される。こ
の誘電体は、たとえばセラミック誘電体によって与えら
れる。
【0003】このような可変コンデンサにおいて、容量
調整範囲を広くするには、取得できる最大容量が大きく
される必要がある。最大容量を大きくする一手段とし
て、ステータ電極とロータ電極との間に配置される誘電
体の厚みを薄くすることが行なわれている。しかしなが
ら、誘電体としてセラミック誘電体を用いる場合、その
機械的強度が比較的低いため、その厚みをあまり薄くす
ることができない。
【0004】この問題を解決するため、ステータ電極ま
たはロータ電極のいずれか一方をセラミック誘電体の内
部に形成することが行なわれている。これによって、セ
ラミック誘電体を厚くして機械的強度を高めながらも、
セラミック誘電体の一部を介してステータ電極とロータ
電極とが対向するようにして、これらステータ電極とロ
ータ電極との間隔を小さくすることによって、大きな最
大容量を得ようとするものである。
【0005】上述したように、ステータ電極またはロー
タ電極がセラミック誘電体の内部に形成された可変コン
デンサのうち、特にステータ電極がセラミック誘電体の
内部に形成されたものが、たとえば実公昭63−522
3号公報に記載されている。この可変コンデンサにおい
て、上述したようにステータ電極が内部に形成されたセ
ラミック誘電体は、そのまま、この可変コンデンサの基
本的要素の1つであるステータを構成し、このステータ
の表面には、ステータ電極に電気的に接続される端子が
導電膜をもって形成されている。
【0006】また、セラミック誘電体からなるステータ
の下面には、凹部が形成されていて、ロータ電極を形成
するロータを回転可能に収納するカバーに設けられた係
合片が、この凹部上に係合するようにされている。した
がって、係合片がステータの下面から突出せず、この可
変コンデンサは、プリント回路基板上に問題なく表面実
装されることができる。
【0007】
【発明が解決しようとする課題】上述したように、ステ
ータ電極が内部に形成されたセラミック誘電体からなる
ステータは、基本的には、積層セラミックコンデンサの
製造技術を用いて製造することができる。しかしなが
ら、積層セラミックコンデンサでは形成される必要のな
い凹部の存在のため、積層セラミックコンデンサの製造
技術を単純には採用できない。上述した公報では、この
ようなステータを得るための方法が記載されていない
が、たとえば、ステータとなるべきセラミック誘電体を
焼成する前の段階において、凹部となるべき形状を与え
ておき、次いで、焼成する方法が考えられる。しかしな
がら、この方法には、凹部形成のための特別な工程を必
要とするとともに、特殊な金型および設備が必要とな
り、ステータのコストが上昇する、と予想される。
【0008】以上、可変コンデンサを一例として、従来
の製造方法の問題点について説明したが、このような問
題点は、可変コンデンサに限らず、貫通コンデンサ、コ
ンデンサネットワーク、高圧コンデンサ、半導体パッケ
ージなど、凹部が形成されるセラミック積層体を用いた
電子部品を製造する際にも遭遇し得る。しかも、凹部の
形状が複雑であれば、この問題は一層顕著なものとな
る。
【0009】それゆえに、この発明の目的は、たとえば
可変コンデンサなど、セラミック積層体を用いた電子部
品の製造方法において、特に凹部が形成されたセラミッ
ク積層体を、一般的な積層セラミックコンデンサと実質
的に同様の方法によって製造できるようにするための改
良された方法を提供しようとすることである。
【0010】
【課題を解決するための手段】この発明は、凹部が形成
されたセラミック積層体を用いた電子部品の製造方法に
向けられるものである。
【0011】この発明では、上述した技術的課題を解決
するため、次のようなステップを備えることを特徴とし
ている。すなわち、第1のステップにおいて、焼成によ
り焼失し得る材料からなる複数の焼失用膜が前記凹部の
位置に対応する位置に層状に形成された、セラミック積
層体が用意される。次いで、第2のステップにおいて、
前記セラミック積層体を焼成し、前記焼失用膜を焼失さ
せ、その結果、複数の空洞が層状に形成されるととも
に、前記複数の空洞を介して複数の薄層が形成された、
焼結体が得られる。次いで、第3のステップにおいて、
前記焼結体の前記薄層を粉砕し、その結果、前記凹部が
形成される。
【0012】
【作用】この発明において、セラミック積層体は、一般
的な積層セラミックコンデンサを製造するために用意さ
れるセラミック積層体と実質的に同様の方法で得ること
ができる。すなわち、焼失用膜を、積層セラミックコン
デンサにおける内部電極の形成と同様、印刷等により形
成することができる。また、セラミック積層体の緊密な
積層状態を得るためのプレス工程についても、積層セラ
ミックコンデンサの場合と同様に適用することができ
る。
【0013】また、焼結体を得るためのセラミック積層
体の焼成についても、積層セラミックコンデンサに適用
されている焼成と同様に行なうことができる。
【0014】また、薄層を粉砕して凹部を形成する方法
についても、積層セラミックコンデンサの製造において
適用されている、たとえばバレル研磨やブラスト加工な
どの粉砕方法をそのまま適用することができる。
【0015】
【発明の効果】したがって、この発明によれば、既に確
立されている一般的な積層セラミックコンデンサの製造
技術をそのまま用いて、凹部をが形成されたセラミック
積層体を用いた電子部品を製造することができる。した
がって、凹部形成のための特別な工程や、特殊な金型ま
たは設備が不要であるので、安価にそのような電子部品
を提供することができる。
【0016】また、セラミック積層体に形成される凹部
の断面部が、従来の打抜き加工では形成が困難な曲線的
な形状であっても、この発明によれば、それを極めて容
易に形成することができる。
【0017】
【実施例】この発明による電子部品の製造方法につき、
以下、可変コンデンサの製造方法をその実施例として、
詳述する。図1および図2には、この実施例による可変
コンデンサの製造方法に含まれるステータの製造方法が
示されている。これら図1および図2に示した製造方法
を説明する前に、図3ないし図8を参照して、この実施
例により得られる可変コンデンサ1の構造について説明
する。
【0018】図3ないし図5に示すように、可変コンデ
ンサ1は、大きくとらえたとき、ステータ2、ロータ3
およびカバー4を備える。ステータ2は、全体として、
セラミック誘電体から構成される。ロータ3は、たとえ
ば黄銅のような金属から構成される。カバー4は、たと
えばステンレス鋼または銅合金のような金属から構成さ
れ、半田付け性を良くするため、少なくとも必要な部分
に、半田、錫、銀などによる表面処理が施されてもよ
い。
【0019】以下、上述した各要素の詳細な構造につい
て説明する。まず、図6を参照して、ステータ2につい
て説明する。ステータ2は、全体として左右対称の構造
を有している。ステータ2の内部には、ステータ電極5
および6が並んで形成される。これらステータ電極5お
よび6にそれぞれ電気的に接続されるように、ステータ
2の少なくとも側面上には、導電膜によって与えられた
端子7および8が形成される。また、ステータ2の下面
には、その端縁から内方に向かって凹部9および10が
形成される。この実施例では、ステータ2の下面であっ
て、凹部9および10が位置する端縁には、わずかに突
出するリブ11および12が形成される。
【0020】なお、上述したように、2つのステータ電
極5および6が設けられたのは、ステータ2の構造を左
右対称とし、端子7および8の形成およびこのステータ
2を用いての可変コンデンサ1の組立てにおいて、ステ
ータ2の方向を考慮する必要をなくすためである。した
がって、このような利点を望まないならば、ステータ電
極5および6のいずれか一方は不要であり、さらには、
この不要とされるステータ電極5または6に接続される
端子7または8も省略してもよい。
【0021】次に、図7を参照して、ロータ3について
説明する。なお、図7(a)には、ロータ3の上面が示
され、同じく(b)には、ロータ3の下面が示されてい
る。
【0022】ロータ3は、上述したステータ2の上面上
に配置されるものであって、その下面には、突出する段
部によって半円状のロータ電極23が形成される。ま
た、ロータ3の下面には、ロータ電極23の高さと等し
い高さを有する凸部24が形成され、ロータ電極23の
形成によりロータ3が傾くことが防止される。ロータ3
の上面には、ドライバ溝25が形成される。
【0023】次に、図8を参照して、カバー4について
説明する。カバー4は、上述したロータ3に接触してこ
れを回転可能に収納する形状を有している。また、カバ
ー4の下面は、前述したステータ2によって覆われる開
口26とされ、その上面には、前述したドライバ溝25
を露出させる調整用穴27が形成される。
【0024】調整用穴27の周縁部は、ばね作用部28
とされる。ばね作用部28においてより安定したばね作
用を及ぼすようにするため、調整用穴27の周縁部にお
いて複数の放射状に延びる切込み29が設けられる。
【0025】カバー4の下面の開口26の周縁部には、
四角形のフランジ30が形成され、このフランジの相対
向する端縁から下方へ延びるように、係合片31および
32がそれぞれ設けられる。係合片31および32は、
それぞれ、ステータ2の下面に形成された凹部9および
10に係合させるため、後で折曲げられるものである。
この折曲げを容易にするため、係合片31および32に
は、図8(b)および(d)に示すように、それぞれ、
横長の穴33および34が設けられる。
【0026】フランジ30の端縁であって、係合片31
および32が設けられない端縁の一方から側方および下
方へ延びるように、端子35が設けられる。
【0027】以上、図6、図7および図8にそれぞれ単
独で示したステータ2、ロータ3およびカバー4を用い
て、図3ないし図5に示した可変コンデンサ1が組立て
られる。すなわち、ステータ2上にロータ3が置かれ、
ロータ3を覆うようにカバー4が配置される。次いで、
ロータ3をステータ2に圧接させるように、カバー4を
ステータ2に向かって押圧しながら、カバー4に設けら
れた係合片31および32の各端部がそれぞれ内方へ折
曲げられる。これによって、係合片31および32は、
それぞれ、ステータ2の下面に形成された凹部9および
10に係合した状態となる。このとき、ステータ2の下
面の端縁部には、リブ11および12が設けられている
ので、上述した係合片31および32のステータ2に対
する係合がより強固に維持される。
【0028】カバー4に設けられた端子35は、ステー
タ2に設けられた端子8と対向する位置にもたらされて
いる。したがって、これら端子35および8間に半田3
6を付与すれば、カバー4のステータ2に対する固定状
態がより強固になる。
【0029】このようにして、可変コンデンサ1の組立
が完了する。この組立状態において、カバー4に形成さ
れたばね作用部28により、ロータ3はステータ2に押
付けられ、ロータ3とステータ2との間で安定した密着
状態が得られる。これによって、ロータ3のトルクおよ
びステータ電極5とロータ電極23との間で形成される
静電容量が安定する。
【0030】また、上述した静電容量は、ステータ電極
5に電気的に接続される端子7と、ロータ電極23を形
成するロータ3に接触するカバー4に設けられた端子3
5または端子8とによって取出される。なお、カバー4
には端子35が設けられず、係合片31または32を一
方の端子として用いてもよい。
【0031】また、図3(d)によく示されているよう
に、係合片31および32は、凹部9および10内に位
置し、ステータ2の下面から突出しないので、この可変
コンデンサ1は、安定した状態で、たとえばプリント回
路基板(図示せず)上に実装されることができる。この
実装状態において、端子7および35または8が、それ
ぞれ、プリント回路基板上の導電ランドに直接半田付け
される。
【0032】前述したように、ステータ電極5および6
が内部に形成されるとともに、下面に凹部9および10
が形成された、セラミックス誘電体からなるステータ2
は、次のような方法により製造される。
【0033】多数のステータ2を一挙に得るため、図2
に示すように多数のステータ電極5および6となるべき
導電膜13が形成されたセラミック誘電体からなるシー
ト14bを含む複数のシート14a〜14eが積重ねら
れる。これらのうち、シート14aおよび14cには、
何らの膜も形成されないが、シート14b上には、上述
したように、導電膜13がたとえばAg−Pdペースト
をスクリーン印刷することにより縦横に配列されて形成
される。また、シート14d上には、比較的細いストラ
イプ状に焼失用膜15がスクリーン印刷により互いに平
行に配列されて形成される。また、複数のシート14e
上には、比較的太いストライプ状の焼失用膜16がスク
リーン印刷により互いに平行に配列されて形成される。
これら焼失用膜15および16は、焼成により焼失し得
る材料からなるもので、たとえば、カーボンまたは樹脂
によって構成される。図2に示すように積重ねられたシ
ート14a〜14eは、剛体プレスされた後、カットさ
れ、個々のステータ2となるべき複数のチップ状の積層
体に分割される。図2において、シート14b,14
d,14e上に、1個のチップ状の積層体17となるべ
き領域が四角形によって囲まれている。また、図1
(a)には、このような1個のチップ状の積層体17が
示されている。なお、図1(a),(b),(c)は、
前述した図6の線I−Iに沿う断面に相当する断面を示
している。
【0034】図1(a)に示すように、各積層体17に
は、ステータ電極5(図示せず)および6となるべき導
電膜に加えて、焼失用膜15および複数の焼失用膜16
がその内部に層状に形成されている。図1(a)の円で
囲んだ部分の拡大図が図1(A)に示されている。
【0035】積層体17は焼成され、それによって、図
1(b)に示すような焼結体18が得られる。焼結体1
8の内部には、ステータ電極5および6は残留するが、
焼失用膜15および16は焼失し、それによって、図1
(B)の拡大図によく示されているように、空洞19お
よび複数の空洞20が層状に形成される。これら空洞1
9および20の形成の結果、これら空洞19および20
を介して薄層21および複数の薄層22が形成される。
【0036】次に、焼結体18は、たとえばバレル研磨
のような研磨工程に付される。これによって、図1
(c)に示すように、焼結体18の角の部分が面取りさ
れるとともに、薄層21および22が粉砕される。その
結果、凹部9および10が形成される。また、図1
(B)に示されるように、空洞19および薄層21は、
焼結体18の側面にまで届いていないので、薄層21の
粉砕の結果、リブ11および12が形成される。
【0037】その後、焼結体18は、好ましくは、ブラ
スト加工工程に付される。これにより、上述したバレル
研磨だけでは除去されなかった、凹部9および10の隅
部に残存する薄層21および22を完全に除去すること
ができる。
【0038】なお、焼失用膜15および16は、図1で
は、各々1本が連続した膜になっているが、一部不連続
部があっても効果は実質的に同じである。
【0039】また、この実施例では、粉砕方法として、
バレル研磨およびその後のブラスト加工が実施された
が、この粉砕方法は、これに限定されるものではなく、
たとえば、ウォータージェットや超音波により薄層21
および22を粉砕することも可能である。
【0040】このようにして得られた焼結体18に、前
述したように、導電膜をもって端子7および8が形成さ
れたとき、図6に示すようなステータ2が得られる。
【0041】図9、図10、図11および図12には、
それぞれ、この発明に従って有利に得ることができるス
テータ2の変形例が示されている。これら図9、図1
0、図11および図12にそれぞれ示したステータ2
は、前述した図6に示したステータ2に代えて、可変コ
ンデンサ1の組立要素として用いることができる。
【0042】図9に示したステータ2は、凹部9および
10を備えるが、リブ11および12を形成していな
い。図10に示したステータ2の下面には、その一方の
端縁から他方の端縁にまで一連に延びる1個の凹部40
が形成されている。図11に示したステータ2の下面に
は、半楕円の輪郭をもって2つの凹部48および49が
形成される。図12に示したステータ2の下面には、略
台形状の輪郭をもって2つの凹部50および51が形成
されている。
【0043】このようないずれの凹部9,10,40,
48,49,50,51であっても、前述した図1およ
び図2に示す方法によって能率的に形成することができ
る。
【0044】なお、この発明の方法は、前述したよう
に、カバー4に備える係合片31および32を係合させ
るための凹部9,10,40,48,49,50,51
だけでなく、他の機能を有する凹部を形成する場合にも
適用することができる。
【0045】また、この発明は、上述した可変コンデン
サの製造方法に限らず、凹部が形成されたセラミック積
層体を用いた電子部品の製造方法に広く適用することが
できる。以下、可変コンデンサ以外の電子部品の製造方
法にこの発明が適用されたいくつかの実施例について説
明する。
【0046】図13には、積層セラミックコンデンサ1
01が示されている。この積層セラミックコンデンサ1
01は、複数の内部電極102および103を内部に形
成したセラミック積層体104、ならびにセラミック積
層体104の端部の外表面上に形成されかつ内部電極1
02または103に電気的に接続される外部電極105
および106を備える。
【0047】セラミック積層体104の表面には、この
積層セラミックコンデンサ101の静電容量等の特性の
ように、所望の情報を表わすため、たとえば文字、図形
等が表示されることがある。この表示は、セラミック積
層体104の表面に形成された凹部107によって与え
られている。この実施例では、凹部107によって、
「B」の文字が表示されている。
【0048】この発明によれば、上述した表示を与える
凹部107が設けられた積層セラミックコンデンサ10
1を、何ら煩雑な手間を必要とすることなく、能率的に
製造することができる。図14には、この積層セラミッ
クコンデンサ101を製造するための代表的なステップ
が示されている。
【0049】図14(a)に示すように、セラミック積
層体104には、内部電極102および103に加え
て、焼失用膜108が形成されている。この焼失用膜1
08は、セラミック積層体104が焼成されたとき、焼
失し、それによって空洞および薄層が形成される。次
に、このセラミック積層体104の焼結体は、たとえば
バレル研磨のような研磨工程に付された後、ブラスト加
工が施される。これによって、図14(b)に示すよう
に、薄層が粉砕され、凹部107が形成される。このよ
うにして得られたセラミック積層体104に、図14
(c)に示すように、外部電極105および106が形
成されたとき、所望の積層セラミックコンデンサ101
が得られる。
【0050】なお、上述の「B」の文字は、同様のステ
ップにより、セラミック積層体104の両面に容易に形
成できることは勿論である(図示せず)。
【0051】図15には、貫通コンデンサ109が示さ
れている。貫通コンデンサ109は、円筒状のセラミッ
ク積層体110を備え、その中心部には、図示しない貫
通端子が貫通する貫通孔111が形成されるとともに、
その外周面には、たとえばコネクタなどに含まれるアー
ス板に係止させるための段部を与える凹部112が形成
されている。また、セラミック積層体110の内部に
は、内部電極113が形成されており、セラミック積層
体110の外周面および貫通孔111の内周面には、そ
れぞれ、外部電極146および147が形成されてい
る。
【0052】この発明によれば、上述のような貫通コン
デンサ109に備える貫通孔111および凹部112を
形成するため、特別な工程や特殊な金型または設備が不
要である。図16には、上述したセラミック積層体11
0の焼成前の状態が断面図で示されている。また、図1
7(a)〜(f)には、セラミック積層体110に含ま
れるセラミック誘電体シートa〜fの各々の上面がそれ
ぞれ示されている。
【0053】図16ならびに図17(a)および(d)
に示すように、特定のセラミック誘電体シート上には、
貫通孔111および凹部112を与えるべく、焼失用膜
114および115が形成される。また、図16ならび
に図17(b)、(c)、(e)および(f)に示すよ
うに、特定のセラミック誘電体シート上には、内部電極
113が形成される。これらのセラミック誘電体シート
は、積重ねられ、剛体プレスされた後、焼成される。こ
の焼成により、セラミック積層体110の焼結体の内部
には、内部電極113は残留するが、焼失用膜114お
よび115は焼失し、その結果、複数の空洞およびこれ
ら空洞を介して複数の薄層が形成される。このセラミッ
ク積層体110の焼結体は、次いで、バレル研磨および
ブラスト加工を含む粉砕工程に付され、これによって、
薄層が粉砕され、貫通孔111および凹部112が形成
される。このようにして得られたセラミック積層体11
0に外部電極146および147が形成されたとき、図
15に示すような所望の貫通コンデンサ109が得られ
る。
【0054】図18には、コンデンサネットワーク11
6が示されている。コンデンサネットワーク116は、
複数のセラミック誘電体シートが積層されてなるセラミ
ック積層体117を備える。セラミック積層体117の
相対向する1対の側面には、それぞれ、複数の端子電極
118および119が形成され、端子電極118の各々
の間および端子電極119の各々の間には、凹部120
および121が形成されている。これら凹部120およ
び121は、端子電極118および119の隣り合うも
のの間を互いに分離することにより、端子電極118お
よび119の各々相互間の短絡を防止するとともに、端
子電極118および119の形成に際して能率的なディ
ッピング等を適用することを可能にする。コンデンサネ
ットワーク116には、複数組の積層コンデンサが形成
され、それぞれの積層コンデンサの端子は、相対向する
1対の端子電極118および119によって与えられ
る。
【0055】この発明によれば、上述のようなコンデン
サネットワーク116に備えるセラミック積層体117
に凹部120および121を形成することが容易であ
る。図19には、セラミック積層体117を得るために
用意されるセラミック誘電体シート122,123,1
24,125の各々の上面が示されている。ここで、図
19(a)に示したセラミック誘電体シート122は、
セラミック積層体117の最上段に位置するものであ
り、同(d)に示したセラミック誘電体シート125
は、セラミック積層体117の最下段に位置するもので
あり、同(b)および(c)にそれぞれ示したセラミッ
ク誘電体シート123および124は、セラミック誘電
体シート122および125の間に位置するものであ
り、これらは所望の枚数だけ交互に積層される。
【0056】セラミック誘電体シート122〜125に
は、前述した凹部120および121をそれぞれ与える
焼失用膜126および127が形成される。また、セラ
ミック誘電体シート123および124には、それぞ
れ、コンデンサ電極128および129が形成される。
これらコンデンサ電極128および129の各々は、図
18に示した端子電極118および119に電気的に接
続される。
【0057】図19に示したセラミック誘電体シート1
22〜125が積層され、剛体プレスされた後、焼成さ
れる。このようにして得られたセラミック積層体117
の焼結体には、コンデンサ電極128および129が残
留するが、焼失用膜126および127は焼失し、その
結果、複数の空洞およびこれら空洞を介して複数の薄層
が形成される。次いで、このセラミック積層体117の
焼結体は、バレル研磨およびブラスト加工を含む粉砕工
程に付され、薄層が粉砕され、それによって、セラミッ
ク積層体117の側面に凹部120および121が形成
される。次いで、セラミック積層体117の各側面を、
たとえば、銀ペースト等の電極塗料中に凹部120また
は121の途中まで浸漬して引上げ、付着した電極塗料
を焼付けることにより、端子電極118および119が
形成される。このようにして、図18に示すコンデンサ
ネットワーク116が得られる。
【0058】図20には、耐電圧の高いセラミックコン
デンサ、すなわち高圧コンデンサ130が示されてい
る。この高圧コンデンサ130は、誘電体としての円筒
状のセラミック積層体131を備え、その互いに対向す
る両主面には、凹部132および133が形成されてい
る。凹部132および133は、緩やかに湾曲した三次
元的な形状を有する内面によって規定されている。この
ような凹部132および133の内面には、それぞれ電
極134および135が形成される。したがって、これ
ら電極134および135は、ロゴスキー電極と呼ばれ
る三次元構造を有しており、一方の電極134または1
35の周縁から、セラミック積層体131の外周面に沿
って、他方の電極135または134の周縁に至る沿面
距離が大きくされ、また、電極134および135それ
ぞれの周縁近傍の領域における電界集中が抑えられてお
り、それによって、耐電圧が高められている。
【0059】この発明によれば、上述のような高圧コン
デンサ130を容易に製造することができる。図21に
は、上述した高圧コンデンサ130を得る方法に含まれ
る代表的なステップが示されている。
【0060】図21(a)に示すように、セラミック積
層体131には、凹部132および133となるべき部
分に焼失用膜136が形成される。このようなセラミッ
ク積層体131は、次いで、焼成される。これによっ
て、焼失用膜136は焼失し、セラミック積層体131
の内部には、複数の空洞およびそれら空洞を介して薄層
が形成される。次いで、このセラミック積層体131の
焼結体は、たとえばバレル研磨およびブラスト加工を含
む粉砕工程に付され、これによって、図21(b)に示
すように、薄層が粉砕され、三次元的な形状の凹部13
2および133が形成される。これら凹部132および
133の内面に電極134および135が形成されたと
き、図20に示すような高圧コンデンサ130が得られ
る。
【0061】図22には、半導体パッケージ137が示
されている。半導体パッケージ137は、信頼性の高い
封止構造を与え得るセラミック積層体138を備え、こ
のセラミック積層体138には、図示されない半導体集
積回路装置(IC)が実装される凹部139が形成され
る。セラミック積層体138の内部には、グラウンド電
極140およびコンデンサ電極141が形成されてい
る。コンデンサ電極141が与えるコンデンサは、半導
体ICから発生したノイズが他の半導体ICの誤動作を
引起こすことを防止するように機能する。
【0062】この発明によれば、上述のような半導体パ
ッケージ137を容易に製造することができる。図23
には、セラミック積層体138を得るための方法に含ま
れるステップが示されている。
【0063】図23に示すように、セラミック積層体1
38を含むセラミック誘電体シート142の特定のもの
の上には、グラウンド電極140またはコンデンサ電極
141がそれぞれ形成される。また、特定のセラミック
誘電体シート142上には、凹部139となるべき部分
に焼失用膜143が形成される。これらセラミック誘電
体シート142が積重ねられ、次いで、剛体プレスされ
た後、セラミック積層体138は焼成される。これによ
って、焼失用膜143が焼失し、セラミック積層体13
8の焼結体には、空洞および薄層が形成される。次に、
このセラミック積層体138の焼結体は、たとえば、バ
レル研磨およびブラスト加工を含む粉砕工程に付され、
その結果、薄層が粉砕され、凹部139が形成される。
次いで、パッド電極144およびボンディング用電極1
45を形成したとき、図22に示すような半導体パッケ
ージ137が得られる。
【図面の簡単な説明】
【図1】この発明の一実施例に含まれる典型的なステッ
プを実施して得られた積層体17または焼結体18を示
すもので、(a)、(b)、(c)は図6(a)の線I
−Iに沿う断面に相当する断面を示し、(A)、
(B)、(C)は、それぞれ、(a)、(b)、(c)
の円で囲んだ部分の拡大図であり、これら図面のうち、
(a)、(A)は焼成前の状態を示し、(b)、(B)
は焼成後の状態を示し、(c)、(C)は研磨後の状態
を示している。
【図2】図1(a)に示した積層体17を得るために用
意されるセラミック誘電体からなるシート14a〜14
eを示す斜視図である。
【図3】この発明の実施例により得られた可変コンデン
サ1を示すもので、(a)は平面図、(b)は(a)の
線B−Bに沿う断面図、(c)は底面図、(d)は
(a)の線D−Dに沿う断面図である。
【図4】図3に示した可変コンデンサ1の上方から見た
斜視図である。
【図5】図3に示した可変コンデンサ1の下方から見た
斜視図である。
【図6】可変コンデンサ1に含まれるステータ2を示す
もので、(a)は平面図、(b)は(a)の線B−Bに
沿う断面図、(c)は底面図、(d)は(a)の線D−
Dに沿う断面図である。
【図7】可変コンデンサ1に含まれるロータ3を示すも
ので、(a)は上方から見た斜視図、(b)は下方から
見た斜視図である。
【図8】可変コンデンサ1に含まれるカバー4を示すも
ので、(a)は平面図、(b)は(a)の線B−Bに沿
う断面図、(c)は底面図、(d)は(a)の線D−D
に沿う断面図である。
【図9】ステータ2の変形例を示すもので、(a)は断
面図、(b)は底面図である。
【図10】ステータ2の他の変形例を示すもので、
(a)は断面図、(b)は底面図である。
【図11】ステータ2のさらに他の変形例を示すもの
で、(a)は断面図、(b)は底面図である。
【図12】ステータ2のさらに他の変形例を示すもの
で、(a)は断面図、(b)は底面図である。
【図13】この発明の他の実施例により得られた積層セ
ラミックコンデンサ101を示すもので、(a)は
(b)の線A−Aに沿う断面図であり、(b)は平面図
である。
【図14】図13に示した積層セラミックコンデンサ1
01の製造方法に含まれる典型的なステップを示す断面
図である。
【図15】この発明のさらに他の実施例によって得られ
た貫通コンデンサ109を示す断面図である。
【図16】図15に示したセラミック積層体110を得
るための方法を説明するための断面図である。
【図17】図16に示したセラミック積層体110に含
まれるセラミック誘電体シートa〜fの各々の上面図で
ある。
【図18】この発明のさらに他の実施例によって得られ
たコンデンサネットワーク116を示す斜視図である。
【図19】図18に示したセラミック積層体117を得
るために用意されるセラミック誘電体シート122〜1
25を示す上面図である。
【図20】この発明のさらに他の実施例によって得られ
た高圧コンデンサ130を示すもので、(a)は断面図
であり、(b)は平面図である。
【図21】図20に示したセラミック積層体130を得
るための方法に含まれる典型的なステップを示す断面図
である。
【図22】この発明のさらに他の実施例によって得られ
た半導体パッケージ137を示すもので、(a)は断面
図であり、(b)は平面図である。
【図23】図22に示したセラミック積層体138を得
るための方法を説明するための断面図である。
【符号の説明】
1 可変コンデンサ 2 ステータ 3 ロータ 4 カバー 5,6 ステータ電極 7,8 端子 9,10,40,48,49,50,51 凹部 13 導電膜 14a〜14e シート 15,16 焼失用膜 17 積層体 18 焼結体 19,20 空洞 21,22 薄層 23 ロータ電極 25 ドライバ溝 26 開口 27 調整用穴 28 ばね作用部 31,32 係合片 101 積層セラミックコンデンサ 104,110,117,131,138 セラミック
積層体 107,112,120,121,132,133,1
39 凹部 108,114,115,126,127,136,1
43 焼失用膜 109 貫通コンデンサ 111 貫通孔 116 コンデンサネットワーク 130 高圧コンデンサ 137 半導体パッケージ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 凹部が形成されたセラミック積層体を用
    いた電子部品の製造方法において、 焼成により焼失し得る材料からなる複数の焼失用膜が前
    記凹部の位置に対応する位置に層状に形成された、セラ
    ミック積層体を用意し、 前記セラミック積層体を焼成し、前記焼失用膜を焼失さ
    せ、その結果、複数の空洞が層状に形成されるととも
    に、複数の空洞を介して複数の薄層が形成された、焼結
    体を得、 前記焼結体の前記薄層を粉砕し、その結果、前記凹部を
    形成する、各工程を備えることを特徴とする、電子部品
    の製造方法。
JP4096682A 1992-04-16 1992-04-16 電子部品の製造方法 Expired - Lifetime JP2819934B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP4096682A JP2819934B2 (ja) 1992-04-16 1992-04-16 電子部品の製造方法
KR1019930006182A KR100254146B1 (ko) 1992-04-16 1993-04-14 전자부품의 제조방법 및 가변 콘덴서
US08/047,716 US5424906A (en) 1992-04-16 1993-04-14 Variable capacitor
DE4312409A DE4312409B4 (de) 1992-04-16 1993-04-16 Einstellbarer Kondensator
US08/218,969 US5423930A (en) 1992-04-16 1994-03-25 Method of providing a sintered ceramic body having a concave portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4096682A JP2819934B2 (ja) 1992-04-16 1992-04-16 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JPH05299294A JPH05299294A (ja) 1993-11-12
JP2819934B2 true JP2819934B2 (ja) 1998-11-05

Family

ID=14171567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4096682A Expired - Lifetime JP2819934B2 (ja) 1992-04-16 1992-04-16 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2819934B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461535A (en) * 1993-11-26 1995-10-24 Murata Mfg. Co., Ltd. Variable capacitor
TW200721210A (en) * 2005-11-28 2007-06-01 Murata Manufacturing Co Ceramic electronic part
JP4853455B2 (ja) * 2007-10-17 2012-01-11 株式会社デンソー 半導体装置及び半導体装置ユニット

Also Published As

Publication number Publication date
JPH05299294A (ja) 1993-11-12

Similar Documents

Publication Publication Date Title
KR101079568B1 (ko) 적층 콘덴서 및 적층 콘덴서의 제조 방법
JP2005072095A (ja) 電子回路ユニットおよびその製造方法
US5423930A (en) Method of providing a sintered ceramic body having a concave portion
JPWO2009031588A1 (ja) 回路基板の製造方法
JP2004063664A (ja) キャビティ付き多層セラミック基板
US20060044737A1 (en) Surface-mounting capacitor
JPH11176691A (ja) 積層チップ電子部品の製造方法
JP2819934B2 (ja) 電子部品の製造方法
US3452257A (en) Electrical capacitor
JPH03219605A (ja) 積層型インダクタンス素子
JP4837275B2 (ja) 積層型コンデンサの実装構造
JP2590451B2 (ja) 可変コンデンサ
JP6939982B2 (ja) 高周波モジュール
US6236558B1 (en) Multilayer electronic part
JP2590019Y2 (ja) 積層チップインダクタ
JPH0878991A (ja) チップ型lcフィルタ素子
JP2000091135A (ja) インダクタンス部品とその製造方法
JPS6033604Y2 (ja) ストリツプ線路フイルタ
JP4225016B2 (ja) 積層セラミック電子部品の製造方法および集合電子部品
JP2600620B2 (ja) 半導体装置
JPS62199075A (ja) 積層型圧電素子の製造方法
JP2004172466A (ja) 電子部品
JP2005223036A (ja) 電子部品及びその製造方法
JP2673854B2 (ja) 折り返しストリップ線路型誘電体共振器及び誘電体フィルタ
JPH02137210A (ja) 積層セラミックコンデンサおよびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980728

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080828

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080828

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090828

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090828

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100828

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100828

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110828

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 14