JPS62199075A - 積層型圧電素子の製造方法 - Google Patents

積層型圧電素子の製造方法

Info

Publication number
JPS62199075A
JPS62199075A JP61042170A JP4217086A JPS62199075A JP S62199075 A JPS62199075 A JP S62199075A JP 61042170 A JP61042170 A JP 61042170A JP 4217086 A JP4217086 A JP 4217086A JP S62199075 A JPS62199075 A JP S62199075A
Authority
JP
Japan
Prior art keywords
laminated
piezoelectric
piezoelectric ceramic
hole
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61042170A
Other languages
English (en)
Other versions
JPH0324074B2 (ja
Inventor
Mitsuru Tomita
充 冨田
Kunio Ezaki
江崎 国男
Masao Nagaike
長池 正夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP61042170A priority Critical patent/JPS62199075A/ja
Publication of JPS62199075A publication Critical patent/JPS62199075A/ja
Publication of JPH0324074B2 publication Critical patent/JPH0324074B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/088Shaping or machining of piezoelectric or electrostrictive bodies by machining by cutting or dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、圧電アクチェエータ等に用いられる積層型圧
電素子の製造方法に関し、更に詳しくは、多数の穴を有
し所定形状の内部電極を形成した多数の焼結済み圧電セ
ラミ、ツク板を接着により一体化し、前記穴を2個所以
上で割り切るように細断して穴となっていた凹部に内部
電極を露出させ、外部電極を施して内部電極間の電気的
接続を行うようにした積層型圧電素子の製造方法に関す
るものである。
[従来の技術] 微細加工を必要とする半導体など各種電子部品の製造装
置や微小位置決めを必要とする光学装置等においては微
小変位を行わせるため圧電アクチェエータが用いられて
いる。
このような圧電アクチュエータに用いられる積層型圧電
素子の製造方法としては、焼結済みの多数の圧電セラミ
ック板を接着一体化する方法と、未焼結シートを積層し
てから一体焼結す −る方法がある。
前者の積層接着法は、例えば第4図に示すように、所定
の外形寸法(直径5〜30mm、厚さ0.1〜III1
wI程度)の焼結済み圧電セラミック板10の表裏両面
に焼付は銀等で電極層を形成し、これとほぼ同寸法にエ
ツチング等で作成した金属端子板12 (厚さ約35〜
50μm)とを1枚毎に接着剤を塗布して金属端子12
aの方向を揃えて数十〜数百層積層接着した後、対応す
る2組の金属端子12a毎にそれぞれリード線14で接
続し組み立てる方法である。
それに対して後者の一体焼結方法は、圧電セラミックの
未焼結シートに内部電極を印刷し、積層圧着して一体焼
結し、所定寸法に切り出した後に外部電極を形成する方
法である0例えば第5図に示すように、圧電セラミック
板lOの間に白金のような内部電極16が介在し、その
側面において内部電極一層おきにガラス等の絶縁材18
を塗布して覆い、更にその上から外部電極20を塗布す
る構成である。
[発明が解決しようとする問題点] ところが前者の積層接着による方法は、所定形状の圧電
セラミック板と金属端子板とをその端子方向を揃えて積
層しなければならないため作業が極めて煩瑣であり、量
産性に乏しく低廉化し難い欠点がある。
それに対して後者の一体焼結する方法は、一度の積層に
よって多数の圧電積層体を切り出せることから積層作業
の手間が省ける利点がある。
しかし圧電セラミックの焼結温度は1200〜1300
℃と高温であり、セラミックの組成物が鉛化合物で反応
性が高いことと相俟て内部電極は白金のような高価な貴
金属に限定されており、このため電極材料に要するコス
トが高くなる欠点がある。また白金内部電極は不拘−歪
を避けるため層間全面に形成する必要があり、それによ
って眉間のセラミック固相反応が制限され密着強度が低
下する構造的な欠陥を有している。
本発明の目的は、上記のような従来技術の欠点を解消し
、内部電極に安価な材料を用いることができ、一度の積
層によって多数の圧電積層体を切り出すことができ、外
部電極の形成も含めて製造工程が著しく簡素化され、し
かも機械的強度等について十分高い信幀性を確保するこ
とができるような積層型圧電素子の製造方法を提供する
ことにある。
[問題点を解決するための手段〕 上記のような目的を達成することのできる本発明は、基
本的には焼結済み圧電セラミック板を積層接着する方法
を採用し、外部電極の形成ならびに内部電極と外部電極
との接続構造に工夫を施し、量産化に適すように改良し
た積層型圧電素子の製造方法である。
即ち本発明では、所定のピッチで多数の穴が穿設され、
各穴について一方の面は穴縁まで達し他方の面は穴縁を
残すように内部電極が形成された構造の焼結済み圧電セ
ラミック板を用いている。そして、この圧電セラミック
板を、その穴位置が一致し且つ同じ電極形状が向き合う
ように多数枚積層して接着剤により接着一体化し、積層
体ブロックを得る。
次に得られた積層体ブロックを、前記穴を少なくとも2
個所以上で割り切るように切断して圧電積層体を製作す
る。従って、この圧電積層体には穴が分割されて形成さ
れた凹部が積層方向に2本以上現れる。
この凹部に外部電極を設けて、露出している内部電極間
を接続する。このようにして積層型圧電素子が製造され
るのである。
[作用] 本発明は基本的には焼結済み圧電セラミック板を積層接
着する方法であるから、内部電極として銀やニッケルの
ような安価な材料を使用できる。また内部電極の引出し
構造を工夫したから、金属端子板を挾み込む必要は無く
、一度の積層作業により得・られたブロックから所定寸
法に切り出すことによって多数の圧電積層体を得ること
ができる。
内部電極と外部電極との接続も、圧電積層体の所定の位
置に絶縁物を付着させるのではなく、圧電積層体の側面
に形成された凹部に一層おきに露出している内部電極を
外部1!掻で接続するだけでよいから、圧電セラミック
板の厚みが掻めて薄くても、また積層枚数が極めて多く
なっても作業が容易である。
[実施例] 第1図は本発明方法の一実施例を示す工程説明図である
。まず同図へに示すように、多数の穴30を設け、表面
に所定形状の内部重上32を形成した焼結済み圧電セラ
ミック板34を多数枚積層し、接着剤を用いて接着一体
化する。
圧電セラミック板34としては、例えば縦横各50Il
lI、厚さ0.2m+m程度の寸法のものが好適である
各圧電セラミック板34の詳細を第2図および第3図に
示す、圧電セラミック板34には2mmφ程度の穴30
が縦横に所定のピッチで多数穿設される。そして一方の
面は穴縁まで達するが他方の面は穴縁を残すように内部
電極32が形成される。
例えばある圧電セラミック板34aのある一つの穴30
aについてみると、その上面では穴縁に達するまで内部
電極32が形成され、下面では穴縁を残すように内部電
極32が形成される。そのすぐ下の圧電セラミック板3
4bの対応する位置の穴30bについてみると、その上
面では穴縁を残すように内部電極32が形成され、下面
では穴縁まで内部電極32が形成される。各圧電セラミ
ック板は、穴縁を残すような内部電極パターンが各穴に
ついて格子状に交互に配列されている。
内部電極32は、例えば銀ペーストをスクリーン印刷し
焼付けることによって容易に形成できる。この程度の寸
法の圧電セラミック板に銀電極を形成する工程は、例え
ば従来圧電ブザー等の素子製造において行われていた工
程と類似しており、既に量産技術が確立されているから
安価に且つ容易に製作することが可能である。
なお圧電セラミック板34に穴30を穿設するのは、未
焼結時であってもよいし、焼結後でありでもよい。焼結
後に穿設する場合には内部電極形成前であってもよいし
形成後であってもよい。
このような圧電セラミック板34に例えばエポキシ接着
剤をスクリーン印刷して数十〜数百枚積層し、バイスで
緊締し硬化させる。なお第1図においては図面を簡略化
するため圧電セラミック板は比較的少ない枚数しか描い
ていないが、実際は前記のように多数枚積層されること
になる。この積層接着は案内ピンを用い、穴位置が一致
し且つ同じ電極形状が向き合うように行われる。接着剤
の印刷厚さや挾み込み圧力等により積層したブロックの
高さは一定値になる。
次にこの積層ブロックをダイヤモンドブレードを用いた
切断機等によって第1図Aの破線で示す位置で、すなわ
ち穴30を少なくとも2個所以上(本実施例では2個所
)で割り切るような形状に切り出し、同図Bに示すよう
な圧電積層体36を製作する。
得られた圧電積層体36は両側2個所で穴が分割された
ことによる凹部38を有する。この凹部38では、穴縁
まで達するように形成した内部電極部分は露出す、るが
、穴縁を残した内部電極部分は露出しない。従って積層
された各内部電極は2個所の凹部38で交互に露出する
ことになる。
最後に同図Cに示すように、このような圧電積層体36
の両方の凹部38に、外部電極40として導電性接着剤
を塗布して積層型圧電素子を得るのである。
なお各圧電セラミック板34の分極は、基本的には板単
体の状態の時に行うが、場合によっては積層接着した後
に行ってもよい。
以上本発明の好ましい一実施例について詳述したが、本
発明はこのような構成のみに限定されるものではない。
内部電極として上記の実施例では銀の焼付けを行ってい
るが、ニッケルメッキ等で形成することも可能である。
圧電セラミック板に形成する穴の形状や内部電極パター
ンは適宜変更可能である。上記の実施例では格子状に穴
縁を残す内部電極パターンを設けているが、−列おきに
穴縁を残すパターンを操り返す形状としてもよい。また
積層ブロックの切断位置も形成した内部電極のパターン
に応じて変更できる。穴の位置で十字に切り出さな(で
もよい。つまり凹部が圧電積層体の隅に位置せず側面中
央に現れるような構造とすることもできる。
[発明の効果] 本発明は上記のように、多数の穴を配列し所定形状の内
部電極を形成した焼結済み圧電セラミック板を積層接着
し、前記穴を2個所以上で割り切るように細断して凹部
に内部電極を露出させ外部電極を施して接続するように
構成したから、金属端子板等の挾み込みが不要となり、
大きな圧電セラミック板を用いた積層接着と切断という
簡易な方法によって多数の圧電積層体を一度に得ること
ができる効果がある。
また本発明は接着による一体化方法だから、強固な構造
接着剤を用いることによって機械的強度が高くなり信鯨
性が向上するし、更に内部電極に安価な電極材料を使用
できるため、前記多数個の切り出しが行なえることと相
俟て極めて安価に製造できる効果がある。
更に各内部電極の相互接続も凹部に導電材料を付着させ
るだけで完了するため極めて容易であり、圧電セラミッ
ク板が更に薄くなっても十分対応できる等の優れた効果
がある。
【図面の簡単な説明】
第1図A−Cは本発明に係る積層型圧電素子の製造方法
の一実施例を示す工程説明図、第2図は圧電セラミック
板の構造を示す説明図、第3図はその■−■断面図、第
4図および第5図はそれぞれ従来技術の説明図である。 30・・・穴、32・・・内部電極、34・・・焼結済
み圧電セラミック板、36・・・圧電積層体、38・・
・凹部、40・・・外部電極。 特許出願人  富士電気化学株式会社 代  理  人     茂  見     穣第1図 C 第2図 第3図 0b 第4図 第5図

Claims (1)

    【特許請求の範囲】
  1. 1、所定のピッチで多数の穴が穿設され各穴について一
    方の面は穴縁まで達し他方の面は穴縁を残すように内部
    電極が形成された圧電セラミック板を、その穴位置が一
    致し且つ同じ電極パターンが向き合うように多数枚積層
    して接着剤により接着一体化し、次に前記穴を少なくて
    も2個所以上で割り切るように切断して圧電積層体を製
    作し、前記穴が分割されて形成された凹部に外部電極を
    設けて、露出している内部電極間を接続することを特徴
    とする積層型圧電素子の製造方法。
JP61042170A 1986-02-27 1986-02-27 積層型圧電素子の製造方法 Granted JPS62199075A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61042170A JPS62199075A (ja) 1986-02-27 1986-02-27 積層型圧電素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61042170A JPS62199075A (ja) 1986-02-27 1986-02-27 積層型圧電素子の製造方法

Publications (2)

Publication Number Publication Date
JPS62199075A true JPS62199075A (ja) 1987-09-02
JPH0324074B2 JPH0324074B2 (ja) 1991-04-02

Family

ID=12628495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61042170A Granted JPS62199075A (ja) 1986-02-27 1986-02-27 積層型圧電素子の製造方法

Country Status (1)

Country Link
JP (1) JPS62199075A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6448061U (ja) * 1987-09-21 1989-03-24
WO1999034455A1 (de) * 1997-12-24 1999-07-08 Robert Bosch Gmbh Verfahren zur herstellung piezoelektrischer aktoren und piezoelektrischer aktor
WO2004093205A1 (ja) * 2003-04-16 2004-10-28 Fujitsu Limited 圧電アクチュエータ及び該圧電アクチュエータを使用したヘッドアセンブリ
US6925693B2 (en) * 1998-12-28 2005-08-09 Ngk Insulators, Ltd. Method of fabricating a piezoelectric/electrostrictive device
JP2007527972A (ja) * 2004-03-10 2007-10-04 シーメンス アクチエンゲゼルシヤフト 圧電素子用の接点ピンを配置する方法並びにスリーブ及びアクチュエータユニット

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51137447A (en) * 1975-05-12 1976-11-27 Sperry Rand Corp Tilting detector
JPS5351458A (en) * 1976-10-21 1978-05-10 Itt Method of manufacturing capacttor and apparatus therefor
JPS5730311A (en) * 1980-07-29 1982-02-18 Nippon Electric Co Method of producing laminated ceramic condenser

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51137447A (en) * 1975-05-12 1976-11-27 Sperry Rand Corp Tilting detector
JPS5351458A (en) * 1976-10-21 1978-05-10 Itt Method of manufacturing capacttor and apparatus therefor
JPS5730311A (en) * 1980-07-29 1982-02-18 Nippon Electric Co Method of producing laminated ceramic condenser

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6448061U (ja) * 1987-09-21 1989-03-24
WO1999034455A1 (de) * 1997-12-24 1999-07-08 Robert Bosch Gmbh Verfahren zur herstellung piezoelektrischer aktoren und piezoelektrischer aktor
US6263550B1 (en) 1997-12-24 2001-07-24 Robert Bosch Gmbh Method for the production of piezoelectric actuators
US6757947B2 (en) 1997-12-24 2004-07-06 Robert Bosch Gmbh Method for manufacturing piezoelectric actuators and a piezoelectric actuator
US6925693B2 (en) * 1998-12-28 2005-08-09 Ngk Insulators, Ltd. Method of fabricating a piezoelectric/electrostrictive device
WO2004093205A1 (ja) * 2003-04-16 2004-10-28 Fujitsu Limited 圧電アクチュエータ及び該圧電アクチュエータを使用したヘッドアセンブリ
US7242132B2 (en) 2003-04-16 2007-07-10 Fujitsu Limited Piezoelectric actuator and head assembly using the piezoelectric actuator
US7414353B2 (en) 2003-04-16 2008-08-19 Fujitsu Limited Piezoelectric actuator and head assembly using the piezoelectric actuator
JP2007527972A (ja) * 2004-03-10 2007-10-04 シーメンス アクチエンゲゼルシヤフト 圧電素子用の接点ピンを配置する方法並びにスリーブ及びアクチュエータユニット

Also Published As

Publication number Publication date
JPH0324074B2 (ja) 1991-04-02

Similar Documents

Publication Publication Date Title
JPH09129476A (ja) セラミック電子部品
JP4725432B2 (ja) 積層型圧電素子及び圧電装置
JP2003152287A (ja) 電子部品および集合電子部品ならびに電子部品の製造方法
JPS62199075A (ja) 積層型圧電素子の製造方法
JP3793547B2 (ja) 積層セラミック回路基板の製造方法
JP5215786B2 (ja) セラミックパッケージの製造方法
JPS62199076A (ja) 積層型圧電素子の製造方法
JPS62199074A (ja) 積層型圧電素子の製造方法
US3579811A (en) Method of making passive electronic components including laminating terminals
US5406162A (en) Electrostrictive effect element and method of producing the same
JP4612567B2 (ja) セラミックパッケージの製造方法
JP2946261B2 (ja) 積層電子部品の製造方法
JPS6387777A (ja) 積層型圧電素子の製造方法
JPS58178547A (ja) 電気部品組立体およびその製造方法
JPH07221360A (ja) 積層型電歪/圧電素子の製造方法
JP4667036B2 (ja) 積層型圧電振動子及びその製造方法、並びに圧電アクチュエータ
JP3979121B2 (ja) 電子部品の製造方法
JPS62133777A (ja) 積層型圧電素子およびその製造方法
JPH0279482A (ja) 電歪効果素子及びその製造方法
JPH04343281A (ja) 電歪効果素子およびその製造方法
JPS6041272A (ja) 圧電変位素子
JPS6392068A (ja) グリ−ンシ−ト積層型圧電積層体
JPS61108153A (ja) 電子部品及びその製造方法
JP4262147B2 (ja) 電子部品及び電子部品の固定方法
JPH03191596A (ja) コンデンサ内蔵多層セラミック基板の製造方法