JP4225016B2 - 積層セラミック電子部品の製造方法および集合電子部品 - Google Patents
積層セラミック電子部品の製造方法および集合電子部品 Download PDFInfo
- Publication number
- JP4225016B2 JP4225016B2 JP2002261765A JP2002261765A JP4225016B2 JP 4225016 B2 JP4225016 B2 JP 4225016B2 JP 2002261765 A JP2002261765 A JP 2002261765A JP 2002261765 A JP2002261765 A JP 2002261765A JP 4225016 B2 JP4225016 B2 JP 4225016B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- ceramic
- ceramic green
- conductive paste
- green sheets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
この発明は、積層セラミック電子部品の製造方法および複数の積層セラミック電子部品を取り出すことができる集合電子部品に関するもので、特に、セラミックグリーンシートの積層および圧着工程での位置ずれを低減するための改良に関するものである。
【0002】
【従来の技術】
図11は、この発明にとって興味ある積層セラミック電子部品の一例としての多層セラミック基板1を図解的に示す断面図である。
【0003】
多層セラミック基板1は、複数のセラミック層2をもって構成される積層構造を有している。セラミック層2に関連して、種々の配線導体が設けられる。図11には、配線導体の代表的なものが図示されている。
【0004】
配線導体としては、セラミック層2間の特定の界面に沿って形成される内部導体膜3および4、特定のセラミック層2を貫通するように設けられるビアホール導体5、6および7、セラミック層2からなる積層体の外表面上に形成される、たとえばランドグリッドアレイタイプの外部端子電極8および9などがある。
【0005】
図11に示した多層セラミック基板1にあっては、ビアホール導体5は、多層セラミック基板1上に搭載されるチップ部品10と外部端子電極8とを電気的に接続し、ビアホール導体6は、内部導体膜3および4間を電気的に接続し、ビアホール導体7は、内部導体膜4と外部端子電極9とを電気的に接続している。
【0006】
上述のような内部導体膜3および4ならびにビアホール導体5〜7は、多層セラミック基板1において必要な配線を与えるばかりでなく、たとえば、コンデンサやインダクタ等の受動素子を構成するものもある。
【0007】
また、内部導体膜3および4、ビアホール導体5〜7ならびに外部端子電極8および9は、通常、導電性金属粉末を含む導電性ペーストの焼結体から構成され、外部端子電極8および9にあっては、さらに、必要に応じてめっき処理が施される。
【0008】
上述のような多層セラミック基板1は、その製造の能率化を図るため、しばしば、図12に示すような集合電子部品11の状態で用意され、この集合電子部品11を、所定の分割線12に沿って分割することによって、複数の多層セラミック基板1を取り出すようにされる。この場合において、分割をチョコレートブレイク態様で能率的に進めることを可能とするため、通常、集合電子部品11の少なくとも一方の主面上には、分割線12に沿って、たとえば断面V字状のブレイク用溝が形成されている。
【0009】
また、集合電子部品11の周縁部分は、多層セラミック基板1とならない不要部分13とされ、この不要部分13は、複数の多層セラミック基板1を取り出す際、除去される。
【0010】
集合電子部品11は、多層セラミック基板1にとって必要な内部導体膜3および4、ビアホール導体5〜7ならびに外部端子電極8および9のような配線導体がそれぞれ設けられた複数のセラミックグリーンシートを用意し、これら複数のセラミックグリーンシートを積層しかつ積層方向に圧着し、それによって、集合電子部品11の生の状態のものを作製し、これを焼成することによって得られるものである。
【0011】
【特許文献1】
特開平11−31881号公報
【0012】
【発明が解決しようとする課題】
上述した集合電子部品11の製造において、複数のセラミックグリーンシートを積層しかつ積層方向に圧着する際、セラミックグリーンシート相互間で位置ずれが生じないようにすることが重要である。しかしながら、たとえば、内部導体膜3および4の厚みが比較的厚いとき、あるいは、複数のセラミック層を貫通するように延びるビアホール導体5〜7が設けられる場合には、上述したような位置ずれが生じやすい(たとえば、特許文献1参照)。
【0013】
特に、図13を参照して以下に説明するような状況がもたらされるとき、ビアホール導体5〜7が原因となって、位置ずれがより生じやすい。図13には、ビアホール導体の形成からセラミックグリーンシートの積層までの工程が示されている。
【0014】
まず、図13(1)に示すように、キャリアフィルム15によって裏打ちされたセラミックグリーンシート16には、レーザあるいはパンチングにより貫通孔17が、キャリアフィルム15をも貫通するように設けられる。
【0015】
次に、同じく図13(1)に示すように、貫通孔17内にキャリアフィルム15側から導電性ペースト18が充填される。
【0016】
次に、図13(2)に示すように、導電性ペースト18が乾燥される。これによって、導電性ペースト18の体積が幾分減少する。
【0017】
次に、図13(3)に示すように、キャリアフィルム15がセラミックグリーンシート16から剥がされる。このとき、キャリアフィルム15側に位置していた導電性ペースト18は、その一部がキャリアフィルム15に伴って除去されるが、その一部がセラミックグリーンシート16側に残されることがある。その結果、セラミックグリーンシート16には、導電性ペースト18による突起19が形成される。
【0018】
次に、図13(4)に示すように、複数のセラミックグリーンシート16が積層される。このとき、導電性ペースト18による突起19の存在のため、隣り合うセラミックグリーンシート16間に隙間20が形成されることがある。
【0019】
上述した突起19による隙間20は、まず、セラミックグリーンシート16の積層工程での位置ずれをもたらす原因となる。
【0020】
次に、積層された複数のセラミックグリーンシート16が積層方向に圧着される。その結果、図14または図15に示すような位置ずれがもたらされることがある。
【0021】
すなわち、圧着工程は、複数のセラミックグリーンシート16の積層体を金型によって上下から挟んだ状態で実施されるので、積層体の上下にそれぞれ位置するセラミックグリーンシート16にあっては位置ずれが生じにくい。これに対して、積層体の中間部に位置するセラミックグリーンシート16にあっては、金型からの拘束力があまり働かないので、位置ずれが生じやすい。
【0022】
上述のような状況下において、図13(4)に示したように、導電性ペースト18による突起19が形成されている場合、セラミックグリーンシート16の材質より導電性ペースト18の材質の方が硬いため、圧着のための圧力が加えられたとき、各セラミックグリーンシート16に設けられた導電性ペースト18の互いの当接により、導電性ペースト18の連なりは、図14に示すように座屈したり、図15に示すように、屈曲または湾曲したりする。
【0023】
その結果、図14においては、セラミックグリーンシート16には、矢印21および22で示すように、位置ずれが生じ、図15においては、セラミックグリーンシート16には、矢印23、24および25で示すように、位置ずれが生じてしまう。
【0024】
なお、圧着の方式として、1枚のセラミックグリーンシート16を積層する毎に圧着を行なう方式(逐次圧着方式)と、すべてのセラミックグリーンシート16の積層を終えた後に一括して圧着する方式(一括圧着方式)とがあるが、図14または図15に示すような位置ずれは、特に、後者の一括圧着方式を採用した場合に生じやすい。
【0025】
また、図14または図15に示した位置ずれは、導電性ペースト18の連なりの数が多いほど、すなわち、たとえば図11に示したビアホール導体5のように、貫通するセラミック層2の積層数が多いほど、生じやすい。
【0026】
そこで、この発明の目的は、上述したような位置ずれの問題が生じにくい、積層セラミック電子部品の製造方法および複数の積層セラミック電子部品を取り出すことができる集合電子部品を提供しようとすることである。
【0027】
【課題を解決するための手段】
この発明は、所定の分割線に沿って分割することによって複数の積層セラミック電子部品を取り出すことができる集合電子部品を作製する工程と、この集合電子部品を分割線に沿って分割し、それによって、複数の積層セラミック電子部品を取り出すとともに、積層セラミック電子部品とならない不要部分を除去する工程とを備える、積層セラミック電子部品の製造方法にまず向けられる。
【0028】
上述した集合電子部品を作製する工程は、積層セラミック電子部品にとって必要な配線導体がそれぞれ設けられた複数のセラミックグリーンシートを用意する工程と、複数のセラミックグリーンシートを積層しかつ積層方向に圧着し、それによって、生の状態の集合電子部品を作製する工程と、生の状態の集合電子部品を焼成する工程とを備えている。
【0029】
そして、この発明では、上述した技術的課題を解決するため、セラミックグリーンシートを用意する工程において、隣り合うセラミックグリーンシート間について、積層方向に互いに重ならないが、セラミックグリーンシートの主面方向に並ぶように位置合わせされた導電性ペースト体を、セラミックグリーンシートにおける不要部分に対応する領域内に設ける工程を実施することを特徴とするとともに、導電性ペースト体が、ビアホール導体のように、セラミックグリーンシートを貫通するように設けられることを特徴としている。
【0030】
上述した導電性ペースト体は、セラミックグリーンシートの積層時および圧着時において、セラミックグリーンシートの位置ずれを生じさせにくくするように作用する。
【0031】
導電性ペースト体は、隣り合うセラミックグリーンシート間で互いに一部が係合するように位置合わせされることが好ましい。
【0033】
好ましくは、導電性ペースト体は、セラミックグリーンシートの主面方向に沿ってジグザグ状にそれぞれ並ぶように配列され、隣り合う一方のセラミックグリーンシートに設けられた導電性ペースト体の間隔部分に、隣り合う他方のセラミックグリーンシートに設けられた導電性ペースト体が位置するように位置合わせされる。
【0034】
また、好ましくは、導電性ペースト体は、セラミックグリーンシートの積層方向に沿う断面上で、隣り合う一方のセラミックグリーンシートに設けられた複数の導電性ペースト体の間隔部分に、隣り合う他方のセラミックグリーンシートに設けられた導電性ペースト体が位置するように位置合わせされる。
【0035】
このような導電性ペースト体が設けられる不要部分は、セラミックグリーンシートの周縁領域に与えられても、セラミックグリーンシートの中央部を横切る所定の幅の帯状領域に与えられてもよい。
【0036】
前述した積層セラミック電子部品にとって必要な配線としては、たとえば、複数のセラミックグリーンシートを貫通するように延びるビアホール導体があり、このようなビアホール導体が設けられる場合において、この発明が特に有利に適用される。
【0037】
この発明は、また、複数のセラミック層をもって構成される積層構造を有し、かつ所定の分割線に沿って分割することによって複数の積層セラミック電子部品を取り出すことができる、集合電子部品にも向けられる。
【0039】
この発明に係る集合電子部品は、積層セラミック電子部品とならない不要部分に、隣り合うセラミック層間について、積層方向に互いに重ならないが、セラミック層の主面方向に並ぶように位置合わせされた導電性ペーストの焼結体からなる導体が設けられ、上述の導体が、セラミック層を貫通するように設けられることを特徴としている。この場合において、導体は、隣り合うセラミック層間で互いに一部が係合するように位置合わせされていることが好ましい。
【0041】
好ましくは、導体は、セラミック層の主面方向に沿ってジグザグ状にそれぞれ並ぶように配列され、隣り合う一方のセラミック層に関連して設けられた導体の間隔部分に、隣り合う他方のセラミック層に関連して設けられた導体が位置するように位置合わせされる。
【0042】
また、好ましくは、導体は、セラミック層の積層方向に沿う断面上で、隣り合う一方のセラミック層に関連して設けられた複数の導体の間隔部分に、隣り合う他方のセラミック層に関連して設けられた導体が位置するように位置合わせされる。
【0043】
また、導体が設けられる不要部分は、セラミック層の周縁領域に位置していても、セラミック層の中央部を横切る所定の幅の帯状領域に位置していても、これら双方の領域に位置していてもよい。
【0044】
【発明の実施の形態】
図1ないし図3は、この発明の第1の実施形態を説明するためのものである。ここで、まず、図1は、集合電子部品31を示す平面図である。
【0045】
集合電子部品31は、所定の分割線32に沿って分割することによって、たとえば図11に示した多層セラミック基板1のような複数の積層セラミック電子部品33を取り出すことができるように構成されている。したがって、集合電子部品31を分割線32に沿って分割したとき、複数の積層セラミック電子部品33を取り出すことができる。また、集合電子部品31のたとえば周縁領域は、積層セラミック電子部品33とならない不要部分34であり、この不要部分34は除去される。
【0046】
なお、上述した分割をチョコレートブレイク態様で能率的に進めることを可能とするため、集合電子部品31の少なくとも一方の主面上には、分割線32に沿って、たとえば断面V字状のブレイク用溝が形成されることが好ましい。
【0047】
集合電子部品31を作製するにあたっては、たとえば図11に示した内部導体膜3および4、ビアホール導体5〜7ならびに外部端子電極8および9のような積層セラミック電子部品33にとって必要な配線導体がそれぞれ設けられた複数のセラミックグリーンシートが用意される。これらセラミックグリーンシートのうちの代表的なものが、図2および図3に示したセラミックグリーンシート35および36である。
【0048】
次に、セラミックグリーンシート35および36を含む複数のセラミックグリーンシートが積層されかつ積層方向に圧着される。これによって、集合電子部品31の生の状態のものが得られ、これを焼成することによって、図1に示すような集合電子部品31が得られる。
【0049】
このような集合電子部品31の製造方法において、この発明の特徴的工程として、セラミックグリーンシートが次のように用意される。
【0050】
図2は、隣り合うセラミックグリーンシート35および36の各々の一部を示す平面図である。セラミックグリーンシート35および36における前述した不要部分34に対応する領域内には、導電性金属粉末を含む導電性ペーストからなる導電性ペースト体37および38がそれぞれ設けられる。
【0051】
これら導電性ペースト体37および38は、隣り合うセラミックグリーンシート35および36間について、積層方向に互いに重ならないが、セラミックグリーンシート35および36の主面方向に並ぶように位置合わせされる。この実施形態では、導電性ペースト体37および38は、それぞれ、セラミックグリーンシート35および36の主面方向に沿ってジグザグ状にそれぞれ並ぶように配列され、隣り合う一方のセラミックグリーンシート35に設けられた導電性ペースト体37の間隔部分に、隣り合う他方のセラミックグリーンシート36に設けられた導電性ペースト体38が位置するように位置合わせされる。
【0052】
図3には、複数のセラミックグリーンシート35および36を積層した状態が断面図で示されている。
【0053】
この実施形態では、図3によく示されるように、導電性ペースト体37および38は、それぞれ、セラミックグリーンシート35および36を貫通するように設けられる。すなわち、ビアホール導体と同様の態様で、導電性ペースト体37および38が設けられる。
【0054】
導電性ペースト体37および38の形成は、たとえば図11に示したビアホール導体5〜7のような積層セラミック電子部品33にとって必要なビアホール導体と同時に形成することができ、また、積層セラミック電子部品33にとって必要な配線導体を形成するための導電性ペーストと同じ導電性ペーストを用いて形成することができる。したがって、後述する焼成工程において、セラミックグリーンシート35および36と同時に焼成することができる。
【0055】
このようなセラミックグリーンシート35および36が積層されたとき、図3に示すように、導電性ペースト体37および38は、セラミックグリーンシート35および36の積層方向に沿う断面上で、隣り合う一方のセラミックグリーンシート35に設けられた複数の導電性ペースト体37の間隔部分に、隣り合う他方のセラミックグリーンシート36に設けられた導電性ペースト体38が位置するように位置合わせされる。
【0056】
このような構造が実現されることにより、複数のセラミックグリーンシート35および36を積層したとき、その位置ずれが生じにくく、また、積層方向に圧着したときにおいても、位置ずれが生じにくくすることができる。
【0057】
特に、この実施形態では、図3に示すように、導電性ペースト体37および38は、隣り合うセラミックグリーンシート35および36間で互いに一部が係合するように位置合わせされる。これによって、上述した位置ずれ防止の効果がより高められる。
【0058】
導電性ペースト体37および38の各一部が互いに係合する状態は、特に圧着工程の後に実現される。すなわち、導電性ペースト体37および38は、その材質がセラミックグリーンシート35および36の材質よりも硬く、そのため、圧着時において、セラミックグリーンシート35および36よりも潰れにくい。したがって、導電性ペースト体37および38の厚み方向寸法は、セラミックグリーンシート35および36の厚み方向寸法より大きくなり、上述したような係合状態が得られる。
【0059】
また、前述の図13を参照して説明した導電性ペースト18の場合と同様、この導電性ペースト体37および38をセラミックグリーンシート35および36に設けた場合、突起19と同様の突起が形成されることも、係合状態がもたらされることに寄与している。
【0060】
このようにして、集合電子部品31の生の状態のものが得られた後、焼成工程が実施され、それによって、図1に示すような集合電子部品31が得られる。この集合電子部品31において、前述した導電性ペースト体37および38は、その位置および形態を維持しながら、導電性ペーストの焼結体からなる導体39となり、また、セラミックグリーンシート35および36は焼結したセラミック層となる。導体39は、不要部分34に対応するセラミック層の周縁領域に位置している。したがって、導体39は、取り出された積層セラミック電子部品33には何らの影響も及ぼさない。
【0061】
上述した不要部分34は、集合電子部品31に備えるセラミック層の周縁領域すなわち集合電子部品31を製造するために用意されるセラミックグリーンシート35および36の周縁領域に与えられたが、図1において破線で示すように、セラミック層すなわちセラミックグリーンシートの中央部を横切る所定の幅の帯状領域に不要部分34aが与えられてもよい。この不要部分34aは、たとえば、「+」状に延びている。
【0062】
これら不要部分34または34aをいずれの領域に設けるかについては、集合電子部品31の設計に応じて任意に選べばよく、不要部分34および34aの双方が与えられてもよい。
【0063】
図4および図5は、この発明の第2の実施形態を説明するためのものである。ここで、図4は、図2に対応する図であって、図5は、図3に対応する図である。図4および図5において、図2および図3に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【0064】
この第2の実施形態においても、隣り合うセラミックグリーンシート35および36の各々の不要部分34に対応する領域内にそれぞれ設けられた導電性ペースト体41および42は、セラミックグリーンシート35および36の各々を貫通するように設けられる。また、隣り合うセラミックグリーンシート35および36間について、導電性ペースト体41および42は、積層方向に互いに重ならないが、セラミックグリーンシート35および36の主面方向に並ぶように位置合わせされる。
【0065】
前述した第1の実施形態の場合と異なるところは、導電性ペースト体41および42の各々について、その間隔が広げられ、そのため、図5に示すように、導電性ペースト体41および42は、隣り合うセラミックグリーンシート35および36間で互いに係合しないようにされている。
【0066】
なお、導電性ペースト体41および42は、断面円形をなしているが、このことは、本質的な特徴ではなく、第1の実施形態における導電性ペースト体37および38の場合と同様、断面矩形とされてもよい。
【0067】
第2の実施形態によれば、図5に示すように、セラミックグリーンシート35および36を積層しかつ積層方向に圧着したとき、セラミックグリーンシート35および36が、導電性ペースト体41および42に当接しながら湾曲し、それによって、セラミックグリーンシート35および36の位置ずれが生じにくくすることができる。
【0068】
図6および図7は、この発明にとって興味ある参考例を説明するためのものである。ここで、図6は、前述の図2に対応する図であり、図7は、前述の図3に対応する図である。図6および図7において、図2および図3に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【0069】
この参考例では、導電性ペースト体44および45が、それぞれ、セラミックグリーンシート35および36上に設けられた厚膜によって与えられることを特徴としている。なお、導電性ペースト体44および45は、図示のものでは、円形の平面形状を有しているが、このことは本質的な特徴ではなく、たとえば矩形の平面形状に変更されてもよい。
【0070】
導電性ペースト体44および45の形成は、たとえば図11に示した内部導体膜3および4のような積層セラミック電子部品にとって必要な導体膜と同時に形成することができ、また、積層セラミック電子部品にとって必要な配線導体を形成するための導電性ペーストと同じ導電性ペーストを用いて形成することができる。したがって、焼成工程において、セラミックグリーンシート35および36と同時に焼成することができる。
【0071】
上記参考例においても、導電性ペースト体44および45は、隣り合うセラミックグリーンシート35および36間について、積層方向に互いに重ならないが、セラミックグリーンシート35および36の主面方向に並ぶように位置合わせされる。
【0072】
また、導電性ペースト体44および45は、セラミックグリーンシート35および36の主面方向に沿ってジグザグ状にそれぞれ並ぶように配列され、隣り合う一方のセラミックグリーンシート35に設けられた導電性ペースト体44の間隔部分に、隣り合う他方のセラミックグリーンシート36に設けられた導電性ペースト体45が位置するように位置合わせされる。
【0073】
さらに、導電性ペースト体44および45は、セラミックグリーンシート35および36の積層方向に沿う断面上で、隣り合う一方のセラミックグリーンシート35に設けられた複数の導電性ペースト体44の間隔部分に、隣り合う他方のセラミックグリーンシート36に設けられた導電性ペースト体45が位置するように位置合わせされる。
【0074】
この参考例によっても、複数のセラミックグリーンシート35および36を積層しかつ積層方向に圧着したとき、図7に示されるように、導電性ペースト体44および45の存在により、セラミックグリーンシート35および36が湾曲し、これによって、セラミックグリーンシート35および36の位置ずれが生じにくくすることができる。
【0075】
焼成工程が実施されることによって、導電性ペースト体44および45は、その位置および形態を維持しながら、導電性ペーストの焼結体からなる厚膜状の導体となり、また、セラミックグリーンシート35および36は焼結したセラミック層となる。そして、厚膜状の導体は、セラミック層の界面に沿って位置される。
【0076】
図8は、この発明にとって興味ある第2の参考例を説明するためのもので、前述の図2に対応する図である。図8において、図2に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【0077】
この第2の参考例では、導電性ペースト体47および48は、それぞれ、セラミックグリーンシート35および36上に設けられた厚膜によって与えられるが、その平面形状に特徴がある。すなわち、導電性ペースト体47および48は、不要部分34に対応する領域において、帯状に延びるように設けられる。
【0078】
この参考例においても、導電性ペースト体47および48は、隣り合うセラミックグリーンシート35および35間について、積層方向に互いに重ならないが、セラミックグリーンシート35および36の主面方向に並ぶように位置合わせされる。そして、導電性ペースト体47および48は、図示しないが、セラミックグリーンシート35および36の積層方向に沿う断面上で、隣り合う一方のセラミックグリーンシート35に設けられた2つの導電性ペースト体47の間隔部分に、隣り合う他方のセラミックグリーンシート36に設けられた導電性ペースト体48が位置するように位置合わせされる。
【0079】
図9は、この発明の第3の実施形態を説明するためのものである。図9は、前述の図3に対応する図であるが、セラミックグリーンシート35および36の相対向する両端部を図示している。図9において、図3に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【0080】
第3の実施形態は、セラミックグリーンシート35および36の位置ずれが生じにくくするため、両端部に位置する導電性ペースト体37および38が協働していることを示すためのものである。すなわち、一方の端部側に設けられた導電性ペースト体37および38だけでは、セラミックグリーンシート35および36の各々の一方方向への位置ずれ防止にしか有効に働かないが、他方方向への位置ずれに対しては、他方の端部側に設けられた導電性ペースト体37および38が有効に働くようにされている。
【0081】
したがって、導電性ペースト体37および38の各々は、セラミックグリーンシート35および36の各々の一辺に沿って、単に1列に設けられているだけでもよいことがわかる。なお、効果の向上のためには、2列以上、さらには3列以上というように、導電性ペースト体の列数が増やされることが好ましい。
【0082】
図10は、この発明の第4の実施形態を説明するための、前述の図3に対応する図である。図10において、図3に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【0083】
この第4の実施形態は、たとえば導電性ペースト体38が設けられたセラミックグリーンシート36が互いに隣り合うように積層される部分があってもよいことを示すためのものである。
【0084】
この第4の実施形態からわかるように、位置ずれが生じにくくするための導電性ペースト体37および38等は、積層されるべきすべてのセラミックグリーンシートに設けられる必要はない。たとえば、ビアホール導体が設けられ、そのため、位置ずれが生じやすいセラミックグリーンシートにのみ、導電性ペースト体が設けられてもよい。
【0085】
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、たとえば導電性ペースト体の配置態様に関して、その他、種々の変形例が可能である。より具体的には、導電性ペースト体は、セラミックグリーンシートの4隅にのみ設けられていても、また、セラミックグリーンシートの端から端まで分布するように設けられるのではなく、途中で途切れるなどして、断続的に分布するように設けられてもよく、後者の場合、その分布箇所の数は任意に選ぶことができる。
【0086】
また、この発明は、積層セラミック電子部品として、多層セラミック基板に限らず、その他、たとえば、積層セラミックコンデンサ、積層インダクタ、積層型複合電子部品のような積層セラミック電子部品の製造に対しても適用することができる。
【0087】
【発明の効果】
以上のように、この発明によれば、積層セラミック電子部品を製造するために作製される集合電子部品の生の状態のものにおいて、隣り合うセラミックグリーンシート間について、積層方向に互いに重ならないが、セラミックグリーンシートの主面方向に並ぶように位置合わせされた導電性ペースト体が、セラミックグリーンシートにおける不要部分に対応する領域内に設けられているので、複数のセラミックグリーンシートを積層しかつ積層方向に圧着する工程において、セラミックグリーンシートの位置ずれが生じにくくすることができる。したがって、この発明に従って得られた集合電子部品によれば、高い歩留まりをもって、積層セラミック電子部品を製造することができる。
【0088】
また、導電性ペースト体は、積層セラミック電子部品にとって必要な配線導体を形成するための導電性ペーストと同じ導電性ペーストを用いながら、配線導体を形成する工程と同時の工程で形成することができるので、導電性ペースト体を設けるために、特別な工程を必要としない。また、導電性ペースト体は、セラミックグリーンシートの焼成工程と同時に焼結させることができる。このようなことから、導電性ペースト体を設けることによる積層セラミック電子部品の生産性の低下を招かない。
【0089】
この発明によれば、導電性ペースト体が、セラミックグリーンシートを貫通するように設けられ、この導電性ペースト体が、隣り合うセラミックグリーンシート間で互いに一部が係合するように位置合わせされるので、位置ずれ防止の効果をより高めることができる。
【0090】
また、この発明において、導電性ペースト体が、セラミックグリーンシートの主面方向に沿ってジグザグ状にそれぞれ並ぶように配列され、隣り合う一方のセラミックグリーンシートに設けられた導電性ペースト体の間隔部分に、隣り合う他方のセラミックグリーンシートに設けられた導電性ペースト体が位置するように位置合わせされたり、セラミックグリーンシートの積層方向に沿う断面上で、隣り合う一方のセラミックグリーンシートに設けられた複数の導電性ペースト体の間隔部分に、隣り合う他方のセラミックグリーンシートに設けられた導電性ペースト体が位置するように位置合わせされたりすると、導電性ペースト体による位置ずれ防止効果をより高めることができる。
【0091】
また、積層セラミック電子部品にとって必要な配線導体として、複数のセラミックグリーンシートを貫通するように延びるビアホール導体が設けられる場合には、位置ずれがより生じやすいため、この発明による効果がより顕著に発揮される。
【図面の簡単な説明】
【図1】この発明の第1の実施形態を説明するためのもので、集合電子部品31を示す平面図である。
【図2】この発明の第1の実施形態を説明するためのもので、隣り合うセラミックグリーンシート35および36の各々の一部を示す平面図である。
【図3】この発明の第1の実施形態を説明するためのもので、積層された複数のセラミックグリーンシート35および36の一部を示す断面図である。
【図4】この発明の第2の実施形態を説明するための図2に対応する図である。
【図5】この発明の第2の実施形態を説明するための図3に対応する図である。
【図6】 この発明にとって興味ある第1の参考例を説明するための図2に対応する図である。
【図7】 この発明にとって興味ある第1の参考例を説明するための図3に対応する図である。
【図8】 この発明にとって興味ある第2の参考例を説明するための図2に対応する図である。
【図9】 この発明の第3の実施形態を説明するための図3に対応する図である。
【図10】 この発明の第4の実施形態を説明するための図3に対応する図である。
【図11】この発明にとって興味ある積層セラミック電子部品の一例としての多層セラミック基板1を図解的に示す断面図である。
【図12】図11に示した多層セラミック基板1を得るために用意される従来の集合電子部品11を示す平面図である。
【図13】図12に示した集合電子部品11を製造するために実施される導電性ペースト18の充填からセラミックグリーンシート16の積層工程までを示す断面図である。
【図14】図13(4)に示した積層工程の後に実施される圧着工程において生じ得る位置すれがもたらされた複数のセラミックグリーンシート16の積層状態を示す断面図である。
【図15】図14と同様の図であって、他の態様の位置ずれがもたらされた複数のセラミックグリーンシート16の積層状態を示す断面図である。
【符号の説明】
31 集合電子部品
32 分割線
33 積層セラミック電子部品
34,34a 不要部分
35,36 セラミックグリーンシート
37,38,41,42,44,45,47,48 導電性ペースト体
39 導体
Claims (13)
- 所定の分割線に沿って分割することによって複数の積層セラミック電子部品を取り出すことができる集合電子部品を作製する工程と、
前記集合電子部品を前記分割線に沿って分割し、それによって、複数の前記積層セラミック電子部品を取り出すとともに、前記積層セラミック電子部品とならない不要部分を除去する工程とを備え、
前記集合電子部品を作製する工程は、前記積層セラミック電子部品にとって必要な配線導体がそれぞれ設けられた複数のセラミックグリーンシートを用意する工程と、複数の前記セラミックグリーンシートを積層しかつ積層方向に圧着し、それによって、生の状態の集合電子部品を作製する工程と、前記生の状態の集合電子部品を焼成する工程とを備え、
前記セラミックグリーンシートを用意する工程は、隣り合う前記セラミックグリーンシート間について、積層方向に互いに重ならないが、前記セラミックグリーンシートの主面方向に並ぶように位置合わせされた導電性ペースト体を、前記セラミックグリーンシートにおける前記不要部分に対応する領域内に設ける工程を備え、
前記導電性ペースト体は、前記セラミックグリーンシートを貫通するように設けられる、積層セラミック電子部品の製造方法。 - 前記セラミックグリーンシートを貫通するように設けられる前記導電性ペースト体は、隣り合う前記セラミックグリーンシート間で互いに一部が係合するように位置合わせされる、請求項1に記載の積層セラミック電子部品の製造方法。
- 前記導電性ペースト体は、前記セラミックグリーンシートの積層方向に沿う断面上で、隣り合う一方の前記セラミックグリーンシートに設けられた複数の前記導電性ペースト体の間隔部分に、隣り合う他方の前記セラミックグリーンシートに設けられた前記導電性ペースト体が位置するように位置合わせされる、請求項1または2に記載の積層セラミック電子部品の製造方法。
- 前記導電性ペースト体は、前記セラミックグリーンシートの主面方向に沿ってジグザグ状にそれぞれ並ぶように配列され、隣り合う一方の前記セラミックグリーンシートに設けられた前記導電性ペースト体の間隔部分に、隣り合う他方の前記セラミックグリーンシートに設けられた前記導電性ペースト体が位置するように位置合わせされる、請求項1ないし3のいずれかに記載の積層セラミック電子部品の製造方法。
- 前記導電性ペースト体が設けられる前記不要部分は、前記セラミックグリーンシートの周縁領域に与えられる、請求項1ないし4のいずれかに記載の積層セラミック電子部品の製造方法。
- 前記導電性ペースト体が設けられる前記不要部分は、前記セラミックグリーンシートの中央部を横切る所定の幅の帯状領域に与えられる、請求項1ないし5のいずれかに記載の積層セラミック電子部品の製造方法。
- 前記積層セラミック電子部品にとって必要な配線導体は、複数の前記セラミックグリーンシートを積層方向に貫通するように延びるビアホール導体を含む、請求項1ないし6のいずれかに記載の積層セラミック電子部品の製造方法。
- 複数のセラミック層をもって構成される積層構造を有し、かつ所定の分割線に沿って分割することによって複数の積層セラミック電子部品を取り出すことができる、集合電子部品であって、
前記積層セラミック電子部品とならない不要部分に、隣り合う前記セラミック層間について、積層方向に互いに重ならないが、前記セラミック層の主面方向に並ぶように位置合わせされた導電性ペーストの焼結体からなる導体が設けられ、
前記導体は、前記セラミック層を貫通するように設けられている、集合電子部品。 - 前記セラミック層を貫通するように設けられる前記導体は、隣り合う前記セラミック層間で互いに一部が係合するように位置合わせされている、請求項8に記載の集合電子部品。
- 前記導体は、前記セラミック層の積層方向に沿う断面上で、隣り合う一方の前記セラミック層に関連して設けられた複数の前記導体の間隔部分に、隣り合う他方の前記セラミック層に関連して設けられた前記導体が位置するように位置合わせされている、請求項8または10に記載の集合電子部品。
- 前記導体は、前記セラミック層の主面方向に沿ってジグザグ状にそれぞれ並ぶように配列され、隣り合う一方の前記セラミック層に関連して設けられた前記導体の間隔部分に、隣り合う他方の前記セラミック層に関連して設けられた前記導体が位置するように位置合わせされている、請求項8ないし10のいずれかに記載の集合電子部品。
- 前記導体が設けられる前記不要部分は、前記セラミック層の周縁領域に位置している、請求項8ないし11のいずれかに記載の集合電子部品。
- 前記導体が設けられる前記不要部分は、前記セラミック層の中央部を横切る所定の幅の帯状領域に位置している、請求項8ないし12のいずれかに記載の集合電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002261765A JP4225016B2 (ja) | 2002-09-06 | 2002-09-06 | 積層セラミック電子部品の製造方法および集合電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002261765A JP4225016B2 (ja) | 2002-09-06 | 2002-09-06 | 積層セラミック電子部品の製造方法および集合電子部品 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008234140A Division JP4872991B2 (ja) | 2008-09-12 | 2008-09-12 | 積層セラミック電子部品の製造方法および集合電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004103727A JP2004103727A (ja) | 2004-04-02 |
JP4225016B2 true JP4225016B2 (ja) | 2009-02-18 |
Family
ID=32262049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002261765A Expired - Fee Related JP4225016B2 (ja) | 2002-09-06 | 2002-09-06 | 積層セラミック電子部品の製造方法および集合電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4225016B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4566046B2 (ja) * | 2005-03-30 | 2010-10-20 | 京セラ株式会社 | 多数個取り配線基板 |
JP2007305886A (ja) * | 2006-05-15 | 2007-11-22 | Ngk Spark Plug Co Ltd | 多数個取り基板 |
JP6417765B2 (ja) * | 2014-07-24 | 2018-11-07 | 日立化成株式会社 | 配線基板用の積層体、これを用いた配線基板及びその製造方法 |
-
2002
- 2002-09-06 JP JP2002261765A patent/JP4225016B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004103727A (ja) | 2004-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6470545B1 (en) | Method of making an embedded green multi-layer ceramic chip capacitor in a low-temperature co-fired ceramic (LTCC) substrate | |
JP3502988B2 (ja) | 多端子型の積層セラミック電子部品 | |
KR101083983B1 (ko) | 적층 콘덴서의 제조 방법 | |
JP5278149B2 (ja) | 回路基板及び回路モジュール | |
CN102683015A (zh) | 多层陶瓷电容器及其制造方法 | |
JPH09129476A (ja) | セラミック電子部品 | |
CN114664566A (zh) | 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法 | |
JP2000012377A (ja) | 積層セラミック電子部品及びその製造方法 | |
CN113555216A (zh) | 层叠陶瓷电容器 | |
US6788545B2 (en) | Composite electronic component and method of producing same | |
JP2008192696A (ja) | 積層型電子部品の製造方法 | |
JPH1167554A (ja) | 積層型コイル部品及びその製造方法 | |
JP4225016B2 (ja) | 積層セラミック電子部品の製造方法および集合電子部品 | |
JP4502130B2 (ja) | 積層電子部品の製造方法 | |
JP2000340448A (ja) | 積層セラミックコンデンサ | |
JPH1012455A (ja) | 積層型コイル部品とその製造方法 | |
KR20160138354A (ko) | 적층 세라믹 전자부품의 제조 방법 | |
JP4872991B2 (ja) | 積層セラミック電子部品の製造方法および集合電子部品 | |
JP4239530B2 (ja) | 多層セラミック基板 | |
JP4352795B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP4646779B2 (ja) | 積層コンデンサ、積層コンデンサの実装構造および積層コンデンサの製造方法 | |
JP2002299149A (ja) | 積層セラミックコンデンサ | |
JPH10112417A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP4360081B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP4275429B2 (ja) | 多層セラミック基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080701 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080828 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4225016 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |