JP2815838B2 - 高圧側スイッチに対する改善されたチャージポンプ回路 - Google Patents
高圧側スイッチに対する改善されたチャージポンプ回路Info
- Publication number
- JP2815838B2 JP2815838B2 JP8088025A JP8802596A JP2815838B2 JP 2815838 B2 JP2815838 B2 JP 2815838B2 JP 8088025 A JP8088025 A JP 8088025A JP 8802596 A JP8802596 A JP 8802596A JP 2815838 B2 JP2815838 B2 JP 2815838B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- charge pump
- power
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Description
【0001】
【発明の属する技術分野】本発明は高圧側スイッチ(a
high side switch)、特に、雑音を低減し、効率を増加
し、高圧側スイッチの電力用デバイスと共に同じ半導体
チップ内により容易に集積されるチャージポンプに対す
る新しい回路に関する。
high side switch)、特に、雑音を低減し、効率を増加
し、高圧側スイッチの電力用デバイスと共に同じ半導体
チップ内により容易に集積されるチャージポンプに対す
る新しい回路に関する。
【0002】
【従来の技術】高圧側スイッチは、接地された端子を有
する負荷が電源から駆動されなければならない用途や、
スイッチをオンするために電源よりも高い電位を必要と
するゲート端子を有するMOSでゲートが制御される
(MOSゲート制御型)電力用デバイスを含む多くの用
途に対してよく知られている。「チャージポンプ」回路
は一般的に、入力信号によりそうするように命令された
時にMOSゲート制御型電力用デバイスをオンするため
に必要な高電圧を発生させるために提供される。そのよ
うなデバイスは一般的に、MOSゲート制御型電力用デ
バイス、チャージポンプおよび他の制御回路が1つの共
通の半導体チップに集積されている集積回路チップに集
積される。
する負荷が電源から駆動されなければならない用途や、
スイッチをオンするために電源よりも高い電位を必要と
するゲート端子を有するMOSでゲートが制御される
(MOSゲート制御型)電力用デバイスを含む多くの用
途に対してよく知られている。「チャージポンプ」回路
は一般的に、入力信号によりそうするように命令された
時にMOSゲート制御型電力用デバイスをオンするため
に必要な高電圧を発生させるために提供される。そのよ
うなデバイスは一般的に、MOSゲート制御型電力用デ
バイス、チャージポンプおよび他の制御回路が1つの共
通の半導体チップに集積されている集積回路チップに集
積される。
【0003】
【発明が解決しようとする課題】現在利用できる高圧駆
動装置には、以下に示すようないくつかの問題がある。
動装置には、以下に示すようないくつかの問題がある。
【0004】・チャージポンプにおける容量を2倍にす
る電圧の高い周波数(1mHz)での充電と放電によ
り、多くの用途において電源およびグランドピンの双方
で厳しい雑音が発生する。
る電圧の高い周波数(1mHz)での充電と放電によ
り、多くの用途において電源およびグランドピンの双方
で厳しい雑音が発生する。
【0005】・チャージポンプの容量は、高い電源電
圧、例えば12ボルト以上、の用途に対してシリコンチ
ップに集積された時、非常に厚い酸化物とシリコン領域
を必要とする。
圧、例えば12ボルト以上、の用途に対してシリコンチ
ップに集積された時、非常に厚い酸化物とシリコン領域
を必要とする。
【0006】・MOSゲート制御型電力用デバイスが
「オフ」状態の時に、そのデバイスをチャージポンプか
ら切り離すために必要なスイッチは、高電圧Pチャネル
制御MOSFETが利用できないNチャネルチップの形
態で実現するのは困難である。
「オフ」状態の時に、そのデバイスをチャージポンプか
ら切り離すために必要なスイッチは、高電圧Pチャネル
制御MOSFETが利用できないNチャネルチップの形
態で実現するのは困難である。
【0007】・チャージポンプにおいて、電圧逓倍ダイ
オードのモノリシック(単一基板上)での実現は困難で
あり、また自己絶縁垂直伝導プロセスを用いた従来の集
積回路のNエピタキシャル基板において、単純なP/N
ダイオードとして集積することも不可能である。
オードのモノリシック(単一基板上)での実現は困難で
あり、また自己絶縁垂直伝導プロセスを用いた従来の集
積回路のNエピタキシャル基板において、単純なP/N
ダイオードとして集積することも不可能である。
【0008】・チャージポンプの出力電圧は、チャージ
ポンプの二倍器回路においてダイオードの順方向電圧降
下により低減される。これは低電圧での用途において大
いに影響をもたらす。
ポンプの二倍器回路においてダイオードの順方向電圧降
下により低減される。これは低電圧での用途において大
いに影響をもたらす。
【0009】そこで、本発明の目的は、低雑音で高効率
の高圧側スイッチに対する、MOSゲート制御型電力用
デバイスを含んだ同じ集積回路チップ内により容易に集
積される新しいチャージポンプ回路を提供することにあ
る。
の高圧側スイッチに対する、MOSゲート制御型電力用
デバイスを含んだ同じ集積回路チップ内により容易に集
積される新しいチャージポンプ回路を提供することにあ
る。
【0010】
【課題を解決するための手段】本発明によると、新しい
チャージポンプ回路は、チャージポンプ回路が集積回路
のグランド端子から切り離され、代わりにフローティン
グノードに接続されている高圧側スイッチに対して提供
される。次にフローティングノードは、定電流源を介し
て集積回路のグランドに接続されている。それゆえ、ソ
ース端子ピンからの電流は一定となり、これによりグラ
ンドとソース電圧ピンで雑音を低減する。
チャージポンプ回路は、チャージポンプ回路が集積回路
のグランド端子から切り離され、代わりにフローティン
グノードに接続されている高圧側スイッチに対して提供
される。次にフローティングノードは、定電流源を介し
て集積回路のグランドに接続されている。それゆえ、ソ
ース端子ピンからの電流は一定となり、これによりグラ
ンドとソース電圧ピンで雑音を低減する。
【0011】チャージポンプ回路がフローティングノー
ドに接続されているために、デバイスの出力電圧の方が
高い値ではあるけれども、チャージポンプ回路の電圧を
低い電圧に固定する。それ故、高電圧デバイスに対して
さえも、チャージポンプ回路の容量にかかる電圧は低
く、その大きさが制限される。
ドに接続されているために、デバイスの出力電圧の方が
高い値ではあるけれども、チャージポンプ回路の電圧を
低い電圧に固定する。それ故、高電圧デバイスに対して
さえも、チャージポンプ回路の容量にかかる電圧は低
く、その大きさが制限される。
【0012】本発明のさらなる特徴として、チャージポ
ンプ回路の入力端子と電源端子間に接続されるターンオ
フ制御スイッチは、NチャネルMOSゲート制御型電力
用デバイス部を含んだ集積回路チップにおいて、Nチャ
ネル制御MOSFETで実現される。次に制御Nチャネ
ルMOSFETは、チャージポンプ回路に対する正帰還
回路に接続されている。最初に制御NチャネルMOSF
ETをオンする新しい起動回路が用いられた。
ンプ回路の入力端子と電源端子間に接続されるターンオ
フ制御スイッチは、NチャネルMOSゲート制御型電力
用デバイス部を含んだ集積回路チップにおいて、Nチャ
ネル制御MOSFETで実現される。次に制御Nチャネ
ルMOSFETは、チャージポンプ回路に対する正帰還
回路に接続されている。最初に制御NチャネルMOSF
ETをオンする新しい起動回路が用いられた。
【0013】本発明のさらなる特徴は、電圧逓倍ダイオ
ードが、1つのダイオードの代わりとしてのMOSFE
Tと、他のダイオードの代わりの抵抗とダイオードとか
らなる同期整流器として実現される。これらの構成要素
は、メインのNチャネルMOSゲート制御型電力用デバ
イスを備える集積回路のNエピタキシャル基板に容易に
集積される。
ードが、1つのダイオードの代わりとしてのMOSFE
Tと、他のダイオードの代わりの抵抗とダイオードとか
らなる同期整流器として実現される。これらの構成要素
は、メインのNチャネルMOSゲート制御型電力用デバ
イスを備える集積回路のNエピタキシャル基板に容易に
集積される。
【0014】本発明の他の特徴と利点については、添付
の図面を参照した以下の説明により明らかになるであろ
う。
の図面を参照した以下の説明により明らかになるであろ
う。
【0015】
【発明の実施の形態】以下、添付の図面を用いて本発明
の実施の形態を説明する。
の実施の形態を説明する。
【0016】図1において、従来技術の典型的な高圧側
スイッチング回路が示されている。そのような回路は、
接地された端子を有する負荷を駆動するために必要であ
る多くの応用、例えば自動車において、利用されてい
る。このようにして、図1において、電源30はNチャ
ネルパワーMOSFET32を介して負荷31に接続さ
れている。電源30の負端子と負荷31の一端が共通グ
ランド、例えば車の車体に接続されている。電源30の
正端子は電圧Vccであり、12ボルトであってもよい。
パワーMOSFET32は、IGBT、MOSゲート制
御型サイリスタあるいはそのような他の任意の所望のM
OSゲート制御型デバイスであってもよい。
スイッチング回路が示されている。そのような回路は、
接地された端子を有する負荷を駆動するために必要であ
る多くの応用、例えば自動車において、利用されてい
る。このようにして、図1において、電源30はNチャ
ネルパワーMOSFET32を介して負荷31に接続さ
れている。電源30の負端子と負荷31の一端が共通グ
ランド、例えば車の車体に接続されている。電源30の
正端子は電圧Vccであり、12ボルトであってもよい。
パワーMOSFET32は、IGBT、MOSゲート制
御型サイリスタあるいはそのような他の任意の所望のM
OSゲート制御型デバイスであってもよい。
【0017】MOSFET32がオン状態の時、そのソ
ースは電源電位Vccに近くなる。低いドレイン−ソース
間電圧降下を持つため、MOSFET32のゲートG
を、Vccよりも高い5ボルトから10ボルトの電位であ
るソース電位よりも高い5から10ボルトの電位でバイ
アスする必要がある。多くの場合、特に高圧側スイッチ
が独立した集積回路チップで実現されている場合、Vcc
よりも高い電源電圧は、このシステム内では利用でき
ず、Vccよりも高い電圧をチップ上で発生させる必要が
ある。これは、一般的に、しばしばチャージポンプと呼
ばれる容量電圧倍率器(a capacitive voltage multipl
ier)により行われる。
ースは電源電位Vccに近くなる。低いドレイン−ソース
間電圧降下を持つため、MOSFET32のゲートG
を、Vccよりも高い5ボルトから10ボルトの電位であ
るソース電位よりも高い5から10ボルトの電位でバイ
アスする必要がある。多くの場合、特に高圧側スイッチ
が独立した集積回路チップで実現されている場合、Vcc
よりも高い電源電圧は、このシステム内では利用でき
ず、Vccよりも高い電圧をチップ上で発生させる必要が
ある。これは、一般的に、しばしばチャージポンプと呼
ばれる容量電圧倍率器(a capacitive voltage multipl
ier)により行われる。
【0018】図2は、図1の高圧側スイッチに接続し
た、高圧側スイッチの中で用いられる周知の電圧逓倍回
路であるチャージポンプ回路40を示す。逓倍回路であ
るチャージポンプ回路40は、その出力がインバータバ
ッファ(以下、「バッファ」と称する)42により緩衝
される方形波発振回路41を用いている。バッファ42
の出力ノード43は容量44に接続される。容量44は
ダイオード45に接続され、それを介して電源Vccから
充電される。容量44とダイオード45の間のノード
は、MOSFET32のゲートに接続されたダイオード
46に接続される。スイッチ47、48として示された
2つのスイッチングデバイスは、スイッチ47がノード
49と電源30との接続および切断するために機能する
ように、スイッチ48が閉じることによりMOSFET
32のゲートをグランド(またはMOSFET32のソ
ース)まで引き下げMOSFET32をオフ状態にする
ように実現される。
た、高圧側スイッチの中で用いられる周知の電圧逓倍回
路であるチャージポンプ回路40を示す。逓倍回路であ
るチャージポンプ回路40は、その出力がインバータバ
ッファ(以下、「バッファ」と称する)42により緩衝
される方形波発振回路41を用いている。バッファ42
の出力ノード43は容量44に接続される。容量44は
ダイオード45に接続され、それを介して電源Vccから
充電される。容量44とダイオード45の間のノード
は、MOSFET32のゲートに接続されたダイオード
46に接続される。スイッチ47、48として示された
2つのスイッチングデバイスは、スイッチ47がノード
49と電源30との接続および切断するために機能する
ように、スイッチ48が閉じることによりMOSFET
32のゲートをグランド(またはMOSFET32のソ
ース)まで引き下げMOSFET32をオフ状態にする
ように実現される。
【0019】チャージポンプ回路40は以下のように動
作する。バッファ42の出力でのノード43が「Low
(低い電位)」の時、容量44はダイオード45を介し
てVccから充電される。バッファ42の出力でのノード
43が「High(高い電位)」の時、容量44の充電
電荷はダイオード46を介してMOSFET32のゲー
トに放電される。その時、MOSFET32のゲート電
圧は図3に示されるように段階的に上昇し、2Vccに近
づいていきMOSFET32をオンする。
作する。バッファ42の出力でのノード43が「Low
(低い電位)」の時、容量44はダイオード45を介し
てVccから充電される。バッファ42の出力でのノード
43が「High(高い電位)」の時、容量44の充電
電荷はダイオード46を介してMOSFET32のゲー
トに放電される。その時、MOSFET32のゲート電
圧は図3に示されるように段階的に上昇し、2Vccに近
づいていきMOSFET32をオンする。
【0020】MOSFET32をオフするためにスイッ
チ48は閉じてゲート電圧をグランドに引き下げ、スイ
ッチ47は開きノード49を電源から遮断する。
チ48は閉じてゲート電圧をグランドに引き下げ、スイ
ッチ47は開きノード49を電源から遮断する。
【0021】図2の回路は以下の欠点を有する。 1.高い周波数、典型的には1MHz、での容量44の
充電および放電は、Vcc、グランドピンおよび集積回路
40内にパッケージされた関連したピンにおいて、多く
の用途において厳しい雑音の問題を引き起こす高い周波
数の電流を発生する。
充電および放電は、Vcc、グランドピンおよび集積回路
40内にパッケージされた関連したピンにおいて、多く
の用途において厳しい雑音の問題を引き起こす高い周波
数の電流を発生する。
【0022】2.最も利用されるプロセス、特にPチャ
ネルMOSFETが利用できないプロセスによる回路に
対して、スイッチ47を1つのシリコンチップの中に実
現することは困難である。
ネルMOSFETが利用できないプロセスによる回路に
対して、スイッチ47を1つのシリコンチップの中に実
現することは困難である。
【0023】3.Vccが最大限容量44に印加されるた
め、高いVcc電圧での用途に対する回路の利用を拡大す
ることは困難である。それ故、高い電圧に対する集積回
路において容量44を実現することは、禁止されている
厚い酸化物と大きなシリコン領域が必要となる。
め、高いVcc電圧での用途に対する回路の利用を拡大す
ることは困難である。それ故、高い電圧に対する集積回
路において容量44を実現することは、禁止されている
厚い酸化物と大きなシリコン領域が必要となる。
【0024】図4に、チャージポンプ回路40(図4で
はブロックとして示す)のグランドのリード線50をフ
ローティングノード51に接続することにより図2の回
路を改変した本発明の実施の形態を示す。フローティン
グノード51は定電流源53を介してグランド(接地)
ノード52に接続される。電圧レギュレータ、例えばツ
ェナダイオード54は、ノード49およびフローティン
グノード51に接続される。
はブロックとして示す)のグランドのリード線50をフ
ローティングノード51に接続することにより図2の回
路を改変した本発明の実施の形態を示す。フローティン
グノード51は定電流源53を介してグランド(接地)
ノード52に接続される。電圧レギュレータ、例えばツ
ェナダイオード54は、ノード49およびフローティン
グノード51に接続される。
【0025】チャージポンプ回路40は、図2のものに
制限されず任意の所望のタイプのものでもよい。図4の
回路の重大な特徴はチャージポンプ回路40がグランド
ノード52の代わりにフローティングノード51に接続
されていることである。それ故、回路のグランドピンと
Vccピンに流れる電流は純粋な直流となり、定電流源5
3により、チャージポンプ40回路の動作によるこれら
のピンでの雑音が発生しない。
制限されず任意の所望のタイプのものでもよい。図4の
回路の重大な特徴はチャージポンプ回路40がグランド
ノード52の代わりにフローティングノード51に接続
されていることである。それ故、回路のグランドピンと
Vccピンに流れる電流は純粋な直流となり、定電流源5
3により、チャージポンプ40回路の動作によるこれら
のピンでの雑音が発生しない。
【0026】図5に、図4の回路において、カスケード
接続された制御MOSFET61、62によりゲートが
駆動されるNチャネルMOSFET60で実現される定
電流回路53aを備えた回路を示す。MOSFET6
1、62はそれぞれエンハンスメント型とディプレッシ
ョン型のMOSFETである。
接続された制御MOSFET61、62によりゲートが
駆動されるNチャネルMOSFET60で実現される定
電流回路53aを備えた回路を示す。MOSFET6
1、62はそれぞれエンハンスメント型とディプレッシ
ョン型のMOSFETである。
【0027】図6に、図4に示される回路において、図
2のチャージポンプ回路と改変された定電流回路53b
とを備えた回路を示す。特に、図6の定電流回路53b
は、後述するように容易に集積される追加されたNチャ
ネルMOSFET70を含んでいる。
2のチャージポンプ回路と改変された定電流回路53b
とを備えた回路を示す。特に、図6の定電流回路53b
は、後述するように容易に集積される追加されたNチャ
ネルMOSFET70を含んでいる。
【0028】図4、図5および図6に示される回路にお
いて電源電圧Vccはツェナダイオード54の曲がり電圧
(a knee voltage)よりも大きい。図8に示すように、
定電流回路53bの電流i53がチャージポンプ41の電
流i41よりも大きい場合、集積回路のグランドとVccピ
ン(あるいは端子)に流れる電流は純粋な直流となる。
それ故、チャージポンプ回路の高い周波数の電流は、ゼ
ロまたは非常に低い雑音を発生する。インターナショナ
ル・レクチファイア・コーポレイション(Internationa
l Rectifier Corporation)製のIR6000や、シー
メンス(Siemens)製のBTS410Eのような現在利
用できる高圧側スイッチは、0.1ミリアンペアを超過
したピーク間Vcc/グランド電流を有する。図4、図5
および図6のフローティングノード53を用いた回路
は、背景の雑音とほとんど識別できない20マイクロア
ンペアのピーク間雑音を有する。
いて電源電圧Vccはツェナダイオード54の曲がり電圧
(a knee voltage)よりも大きい。図8に示すように、
定電流回路53bの電流i53がチャージポンプ41の電
流i41よりも大きい場合、集積回路のグランドとVccピ
ン(あるいは端子)に流れる電流は純粋な直流となる。
それ故、チャージポンプ回路の高い周波数の電流は、ゼ
ロまたは非常に低い雑音を発生する。インターナショナ
ル・レクチファイア・コーポレイション(Internationa
l Rectifier Corporation)製のIR6000や、シー
メンス(Siemens)製のBTS410Eのような現在利
用できる高圧側スイッチは、0.1ミリアンペアを超過
したピーク間Vcc/グランド電流を有する。図4、図5
および図6のフローティングノード53を用いた回路
は、背景の雑音とほとんど識別できない20マイクロア
ンペアのピーク間雑音を有する。
【0029】図4、図5および図6に示される回路のさ
らなる利点は、容量44の電圧がツェナ電圧(Vcc−V
51)までに制限されることである。ここでV51は、ノー
ド51の電圧である。それ故、高電圧チャージポンプ回
路は、信頼性を犠牲にすることなしに薄い酸化物とより
小さな立方体領域とを持つ低電圧容量により構成するこ
とができる。例えば、チャージポンプの容量に印加した
電圧が7ボルトまでに制限される時、図6に示される回
路は60ボルトまでのVccで動作してもよい。
らなる利点は、容量44の電圧がツェナ電圧(Vcc−V
51)までに制限されることである。ここでV51は、ノー
ド51の電圧である。それ故、高電圧チャージポンプ回
路は、信頼性を犠牲にすることなしに薄い酸化物とより
小さな立方体領域とを持つ低電圧容量により構成するこ
とができる。例えば、チャージポンプの容量に印加した
電圧が7ボルトまでに制限される時、図6に示される回
路は60ボルトまでのVccで動作してもよい。
【0030】前述したように、定電流回路53bは図6
において追加されたMOSFET70を有する。MOS
FET70は、MOSFET60の高い電圧を除去する
ために、高電圧の用途において用いられる高電圧MOS
FETである。固定ゲート電圧、例えば7ボルトがMO
SFET70のゲートに印加される。MOSFET70
は、他の全ての図6に示される回路の構成要素と共に同
じチップ内に容易に集積される。
において追加されたMOSFET70を有する。MOS
FET70は、MOSFET60の高い電圧を除去する
ために、高電圧の用途において用いられる高電圧MOS
FETである。固定ゲート電圧、例えば7ボルトがMO
SFET70のゲートに印加される。MOSFET70
は、他の全ての図6に示される回路の構成要素と共に同
じチップ内に容易に集積される。
【0031】図7に、わずかにドープされたMOSFE
TによりMOSFET70を実現した様子をIC(集積
回路)チップの部分断面図として示す。このように、I
Cチップ71は、回路を構成する全ての接合部を受ける
わずかにドープされたN基板72を有している。パワー
MOSFET32を定義するICチップのパワー部は、
任意の所望の接合パターンからなり、またN+ソース7
4のようなソースをそれぞれ含んだ複数の隔離されたP
ベース拡散73を有する垂直伝導デバイスであってもよ
い。ベース73のそれぞれのチャネル領域は、ポリシリ
コンであってもよいMOSゲート75により覆われる。
ゲート75は、各ベース73と、それらの各ソース74
と接触したソース電極76から、従来通りに絶縁されて
いる。ドレイン電極76aはチップ72の底部に形成さ
れ、Vccに接続される。
TによりMOSFET70を実現した様子をIC(集積
回路)チップの部分断面図として示す。このように、I
Cチップ71は、回路を構成する全ての接合部を受ける
わずかにドープされたN基板72を有している。パワー
MOSFET32を定義するICチップのパワー部は、
任意の所望の接合パターンからなり、またN+ソース7
4のようなソースをそれぞれ含んだ複数の隔離されたP
ベース拡散73を有する垂直伝導デバイスであってもよ
い。ベース73のそれぞれのチャネル領域は、ポリシリ
コンであってもよいMOSゲート75により覆われる。
ゲート75は、各ベース73と、それらの各ソース74
と接触したソース電極76から、従来通りに絶縁されて
いる。ドレイン電極76aはチップ72の底部に形成さ
れ、Vccに接続される。
【0032】Pウェル77のようなPウェルはまた、主
電力用デバイスに対する制御回路を有するために同じチ
ップの中に拡散される。このようにMOSFET70
は、N+ソース拡散78、Nドレイン拡散79およびN+
ドレイン接触拡散80からなるNチャネルデバイスであ
る。ポリシリコンゲート81は、N+ソース拡散78と
Nドレイン拡散79の間のPチャネル領域上に延在す
る。このようにMOSFET70は、パワー部32を形
成する多くの同様の処理ステップを用いて、ICチップ
71内に容易に形成される。
電力用デバイスに対する制御回路を有するために同じチ
ップの中に拡散される。このようにMOSFET70
は、N+ソース拡散78、Nドレイン拡散79およびN+
ドレイン接触拡散80からなるNチャネルデバイスであ
る。ポリシリコンゲート81は、N+ソース拡散78と
Nドレイン拡散79の間のPチャネル領域上に延在す
る。このようにMOSFET70は、パワー部32を形
成する多くの同様の処理ステップを用いて、ICチップ
71内に容易に形成される。
【0033】ICチップ71はその完成の後に収容さ
れ、外部利用端子ピンはデバイスの種々の電極に対して
ハウジングを介して延在する。このように、Vcc端子ピ
ンはドレイン電極76aに接続され、図5および図6に
おいて、ソース端子ピンはノード82でソース電極に接
続される。グランド端子ピンはまた、図5および図6の
回路に示されるICチップ71におけるグランドノード
に接続される。
れ、外部利用端子ピンはデバイスの種々の電極に対して
ハウジングを介して延在する。このように、Vcc端子ピ
ンはドレイン電極76aに接続され、図5および図6に
おいて、ソース端子ピンはノード82でソース電極に接
続される。グランド端子ピンはまた、図5および図6の
回路に示されるICチップ71におけるグランドノード
に接続される。
【0034】図9に、図4に示される回路のスイッチ4
7を、任意の従来のパワーMOSFETプロセスでの図
7のICチップ71内に容易に集積可能で、MOSFE
T32とドレインを共通にした補助NチャネルパワーM
OSFET90により、実現した回路を示す。
7を、任意の従来のパワーMOSFETプロセスでの図
7のICチップ71内に容易に集積可能で、MOSFE
T32とドレインを共通にした補助NチャネルパワーM
OSFET90により、実現した回路を示す。
【0035】図9のスイッチ48は、MOSFET70
と同様に、わずかにドープされたドレインを持つ横方向
のNMOSトランジスタにより実現される。
と同様に、わずかにドープされたドレインを持つ横方向
のNMOSトランジスタにより実現される。
【0036】図9の回路の定常状態の動作の間、チャー
ジポンプ40は、Vccより大きい5から10ボルトのパ
ワーMOSFET90のゲートに接続されたノード94
で電圧を供給する。MOSFET90はこのようにし
て、完全にオンし、チャージポンプ40はVccからパワ
ーを受ける。
ジポンプ40は、Vccより大きい5から10ボルトのパ
ワーMOSFET90のゲートに接続されたノード94
で電圧を供給する。MOSFET90はこのようにし
て、完全にオンし、チャージポンプ40はVccからパワ
ーを受ける。
【0037】図9の回路をオンするために、最初にノー
ド49を引き上げ、チャージポンプ動作を開始するため
の、図10に示されるような起動回路が必要とされる。
ド49を引き上げ、チャージポンプ動作を開始するため
の、図10に示されるような起動回路が必要とされる。
【0038】このようにして図10において、ダイオー
ド91、スイッチ92および電源93からなる起動回路
が提供される。電源93は低い電圧を有し、それはVcc
から取り出されてもよい。スイッチ92は低電圧トラン
ジスタで実現されてもよい。
ド91、スイッチ92および電源93からなる起動回路
が提供される。電源93は低い電圧を有し、それはVcc
から取り出されてもよい。スイッチ92は低電圧トラン
ジスタで実現されてもよい。
【0039】図10の回路の動作において、オンされた
状態では、スイッチ92は閉じ、チャージポンプ回路4
0に対する初期電圧が供給される。チャージポンプ回路
40はVccから、オンしたトランジスタ90を介して補
充し始め、回路は前述したように動作する。
状態では、スイッチ92は閉じ、チャージポンプ回路4
0に対する初期電圧が供給される。チャージポンプ回路
40はVccから、オンしたトランジスタ90を介して補
充し始め、回路は前述したように動作する。
【0040】図11は、図10に示された起動回路のも
う1つの実施の形態の回路を示し、また図10に示され
た回路にトランジスタ100、101および抵抗102
をさらに設けたものである。図11の回路の動作におい
て、オン状態では、トランジスタ100のゲートは起動
制御回路103により接地まで引き下げられる。バイポ
ーラトランジスタ101のベースは、約1メガオーム程
の高い抵抗値を有するディプレション型トランジスタで
実現される抵抗102により引き上げられる。このよう
にして、ノード49は(Vcc−0.6)ボルトまで引き
上げられ、チャージポンプ回路40を起動し始める。
う1つの実施の形態の回路を示し、また図10に示され
た回路にトランジスタ100、101および抵抗102
をさらに設けたものである。図11の回路の動作におい
て、オン状態では、トランジスタ100のゲートは起動
制御回路103により接地まで引き下げられる。バイポ
ーラトランジスタ101のベースは、約1メガオーム程
の高い抵抗値を有するディプレション型トランジスタで
実現される抵抗102により引き上げられる。このよう
にして、ノード49は(Vcc−0.6)ボルトまで引き
上げられ、チャージポンプ回路40を起動し始める。
【0041】新しい補助MOSFET90および任意の
所望の起動回路110が、図4に示すようなフローティ
ングノードを有した新しいチャージポンプ回路に対して
と同様に、チャージポンプ回路40がグランドを基準と
している図2の回路に対して使用されることができる。
図12に上記回路のブロック構成図を示す。
所望の起動回路110が、図4に示すようなフローティ
ングノードを有した新しいチャージポンプ回路に対して
と同様に、チャージポンプ回路40がグランドを基準と
している図2の回路に対して使用されることができる。
図12に上記回路のブロック構成図を示す。
【0042】前述した図面のチャージポンプ回路は、充
電回路においてダイオード46を使用する。このダイオ
ードをモノリシック(単一半導体基板)な集積回路内に
集積するのは困難であり、しばしば不可能なことであ
る。図13は、図7のN基板72においてPウェル12
0内にダイオード46を集積する試みを示した図であ
る。電極122は領域120に、電極123は領域12
1にそれぞれ接続してダイオード46の電極を形成す
る。エピタキシャル基板72は、パワーMOSFET3
2のドレインであり、Vccに接続されているため、ダイ
オード46は単純なPNダイオードとして集積されな
い。なぜならば、そのアノードは、Vccより数ボルト高
く浮動させることを可能とすることを必要とするためで
ある。しかしながら、これは、ダイオード46のアノー
ドとVccの間の寄生ダイオード124のために不可能で
ある。それ故、ダイオード46の単純な集積化は不可能
である。
電回路においてダイオード46を使用する。このダイオ
ードをモノリシック(単一半導体基板)な集積回路内に
集積するのは困難であり、しばしば不可能なことであ
る。図13は、図7のN基板72においてPウェル12
0内にダイオード46を集積する試みを示した図であ
る。電極122は領域120に、電極123は領域12
1にそれぞれ接続してダイオード46の電極を形成す
る。エピタキシャル基板72は、パワーMOSFET3
2のドレインであり、Vccに接続されているため、ダイ
オード46は単純なPNダイオードとして集積されな
い。なぜならば、そのアノードは、Vccより数ボルト高
く浮動させることを可能とすることを必要とするためで
ある。しかしながら、これは、ダイオード46のアノー
ドとVccの間の寄生ダイオード124のために不可能で
ある。それ故、ダイオード46の単純な集積化は不可能
である。
【0043】図2のチャージポンプにおけるダイオード
45、46のもう1つの欠点は、それらの順方向電圧降
下によりそれらがチャージポンプ40の出力電圧を(2
Vcc−2Vf)まで低減することである。ここで、2Vf
はダイオード45およびダイオード46の順方向電圧降
下である。これにより、ラップトップコンピュータや自
動車での応用のような低いVccの用途に対して実質的な
低減となり得る。
45、46のもう1つの欠点は、それらの順方向電圧降
下によりそれらがチャージポンプ40の出力電圧を(2
Vcc−2Vf)まで低減することである。ここで、2Vf
はダイオード45およびダイオード46の順方向電圧降
下である。これにより、ラップトップコンピュータや自
動車での応用のような低いVccの用途に対して実質的な
低減となり得る。
【0044】図14に、ダイオード46をより容易に集
積される構成要素により置換し、チャージポンプ回路の
出力における順方向電圧降下を低減した改変されたチャ
ージポンプ回路を示す。このように、ダイオード46
は、エンハンスメント型トランジスタ130、ディプレ
ッション型トランジスタ131、抵抗132およびトラ
ンジスタ131の基板ダイオード133により置換され
ている。これらの構成要素は、容易に図13の基板72
に集積される。
積される構成要素により置換し、チャージポンプ回路の
出力における順方向電圧降下を低減した改変されたチャ
ージポンプ回路を示す。このように、ダイオード46
は、エンハンスメント型トランジスタ130、ディプレ
ッション型トランジスタ131、抵抗132およびトラ
ンジスタ131の基板ダイオード133により置換され
ている。これらの構成要素は、容易に図13の基板72
に集積される。
【0045】図14の回路の動作を図15を用いて以下
に説明する。図15において、(a)はノード134、
43、(b)はノード135、(c)はノード136で
のそれぞれの電圧を示す。最初、ノード43でのバッフ
ァ42の出力が「High」になり、ディプレッション
型トランジスタ131の基板ダイオード133を介して
MOSFET32のゲートにおけるノード136は(V
cc−Vf)まで電位が上昇する。ノード43の出力が
「Low」になると、容量44はダイオード45を介し
て充電される。この間、トランジスタ131はオフ状態
にあり、ノード134におけるそのソースおよびノード
136におけるドレインは(Vcc−Vf)になり、ノー
ド135におけるそのゲートとその基板は0ボルトにな
る。このようにして、トランジスタ131はオフとな
り、パワーMOSFE32のゲートは残りの回路から絶
縁される。
に説明する。図15において、(a)はノード134、
43、(b)はノード135、(c)はノード136で
のそれぞれの電圧を示す。最初、ノード43でのバッフ
ァ42の出力が「High」になり、ディプレッション
型トランジスタ131の基板ダイオード133を介して
MOSFET32のゲートにおけるノード136は(V
cc−Vf)まで電位が上昇する。ノード43の出力が
「Low」になると、容量44はダイオード45を介し
て充電される。この間、トランジスタ131はオフ状態
にあり、ノード134におけるそのソースおよびノード
136におけるドレインは(Vcc−Vf)になり、ノー
ド135におけるそのゲートとその基板は0ボルトにな
る。このようにして、トランジスタ131はオフとな
り、パワーMOSFE32のゲートは残りの回路から絶
縁される。
【0046】ノード43が「High」になると、ノー
ド134は(2Vcc−Vf)まで上昇する。トランジス
タ130はオフし、トランジスタ131のゲートを抵抗
132を介してそのソース電位に等しくする。トランジ
スタ131がディプレッション型デバイスであるため、
ゲートとソース間が0ボルトとなりオンする。それ故、
容量44の電荷は、トランジスタ131を介してMOS
FE32のゲートに転送される。
ド134は(2Vcc−Vf)まで上昇する。トランジス
タ130はオフし、トランジスタ131のゲートを抵抗
132を介してそのソース電位に等しくする。トランジ
スタ131がディプレッション型デバイスであるため、
ゲートとソース間が0ボルトとなりオンする。それ故、
容量44の電荷は、トランジスタ131を介してMOS
FE32のゲートに転送される。
【0047】このプロセスは、図15(c)に示される
ノード136の電位が(2Vcc−Vf)の限界に達する
まで各サイクルを続ける。電流経路において一つのダイ
オードだけがあるため、一つのダイオードの電圧降下V
f分だけ、この限界が図2の従来技術の回路の限界より
も高くなることに注意すべきである。さらに、トランジ
スタ130、131および抵抗132は、トランジスタ
131の基板が決してVccを越えないことから、集積回
路に容易に集積されてもよい。
ノード136の電位が(2Vcc−Vf)の限界に達する
まで各サイクルを続ける。電流経路において一つのダイ
オードだけがあるため、一つのダイオードの電圧降下V
f分だけ、この限界が図2の従来技術の回路の限界より
も高くなることに注意すべきである。さらに、トランジ
スタ130、131および抵抗132は、トランジスタ
131の基板が決してVccを越えないことから、集積回
路に容易に集積されてもよい。
【0048】図16に、図14の抵抗132を容易に集
積回路基板に集積されるディプレッション型MOSFE
T140により置換した図14の回路の実施形態を示
す。
積回路基板に集積されるディプレッション型MOSFE
T140により置換した図14の回路の実施形態を示
す。
【0049】図17に、MOSFET32のゲートでの
チャージポンプの出力の電圧降下をさらに低減し、全ダ
イオードの電圧降下をなくした図14の回路を改変した
回路を示す。このように、トランジスタ150、抵抗1
51、容量152、ダイオード153およびトランジス
タ154が図17の回路に追加され、図14におけるダ
イオード45による電圧降下を防止している。MOSF
ET150が図14の回路のダイオード45により置換
されていることに注意すべきである。
チャージポンプの出力の電圧降下をさらに低減し、全ダ
イオードの電圧降下をなくした図14の回路を改変した
回路を示す。このように、トランジスタ150、抵抗1
51、容量152、ダイオード153およびトランジス
タ154が図17の回路に追加され、図14におけるダ
イオード45による電圧降下を防止している。MOSF
ET150が図14の回路のダイオード45により置換
されていることに注意すべきである。
【0050】図17の回路の動作は、図18の(a)か
ら(c)の曲線により、よく理解される。図17におい
て、ノード134、43、ノード160、161および
ノード135、162の電位は、それぞれ(a)、
(b)および(c)により示される。最初、ノード43
の出力が「High」になると、ノード136でのパワ
ーMOSFET32のゲートは、ディプレッション型ト
ランジスタ131の基板ダイオード133を介して(V
cc−Vf)まで電位が上昇する。同時に、ノード161
が「Low」であり、容量152がダイオード153を
介して(Vcc−Vf)まで充電される。
ら(c)の曲線により、よく理解される。図17におい
て、ノード134、43、ノード160、161および
ノード135、162の電位は、それぞれ(a)、
(b)および(c)により示される。最初、ノード43
の出力が「High」になると、ノード136でのパワ
ーMOSFET32のゲートは、ディプレッション型ト
ランジスタ131の基板ダイオード133を介して(V
cc−Vf)まで電位が上昇する。同時に、ノード161
が「Low」であり、容量152がダイオード153を
介して(Vcc−Vf)まで充電される。
【0051】ノード161が「High」になると、ノ
ード43が「Low」になる。容量152が既に(Vcc
−Vf)まで電位が高くなっているので、ノード160
は(2Vcc−Vf)まで押し上げられる。トランジスタ
154がオフであるため、ノード162もまた、(2V
cc−Vf)まで押し上げられ、トランジスタ150は完
全に「オン」となる。その後、容量44は、トランジス
タ150を介してVccまで充電される。図14の回路に
関連して説明されたのと同様の理由で、この間、トラン
ジスタ131はオフになり、MOSFET32のゲート
は回路から絶縁される。
ード43が「Low」になる。容量152が既に(Vcc
−Vf)まで電位が高くなっているので、ノード160
は(2Vcc−Vf)まで押し上げられる。トランジスタ
154がオフであるため、ノード162もまた、(2V
cc−Vf)まで押し上げられ、トランジスタ150は完
全に「オン」となる。その後、容量44は、トランジス
タ150を介してVccまで充電される。図14の回路に
関連して説明されたのと同様の理由で、この間、トラン
ジスタ131はオフになり、MOSFET32のゲート
は回路から絶縁される。
【0052】次にノード43が「High」になると、
トランジスタ154はオンになり、ノード162は0ボ
ルトに落ち、トランジスタ150をオフにし、ノード1
34を2Vccまで上昇させる。図14においてと同様の
理由で、トランジスタ131はオンし、容量44の電荷
はトランジスタ131を介してMOSFET32のゲー
トに転送される。
トランジスタ154はオンになり、ノード162は0ボ
ルトに落ち、トランジスタ150をオフにし、ノード1
34を2Vccまで上昇させる。図14においてと同様の
理由で、トランジスタ131はオンし、容量44の電荷
はトランジスタ131を介してMOSFET32のゲー
トに転送される。
【0053】同様のプロセスが、ノード136の電圧が
2Vccに達するまで各サイクルを繰り返す。このように
して、電流経路にダイオードがないことから、ノード1
36の電圧が図2のチャージポンプの電圧よりも高い2
Vccとなる。
2Vccに達するまで各サイクルを繰り返す。このように
して、電流経路にダイオードがないことから、ノード1
36の電圧が図2のチャージポンプの電圧よりも高い2
Vccとなる。
【0054】図19に、図14の基本回路をプッシュプ
ル回路により実現した回路を示す。回路の2つの半分は
対称であり、回路の左半分は図14と同じ数字の符号を
使用し、回路の右半分は同じ数字に添字「a」を付加し
た符号を用いている。高圧側スイッチの一部分のみが示
され、特にパワーMOSFET32は破線により示され
たように、そのゲートがノード136に接続されてい
る。
ル回路により実現した回路を示す。回路の2つの半分は
対称であり、回路の左半分は図14と同じ数字の符号を
使用し、回路の右半分は同じ数字に添字「a」を付加し
た符号を用いている。高圧側スイッチの一部分のみが示
され、特にパワーMOSFET32は破線により示され
たように、そのゲートがノード136に接続されてい
る。
【0055】図19の回路の動作は、図20を参照する
ことによりよく理解できる。図20の(a)、(b)、
(c)、(d)はそれぞれ、図19において、ノード1
34、43の電圧、ノード134a、43aの電圧、ノ
ード135、135aの電圧およびノード136の電圧
を示す。図20の(a)、(b)、(c)において、ノ
ード134、43、135の電位は、それぞれノード1
34a、43a、135aの電位と反対の位相であるこ
とを示す。
ことによりよく理解できる。図20の(a)、(b)、
(c)、(d)はそれぞれ、図19において、ノード1
34、43の電圧、ノード134a、43aの電圧、ノ
ード135、135aの電圧およびノード136の電圧
を示す。図20の(a)、(b)、(c)において、ノ
ード134、43、135の電位は、それぞれノード1
34a、43a、135aの電位と反対の位相であるこ
とを示す。
【0056】ノード43が「Low」の時、ノード43
aはVccであり、ノード134aは2Vccである。それ
故、トランジスタ150は完全に「オン」し、容量44
はトランジスタ150を介してVccまで充電される。こ
の間、トランジスタ130は「オン」となり、トランジ
スタ131が「オフ」となる。同様にして、トランジス
タ130aが「オフ」となり、トランジスタ131aが
「オン」となり、容量44aの電荷がノード136とパ
ワーMOSFET32のゲートに転送される。
aはVccであり、ノード134aは2Vccである。それ
故、トランジスタ150は完全に「オン」し、容量44
はトランジスタ150を介してVccまで充電される。こ
の間、トランジスタ130は「オン」となり、トランジ
スタ131が「オフ」となる。同様にして、トランジス
タ130aが「オフ」となり、トランジスタ131aが
「オン」となり、容量44aの電荷がノード136とパ
ワーMOSFET32のゲートに転送される。
【0057】その後、ノード43はVccになり、ノード
134は2Vccに引き上げられる。これにより、トラン
ジスタ150aは完全に「オン」になり、トランジスタ
150は「オフ」になり、トランジスタ150を介して
の容量44の放電を妨げる。トランジスタ150aが
「オン」でノード43aが「Low」であるため、容量
44aはトランジスタ150aを介してVccまで充電さ
れる。この間、トランジスタ130aは「オン」とな
り、トランジスタ131aは「オフ」となる。同様にし
て、トランジスタ130は「オフ」となり、トランジス
タ131は「オン」となり、容量44の電荷はパワーM
OSFET32のゲートに転送される。
134は2Vccに引き上げられる。これにより、トラン
ジスタ150aは完全に「オン」になり、トランジスタ
150は「オフ」になり、トランジスタ150を介して
の容量44の放電を妨げる。トランジスタ150aが
「オン」でノード43aが「Low」であるため、容量
44aはトランジスタ150aを介してVccまで充電さ
れる。この間、トランジスタ130aは「オン」とな
り、トランジスタ131aは「オフ」となる。同様にし
て、トランジスタ130は「オフ」となり、トランジス
タ131は「オン」となり、容量44の電荷はパワーM
OSFET32のゲートに転送される。
【0058】同様のプロセスが、MOSFET32のゲ
ート電圧が2Vccの限界に達するまで、各クロック半サ
イクルで起こる。図14の回路においてのように、チャ
ージポンプ回路の出力電圧は、電流経路中にダイオード
を含まないため、ダイオードの電圧降下により影響され
ない。
ート電圧が2Vccの限界に達するまで、各クロック半サ
イクルで起こる。図14の回路においてのように、チャ
ージポンプ回路の出力電圧は、電流経路中にダイオード
を含まないため、ダイオードの電圧降下により影響され
ない。
【0059】図19の回路はチャージポンプ回路の見か
けの周波数を2倍にし、これによりノード136でのリ
ップルを2倍低減することに注意すべきである。
けの周波数を2倍にし、これによりノード136でのリ
ップルを2倍低減することに注意すべきである。
【0060】本発明は特別な実施の形態に関連して説明
されてきたが、当業者にとって、他の多くの変形例、修
正および利用は明らかである。それ故、好ましくは、本
発明はここでの特定の開示により制限されるものではな
く、請求の範囲によりのみ制限される。
されてきたが、当業者にとって、他の多くの変形例、修
正および利用は明らかである。それ故、好ましくは、本
発明はここでの特定の開示により制限されるものではな
く、請求の範囲によりのみ制限される。
【0061】
【発明の効果】本発明によれば、低雑音で高効率の高圧
側スイッチとして動作し、MOSゲート制御型電力用デ
バイスと共に単一半導体基板上に容易に集積されるチャ
ージポンプ回路を実現できる。
側スイッチとして動作し、MOSゲート制御型電力用デ
バイスと共に単一半導体基板上に容易に集積されるチャ
ージポンプ回路を実現できる。
【図1】 よく知られた高圧側スイッチの回路図。
【図2】 MOSゲート制御型電力用デバイスに対して
ゲート駆動を提供する電圧二倍器として構成された従来
技術のチャージポンプ回路の回路図。
ゲート駆動を提供する電圧二倍器として構成された従来
技術のチャージポンプ回路の回路図。
【図3】 時間関数として図2のMOSゲート制御型電
力用デバイスに供給されるゲート電圧を示す図。
力用デバイスに供給されるゲート電圧を示す図。
【図4】 任意の所望のチャージポンプ回路がフローテ
ィングノードに接続された本発明の新しい高圧側回路の
回路図。
ィングノードに接続された本発明の新しい高圧側回路の
回路図。
【図5】 図4の回路において、任意の所望のチャージ
ポンプ回路のフローティングノードを集積回路のグラン
ドに接続する定電流回路の好ましい実施の形態を示す
図。
ポンプ回路のフローティングノードを集積回路のグラン
ドに接続する定電流回路の好ましい実施の形態を示す
図。
【図6】 図4の回路において、図2に示されるチャー
ジポンプ回路と、改変された定電流回路の実施形態の回
路とを用いた図。
ジポンプ回路と、改変された定電流回路の実施形態の回
路とを用いた図。
【図7】 デバイスの高い耐圧性を可能にするために図
6の定電流回路において追加されたトランジスタのシリ
コン中での好ましい実現を示す図。
6の定電流回路において追加されたトランジスタのシリ
コン中での好ましい実現を示す図。
【図8】 回路の電源およびグランドピンでの低減され
た雑音レベルを示すための、図6の回路に対するチャー
ジポンプ出力電流に重畳する定電流回路の電流を示す
図。
た雑音レベルを示すための、図6の回路に対するチャー
ジポンプ出力電流に重畳する定電流回路の電流を示す
図。
【図9】 図4および図6において概略的に示されたオ
フスイッチを実現するために補助MOSFETを設け
た、図4の回路を改変した回路図。
フスイッチを実現するために補助MOSFETを設け
た、図4の回路を改変した回路図。
【図10】 図9の補助パワーMOSFETと新しい起
動回路を有する、図6の回路を改変した回路図。
動回路を有する、図6の回路を改変した回路図。
【図11】 図10の回路に改変された起動回路を設け
た回路の回路図。
た回路の回路図。
【図12】 新しい起動回路とよく知られたタイプの接
地されたチャージポンプとを組み合わせた図9、図10
および図11の新しい補助MOSFETを設けた高圧側
回路のブロック図。
地されたチャージポンプとを組み合わせた図9、図10
および図11の新しい補助MOSFETを設けた高圧側
回路のブロック図。
【図13】 主デバイスゲートに接続しチップへの集積
化の問題を示すためのチャージポンプ回路のダイオード
を有する集積回路チップの部分断面図。
化の問題を示すためのチャージポンプ回路のダイオード
を有する集積回路チップの部分断面図。
【図14】 図2において、パワーMOSFETのゲー
トに接続されたダイオードが、MOSゲート制御型電力
用デバイスと共にシリコンチップに容易に集積され得る
トランジスタと抵抗により置換されたチャージポンプ回
路の回路図。
トに接続されたダイオードが、MOSゲート制御型電力
用デバイスと共にシリコンチップに容易に集積され得る
トランジスタと抵抗により置換されたチャージポンプ回
路の回路図。
【図15】 図14の回路の動作を示す図。
【図16】 図14の回路において、抵抗−トランジス
タの組み合わせの中の抵抗が、ディプレッション型トラ
ンジスタにより置換された回路の回路図。
タの組み合わせの中の抵抗が、ディプレッション型トラ
ンジスタにより置換された回路の回路図。
【図17】 電力用デバイスのゲートに対して最大電圧
2vccの印加を許容した図16の回路を改善した回路の
回路図。
2vccの印加を許容した図16の回路を改善した回路の
回路図。
【図18】 図17の回路の動作を説明する波形を示す
図。
図。
【図19】 図17の回路にプッシュプル回路を用いた
回路の回路図。
回路の回路図。
【図20】 図19の回路の動作を説明する波形を示す
図。
図。
30,33,93 電源、31 負荷、32 パワーM
OSFET、40 チャージポンプ回路、41 方形波
発振回路、42,42a、42b インバータバッフ
ァ、43,43a,49,82,94,134,134
a,135,135a,136,160,161,16
1a ノード、44,44a,152 容量、45,4
6,91,153 ダイオード、47,48,92 ス
イッチ、51フローティングノード、52 グランド
(接地)ノード、53 定電流源、53a,53b 定
電流回路、54 ツェナダイオード、60,70,9
0,100,150,150a,154 MOSFE
T、61,130,130a エンハンスメント型トラ
ンジスタ、62,131,131a,140 ディプレ
ッション型トランジスタ、71 IC(集積回路)チッ
プ、72 N基板、73 ベース、74 N+ソース、
75 ゲート、76 ソース電極、77、120 Pウ
ェル、78 N+ソース拡散、79 ドレイン拡散、8
0 N+ドレイン接触拡散、81 ポリシリコンゲー
ト、101 バイポーラトランジスタ、102,13
2,132a,151 抵抗、103 起動制御回路、
110 起動回路、121 N+拡散、122,123
電極、124 寄生ダイオード、133 基板ダイオ
ード。
OSFET、40 チャージポンプ回路、41 方形波
発振回路、42,42a、42b インバータバッフ
ァ、43,43a,49,82,94,134,134
a,135,135a,136,160,161,16
1a ノード、44,44a,152 容量、45,4
6,91,153 ダイオード、47,48,92 ス
イッチ、51フローティングノード、52 グランド
(接地)ノード、53 定電流源、53a,53b 定
電流回路、54 ツェナダイオード、60,70,9
0,100,150,150a,154 MOSFE
T、61,130,130a エンハンスメント型トラ
ンジスタ、62,131,131a,140 ディプレ
ッション型トランジスタ、71 IC(集積回路)チッ
プ、72 N基板、73 ベース、74 N+ソース、
75 ゲート、76 ソース電極、77、120 Pウ
ェル、78 N+ソース拡散、79 ドレイン拡散、8
0 N+ドレイン接触拡散、81 ポリシリコンゲー
ト、101 バイポーラトランジスタ、102,13
2,132a,151 抵抗、103 起動制御回路、
110 起動回路、121 N+拡散、122,123
電極、124 寄生ダイオード、133 基板ダイオ
ード。
フロントページの続き (56)参考文献 特開 平4−135938(JP,A) 特開 平2−87818(JP,A) 特開 平5−38134(JP,A) 実開 昭60−38851(JP,U) (58)調査した分野(Int.Cl.6,DB名) H02M 3/07 H03K 17/00 - 17/70 B60R 16/02 G05F 1/56 330
Claims (21)
- 【請求項1】 第1電力用電極、第2電力用電極および
制御電極を有するMOSゲート制御型電力用半導体デバ
イスと、 第1電力用端子、第2電力用端子および出力端子を有す
るチャージポンプ回路と、 入力端子および出力端子を有する定電流回路と、 上記MOSゲート制御型電力用半導体デバイスの上記第
1電力用電極に接続され、電源に接続可能であるVcc入
力電圧端子と、 上記MOSゲート制御型電力用半導体デバイスの上記第
2電力用電極に接続され、接地した負荷に接続可能であ
り、上記MOSゲート制御型電力用半導体デバイスが閉
じられた時に上記電源から付勢されることが可能な負荷
端子と、 上記接地した負荷に接続可能であるグランド端子とから
なり、 上記チャージポンプ回路は、上記出力端子において上記
Vcc入力電圧よりも高い出力電圧を発生することがで
き、上記チャージポンプ回路の上記第1電力用端子は上
記Vcc入力電圧端子に接続され、上記チャージポンプ回
路の上記第2電力用端子は上記定電流回路の上記入力端
子に接続され、上記定電流回路の上記出力端子は上記グ
ランド端子に接続され、上記第2電力用端子は浮動電位
を有し、 上記チャージポンプ回路の上記出力端子は、上記第2電
力用端子の電圧よりも十分に高い電圧を供給し上記MO
Sゲート制御型電力用半導体デバイスをオンするため
に、上記MOSゲート制御型電力用半導体デバイスの上
記制御電極に接続されたことを特徴とする高圧側スイッ
チ回路。 - 【請求項2】 請求項1に記載の回路において、上記M
OSゲート制御型電力用半導体デバイスがパワーMOS
FETであることをさらに特徴とする高圧側スイッチ回
路。 - 【請求項3】 請求項1または請求項2に記載の回路に
おいて、上記チャージポンプ回路の第1電力用端子と上
記Vcc入力電圧端子とを接続および遮断する第1スイッ
チング手段と、上記第1スイッチング手段が上記チャー
ジポンプ回路の第1電力用端子と上記Vcc入力電圧端子
とを遮断および接続した時に、上記MOSゲート制御型
電力用半導体デバイスの上記制御電極と上記グランド端
子とを接続および遮断する第2スイッチング手段とを含
むことをさらに特徴とする高圧側スイッチ回路。 - 【請求項4】 請求項1、請求項2または請求項3に記
載の回路において、上記チャージポンプ回路の上記第1
電力用端子と第2電力用端子との間に接続され、該端子
間の電圧を制限する電圧クランプ手段を含むことをさら
に特徴とする高圧側スイッチ回路。 - 【請求項5】 請求項4に記載の回路において、上記電
圧クランプ手段はツェナダイオードからなることをさら
に特徴とする高圧側スイッチ回路。 - 【請求項6】 請求項1から請求項5に記載の回路にお
いて、 上記チャージポンプ回路は、上記チャージポンプ回路の
上記第1および第2電力用端子に接続されるとともに、
これらの端子から作動され、かつ発振出力端子を有する
方形波発振器と、上記発振出力端子に接続されたインバ
ータバッファと、電荷蓄積容量と、第1ダイオードと、
第2ダイオードとを有し、上記インバータバッファは上
記MOSゲート制御型電力用半導体デバイスの上記制御
電極に対し上記容量と上記第1ダイオードとを直列に接
続した出力を有し、上記第2ダイオードは上記Vcc入力
電圧端子から、上記容量と上記第1ダイオードとの間の
ノードに接続され、上記インバータバッファの出力が
「ロー」の時、上記容量は上記Vcc入力電圧端子におい
て上記第2ダイオードを介して電圧を充電し、上記イン
バータバッファの上記出力が「ハイ」の時、上記容量の
電圧に上記Vcc入力電圧端子の電圧を加えた電圧が、上
記MOSゲート制御型電力用半導体デバイスの上記制御
端子に対し、第1ダイオードを介して直列に印加される
ことをさらに特徴とする高圧側スイッチ回路。 - 【請求項7】 請求項1ないし請求項6に記載の回路に
おいて、上記定電流回路は、ドレインとソース電極を上
記チャージポンプ回路の上記第2電力用端子と上記グラ
ンド端子にそれぞれ接続した第1制御MOSFETと、
補助電源と上記グランド端子との間に接続したカスケー
ド接続されたエンハンスメント型MOSFETとディプ
レッション型MOSFETと、それぞれのMOSFET
のゲートおよび上記第1制御MOSFETのゲートを接
続した、上記エンハンスメント型MOSFETと上記デ
ィプレッション型MOSFETとの間のノードとからな
ることをさらに特徴とする高圧側スイッチ回路。 - 【請求項8】 請求項7に記載の回路において、上記第
1制御MOSFETのブレークダウンを生ずることなし
に、上記チャージポンプ回路の上記第2電力用端子と上
記グランド端子との間の電圧を上昇させるために、上記
第1制御MOSFETと共に第2制御MOSFETを有
することをさらに特徴とする高圧側スイッチ回路。 - 【請求項9】 請求項1ないし請求項8に記載の回路に
おいて、第1電力用端子と第2電力用端子とゲート端子
とを有する補助パワーMOSFETを備え、上記補助パ
ワーMOSFETの上記第1および第2電力用端子は、
上記チャージポンプ回路の上記第1電力用端子と上記V
cc入力電圧端子にそれぞれ接続され、上記補助パワーM
OSFETの上記ゲート端子は、上記MOSゲート制御
型電力用半導体デバイスの上記制御電極に接続されるこ
とをさらに特徴とする高圧側スイッチ回路。 - 【請求項10】 請求項9に記載の回路において、補助
電源および上記チャージポンプ回路との間に接続され、
上記補助パワーMOSFETが導通する前に上記チャー
ジポンプ回路を起動する起動回路手段を有することをさ
らに特徴とする高圧側スイッチ回路。 - 【請求項11】 第1電力用電極、第2電力用電極およ
び制御電極を有するMOSゲート制御型電力用半導体デ
バイスと、 第1電力用端子、第2電力用端子および出力端子を有す
るチャージポンプ回路と、 上記MOSゲート制御型電力用半導体デバイスの上記第
1電力用電極に接続され、電源に接続可能なVcc入力電
圧端子と、 上記MOSゲート制御型電力用半導体デバイスの上記第
2電力用電極に接続され、接地された負荷に接続可能で
あり、上記MOSゲート制御型電力用半導体デバイスが
閉じた時に、上記電源によって付勢されることが可能な
負荷端子と、 上記接地された負荷に接続可能なグランド端子と、 上記チャージポンプ回路は、上記出力端子において上記
Vcc入力電圧よりも高い出力電圧を発生することがで
き、上記チャージポンプ回路の上記第2電力用端子は、
上記グランド端子に接続され、上記チャージポンプ回路
の上記出力端子は、上記MOSゲート制御型電力用半導
体デバイスの上記制御電極に接続され、上記第2端子の
電圧よりも十分に高い電圧を供給し上記MOSゲート制
御型電力用半導体デバイスをオンし、 閉じた時に上記制御電極を接地する上記MOSゲート制
御型電力用半導体デバイスの上記制御電極に接続した接
地スイッチと、 第1電力用端子、第2電力用端子およびゲート端子を有
する補助パワーMOSFETとからなり、 上記補助パワーMOSFETの上記第1および第2電力
用端子は、上記チャージポンプ回路の上記第1電力用端
子と上記Vcc入力電圧端子にそれぞれ接続され、上記補
助パワーMOSFETの上記ゲート端子は、上記MOS
ゲート制御型電力用半導体デバイスの上記制御電極に接
続され、上記接地スイッチが閉じた時に、上記補助パワ
ーMOSFETの上記ゲート端子を接地され、上記補助
パワーMOSFETをオフし、上記チャージポンプ回路
を上記電源から電気的に絶縁することを特徴とする高圧
側スイッチ回路。 - 【請求項12】 請求項11に記載の回路において、補
助電源および上記チャージポンプ回路との間に接続さ
れ、上記補助パワーMOSFETが導通する前に上記チ
ャージポンプ回路を起動する起動回路手段を有すること
をさらに特徴とする高圧側スイッチ回路。 - 【請求項13】 請求項1に記載の回路において、上記
MOSゲート制御型電力用半導体デバイス、上記チャー
ジポンプ回路および上記定電流回路は、単一半導体基板
上に集積されることをさらに特徴とする高圧側スイッチ
回路。 - 【請求項14】 請求項3に記載の回路において、上記
MOSゲート制御型電力用半導体デバイス、上記チャー
ジポンプ回路、上記第1スイッチ手段および上記定電流
回路は単一半導体基板上に集積されることをさらに特徴
とする高圧側スイッチ回路。 - 【請求項15】 請求項4に記載の回路において、上記
MOSゲート制御型電力用半導体デバイス、上記チャー
ジポンプ回路、上記電圧クランプ手段および上記定電流
回路は単一半導体基板上に集積されることをさらに特徴
とする高圧側スイッチ回路。 - 【請求項16】 請求項9に記載の回路において、上記
MOSゲート制御型電力用半導体デバイス、上記チャー
ジポンプ回路、上記補助パワーMOSFETおよび上記
定電流回路は単一半導体基板上に集積されることをさら
に特徴とする高圧側スイッチ回路。 - 【請求項17】 Vcc入力電圧端子、グランド端子およ
び制御端子を有するMOSゲート制御型電力用半導体デ
バイスに対するチャージポンプ回路であって、 出力端子を有する方形波発振器と、 上記発振器の出力端子に接続したインバータバッファ
と、 上記インバータバッファの出力に接続した電荷蓄積容量
と、 ソースとドレイン端子を上記容量と上記MOSゲート制
御型電力用半導体デバイスの制御電極にそれぞれ接続
し、上記インバータバッファの出力に接続された基板を
有するディプレッション型MOSFETを有し、上記容
量とMOSゲート制御型電力用半導体デバイスの上記制
御電極とを結合する上記第1結合回路手段と、 上記Vcc入力電圧端子と、上記容量と上記第1結合回路
手段との間のノードとを結合する第2結合回路手段と、 上記容量から上記ディプレッション型MOSFETのゲ
ートまで接続された抵抗回路手段と、 上記ディプレッション型MOSFETの上記ゲートと上
記グランド端子とに接続し、上記発振器の出力端子に接
続されたゲートを有する第2制御MOSFETとからな
り、 上記インバータバッファの出力が「ロー」の時、上記容
量は上記Vcc入力電圧端子での電圧により上記第2結合
回路手段を介して充電され、上記インバータバッファの
出力が「ハイ」の時、上記容量の電圧に上記Vcc入力電
圧端子の電圧を加えた電圧が上記第1結合手段を介し
て、上記MOSゲート制御型電力用半導体デバイスの上
記制御端子に対して直列に印加されることを特徴とする
チャージポンプ回路。 - 【請求項18】 請求項17に記載の回路において、上
記第2結合回路手段はダイオードであることをさらに特
徴とするチャージポンプ回路。 - 【請求項19】 請求項17または請求項18に記載の
回路において、上記抵抗回路手段は、上記最初に記述し
たディプレッション型MOSFETのゲートにゲートを
接続され、上記最初に記述したディプレッション型MO
SFETの基板に基板を接続された第2ディプレッショ
ン型MOSFETからなることをさらに特徴とするチャ
ージポンプ回路。 - 【請求項20】 請求項17、請求項18または請求項
19に記載の回路において、上記第2結合回路手段は制
御MOSFETを有することをさらに特徴とするチャー
ジポンプ回路。 - 【請求項21】 Vcc入力電圧端子、グランド端子およ
び制御端子を有するMOSゲート制御型電力用半導体デ
バイスに対するチャージポンプ回路であって、 出力端子を有する方形波発振器と、 上記発振器の出力端子に接続されたインバータバッファ
と、 上記インバータバッファの出力に接続された電荷蓄積容
量と、 上記容量とMOSゲート制御型電力用半導体デバイスの
上記制御電極とを結合する上記第1結合回路手段と、 上記Vcc入力電圧端子と、上記容量と上記第1結合回路
手段との間のノードとを結合する第2結合回路手段とか
らなり、 上記インバータバッファの出力が「ロー」の時、上記容
量は上記Vcc入力電圧端子での電圧により上記第2結合
回路手段を介して充電され、上記インバータバッファの
出力が「ハイ」の時、上記容量の電圧に上記Vcc入力電
圧端子の電圧を加えた電圧が上記第1結合手段を介し
て、上記MOSゲート制御型電力用半導体デバイスの上
記制御端子に対して直列に印加され、上記第2結合回路
手段は制御MOSFETを有することを特徴とするチャ
ージポンプ回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/420,301 US5672992A (en) | 1995-04-11 | 1995-04-11 | Charge pump circuit for high side switch |
US420301 | 1995-04-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08336277A JPH08336277A (ja) | 1996-12-17 |
JP2815838B2 true JP2815838B2 (ja) | 1998-10-27 |
Family
ID=23665913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8088025A Expired - Fee Related JP2815838B2 (ja) | 1995-04-11 | 1996-04-10 | 高圧側スイッチに対する改善されたチャージポンプ回路 |
Country Status (7)
Country | Link |
---|---|
US (2) | US5672992A (ja) |
JP (1) | JP2815838B2 (ja) |
KR (1) | KR100214407B1 (ja) |
FR (1) | FR2733094A1 (ja) |
GB (1) | GB2299904B (ja) |
IT (1) | IT1285199B1 (ja) |
SG (1) | SG52657A1 (ja) |
Families Citing this family (87)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5920225A (en) * | 1995-12-20 | 1999-07-06 | Hyundai Electronic Industries, Co., Ltd. | Negative voltage drive circuit |
JP3384521B2 (ja) * | 1996-06-07 | 2003-03-10 | 矢崎総業株式会社 | スイッチング装置 |
KR100203136B1 (ko) * | 1996-06-27 | 1999-06-15 | 김영환 | 래치-업을 방지하는 상승전압발생기 |
DE19709717C1 (de) * | 1997-03-10 | 1998-09-24 | Siemens Ag | Vorrichtung und Verfahren zum Ansteuern wenigstens eines kapazitiven Stellgliedes |
US6011423A (en) * | 1997-05-23 | 2000-01-04 | International Business Machines Corporation | Virtual voltage power supply |
EP0887933A1 (en) * | 1997-06-24 | 1998-12-30 | STMicroelectronics S.r.l. | Turn off circuit for an LDMOS in presence of a reverse current |
US5945872A (en) * | 1997-11-06 | 1999-08-31 | Analog Devices, Inc. | Two-phase boosted CMOS switch drive technique and circuit |
US6118326A (en) * | 1997-11-06 | 2000-09-12 | Analog Devices, Inc. | Two-phase bootstrapped CMOS switch drive technique and circuit |
DE19752986A1 (de) * | 1997-11-28 | 1999-06-02 | Siemens Ag | Halbleiterschaltungsanordnung mit monolithisch integrierten Schaltkreisen und einer Spannungspumpenschaltung |
US6023187A (en) * | 1997-12-23 | 2000-02-08 | Mitsubishi Semiconductor America, Inc. | Voltage pump for integrated circuit and operating method thereof |
US6215708B1 (en) | 1998-09-30 | 2001-04-10 | Integrated Device Technology, Inc. | Charge pump for improving memory cell low VCC performance without increasing gate oxide thickness |
US6140630A (en) * | 1998-10-14 | 2000-10-31 | Micron Technology, Inc. | Vcc pump for CMOS imagers |
US6215349B1 (en) * | 1999-01-05 | 2001-04-10 | International Business Machines Corp. | Capacitive coupled driver circuit |
US6208197B1 (en) * | 1999-03-04 | 2001-03-27 | Vanguard International Semiconductor Corp. | Internal charge pump voltage limit control |
FR2791193B1 (fr) * | 1999-03-16 | 2004-07-09 | St Microelectronics Sa | Procede de controle du fonctionnement d'une pompe de charge capacitive et dispositif de pompe de charge capacitive correspondant |
US6191643B1 (en) * | 1999-03-31 | 2001-02-20 | Sony Corporation | Voltage boost circuitry for hard drive write preamplifiers |
DE19915644C2 (de) * | 1999-04-07 | 2001-05-17 | Texas Instruments Deutschland | Ladungspumpe |
US6452441B1 (en) * | 1999-10-01 | 2002-09-17 | Advanced Micro Devices, Inc. | Low threshold voltage device with charge pump for reducing standby current in an integrated circuit having reduced supply voltage |
DE19950023A1 (de) * | 1999-10-09 | 2001-04-12 | Bosch Gmbh Robert | Ansteuervorrichtung für einen Schalter zum elektronischen Schalten eines Verbrauchers |
US6958668B1 (en) * | 2000-02-04 | 2005-10-25 | Lucent Technologies Inc. | Active inductor |
US6627961B1 (en) * | 2000-05-05 | 2003-09-30 | International Rectifier Corporation | Hybrid IGBT and MOSFET for zero current at zero voltage |
US6798269B2 (en) * | 2000-07-25 | 2004-09-28 | Stmicroelectronics S.R.L. | Bootstrap circuit in DC/DC static converters |
US6707275B2 (en) * | 2000-09-07 | 2004-03-16 | Denso Corporation | Automative generator control apparatus |
JP2002246886A (ja) | 2001-02-13 | 2002-08-30 | Auto Network Gijutsu Kenkyusho:Kk | 半導体回路部品 |
US7079130B2 (en) * | 2001-05-09 | 2006-07-18 | Clare Micronix Integrated Systems, Inc. | Method for periodic element voltage sensing to control precharge |
US7079131B2 (en) * | 2001-05-09 | 2006-07-18 | Clare Micronix Integrated Systems, Inc. | Apparatus for periodic element voltage sensing to control precharge |
US6594606B2 (en) * | 2001-05-09 | 2003-07-15 | Clare Micronix Integrated Systems, Inc. | Matrix element voltage sensing for precharge |
US6804502B2 (en) * | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
AU2002340265A1 (en) * | 2001-10-19 | 2003-04-28 | Clare Micronix Integrated Systems Inc. | Matrix element precharge voltage adjusting apparatus and method |
US20030151570A1 (en) * | 2001-10-19 | 2003-08-14 | Lechevalier Robert E. | Ramp control boost current method |
US20030169241A1 (en) * | 2001-10-19 | 2003-09-11 | Lechevalier Robert E. | Method and system for ramp control of precharge voltage |
US20030169219A1 (en) * | 2001-10-19 | 2003-09-11 | Lechevalier Robert | System and method for exposure timing compensation for row resistance |
US6552597B1 (en) * | 2001-11-02 | 2003-04-22 | Power Integrations, Inc. | Integrated circuit with closely coupled high voltage output and offline transistor pair |
GB0202065D0 (en) * | 2002-01-30 | 2002-03-13 | Watson Brown Hsm Ltd | Mixing |
US6658629B1 (en) * | 2002-05-09 | 2003-12-02 | Sun Microsystems, Inc. | Technique for optimizing decoupling capacitance subject to leakage power constraints |
US7579697B2 (en) * | 2002-07-15 | 2009-08-25 | International Rectifier Corporation | Arrangement for high frequency application |
US6788130B2 (en) * | 2002-09-25 | 2004-09-07 | Texas Instruments Incorporated | Efficient charge pump capable of high voltage operation |
US6765411B1 (en) * | 2002-12-30 | 2004-07-20 | Intel Corporation | Switchable voltage clamp circuit |
US7075356B2 (en) * | 2003-02-14 | 2006-07-11 | Autonetworks Technologies, Ltd. | Charge pump circuit |
JP4300058B2 (ja) * | 2003-05-15 | 2009-07-22 | パナソニック株式会社 | 電圧発生装置、電荷転送装置、固体撮像素子、固体撮像システムおよび電圧発生方法 |
US7709777B2 (en) * | 2003-06-16 | 2010-05-04 | Micron Technology, Inc. | Pumps for CMOS imagers |
US7119606B2 (en) * | 2003-07-10 | 2006-10-10 | Qualcomm, Incorporated | Low-power, low-area power headswitch |
GB2404507B (en) * | 2003-07-31 | 2006-06-21 | Zetex Plc | A high side switching circuit |
US7719343B2 (en) | 2003-09-08 | 2010-05-18 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
US6781422B1 (en) | 2003-09-17 | 2004-08-24 | System General Corp. | Capacitive high-side switch driver for a power converter |
US6836173B1 (en) | 2003-09-24 | 2004-12-28 | System General Corp. | High-side transistor driver for power converters |
US6975146B1 (en) * | 2004-01-02 | 2005-12-13 | Sauer-Danfoss Inc. | High side NFET gate driving circuit |
EP3570374B1 (en) | 2004-06-23 | 2022-04-20 | pSemi Corporation | Integrated rf front end |
JP4199706B2 (ja) * | 2004-07-13 | 2008-12-17 | 富士通マイクロエレクトロニクス株式会社 | 降圧回路 |
AT500913A1 (de) * | 2004-09-23 | 2006-04-15 | Johannes Dipl Ing Knorr | Verfahren zur stromansteuerung eines spannungswandlers |
US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US7405595B2 (en) * | 2005-11-16 | 2008-07-29 | System General Corp. | High-side transistor driver having positive feedback for improving speed and power saving |
US8054054B2 (en) * | 2006-01-27 | 2011-11-08 | International Rectifier Corporation | High voltage gate driver IC (HVIC) with internal charge pumping voltage source |
SE0600439L (sv) * | 2006-02-28 | 2007-08-29 | Infineon Technologies Ag | Drivkrets |
US7522089B2 (en) * | 2006-06-12 | 2009-04-21 | Raytheon Company | Airborne look-down doppler radar tracking of hovering helicopters using rotor features |
US8044685B2 (en) * | 2006-06-12 | 2011-10-25 | System General Corp. | Floating driving circuit |
JP4984682B2 (ja) * | 2006-06-29 | 2012-07-25 | ソニー株式会社 | 昇圧回路およびicカード |
US7629831B1 (en) * | 2006-10-11 | 2009-12-08 | Altera Corporation | Booster circuit with capacitor protection circuitry |
JP2008172969A (ja) | 2007-01-15 | 2008-07-24 | Nec Electronics Corp | 半導体集積回路 |
JP4984998B2 (ja) * | 2007-03-16 | 2012-07-25 | 富士電機株式会社 | 過電流検出回路、dc−dcコンバータ、及び過電流検出方法 |
US7960772B2 (en) | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
JP4936000B2 (ja) * | 2007-04-27 | 2012-05-23 | 三菱電機株式会社 | 整流装置 |
US8994452B2 (en) | 2008-07-18 | 2015-03-31 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
US7821328B2 (en) * | 2008-12-18 | 2010-10-26 | Texas Instruments Incorporated | Dynamic charge pump system for front end protection circuit |
JP2011061891A (ja) * | 2009-09-07 | 2011-03-24 | Renesas Electronics Corp | 負荷駆動回路 |
US9264053B2 (en) | 2011-01-18 | 2016-02-16 | Peregrine Semiconductor Corporation | Variable frequency charge pump |
US8686787B2 (en) | 2011-05-11 | 2014-04-01 | Peregrine Semiconductor Corporation | High voltage ring pump with inverter stages and voltage boosting stages |
JP2012170020A (ja) * | 2011-02-16 | 2012-09-06 | Seiko Instruments Inc | 内部電源電圧生成回路 |
DE102011076732A1 (de) * | 2011-05-30 | 2012-12-06 | Webasto Ag | Spannungsversorgungsschaltung und Verpolschutzschaltung |
FR2994750B1 (fr) * | 2012-08-23 | 2015-12-11 | St Microelectronics Rousset | Alimentation d'une charge a potentiel flottant |
US20150236798A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Methods for Increasing RF Throughput Via Usage of Tunable Filters |
US20140354258A1 (en) * | 2013-05-30 | 2014-12-04 | Silicon Laboratories Inc. | Supply voltage circuit |
JP2016024773A (ja) * | 2014-07-24 | 2016-02-08 | 株式会社東芝 | 電源回路 |
JP6330571B2 (ja) * | 2014-08-19 | 2018-05-30 | 富士電機株式会社 | 半導体装置 |
WO2016035124A1 (ja) * | 2014-09-01 | 2016-03-10 | 株式会社 東芝 | 電圧発生回路 |
US9590498B2 (en) * | 2014-12-31 | 2017-03-07 | Lear Corporation | High side switch for selectively supplying power from a power supply to a load |
WO2016136114A1 (ja) * | 2015-02-25 | 2016-09-01 | 富士電機株式会社 | 基準電圧生成回路および半導体装置 |
RU2595614C1 (ru) * | 2015-07-23 | 2016-08-27 | Федеральное государственное бюджетное научное учреждение "Всероссийский научно-исследовательский институт гидротехники и мелиорации имени А.Н. Костякова" (ФГБНУ "ВНИИГиМ им. А.Н. Костякова") | Генератор импульсов переменной амплитуды |
US20170222641A1 (en) * | 2016-01-29 | 2017-08-03 | Ford Global Technologies, Llc | Dynamic igbt gate drive to reduce switching loss |
CN106972792B (zh) * | 2017-04-27 | 2023-08-18 | 上海灿瑞科技股份有限公司 | 一种h桥驱动电路 |
EP3819905A1 (en) * | 2019-11-05 | 2021-05-12 | EM Microelectronic-Marin SA | Gate controller for a change pump converter |
CN115021740B (zh) * | 2022-07-18 | 2022-10-21 | 江苏泽润新材料有限公司 | 一种nmos高边驱动开关独立控制电路 |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2821418A1 (de) * | 1978-05-16 | 1979-11-22 | Siemens Ag | Taktgesteuerter gleichspannungswandler |
US4275437A (en) * | 1979-02-16 | 1981-06-23 | Bell Telephone Laboratories, Incorporated | Semiconductor circuit for voltage conversion |
JPS594223A (ja) * | 1982-06-30 | 1984-01-11 | Fujitsu Ltd | クロツク発生回路 |
DE3335423A1 (de) * | 1983-09-29 | 1985-04-04 | Siemens AG, 1000 Berlin und 8000 München | Schaltung zur spannungsvervielfachung |
JPS6148197A (ja) * | 1984-08-13 | 1986-03-08 | Fujitsu Ltd | チヤ−ジアツプ回路 |
EP0201878A3 (de) * | 1985-05-10 | 1987-04-15 | Siemens Aktiengesellschaft | Schaltungsanordnung mit einem p-schaltenden n-Kanal MOS-Transistor |
JPS61260717A (ja) * | 1985-05-14 | 1986-11-18 | Mitsubishi Electric Corp | 半導体昇圧信号発生回路 |
US4679134A (en) * | 1985-10-01 | 1987-07-07 | Maxim Integrated Products, Inc. | Integrated dual charge pump power supply and RS-232 transmitter/receiver |
US4737667A (en) * | 1986-03-11 | 1988-04-12 | Siemens Aktiengesellschaft | Driving circuitry for a MOSFET having a source load |
US4691129A (en) * | 1986-03-19 | 1987-09-01 | Siemens Aktiengesellschaft | Drive circuit for a power MOSFET with source-side load |
FR2596931B1 (fr) * | 1986-04-04 | 1993-03-26 | Thomson Csf | Multiplicateur de tension continue pouvant etre integre a une structure semi-conductrice |
JPS63227211A (ja) * | 1987-03-17 | 1988-09-21 | Matsushita Electric Ind Co Ltd | 昇圧回路 |
US4853563A (en) * | 1987-04-10 | 1989-08-01 | Siliconix Incorporated | Switch interface circuit for power mosfet gate drive control |
US4883976A (en) * | 1987-12-02 | 1989-11-28 | Xicor, Inc. | Low power dual-mode CMOS bias voltage generator |
US5142171A (en) * | 1988-04-05 | 1992-08-25 | Hitachi, Ltd. | Integrated circuit for high side driving of an inductive load |
US4902919A (en) * | 1988-09-26 | 1990-02-20 | Motorola, Inc. | Inverting latching bootstrap driver with Vdd *2 booting |
EP0369048A1 (de) * | 1988-11-15 | 1990-05-23 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Laststromregelung in einem Leistungs-MOSFET |
FR2644651B1 (fr) * | 1989-03-15 | 1991-07-05 | Sgs Thomson Microelectronics | Circuit de commande de transistor mos de puissance sur charge inductive |
US5023474A (en) * | 1989-11-08 | 1991-06-11 | National Semiconductor Corp. | Adaptive gate charge circuit for power FETs |
JP2805973B2 (ja) * | 1990-05-11 | 1998-09-30 | 日本電気株式会社 | ブートストラップ回路 |
US5117177A (en) * | 1991-01-23 | 1992-05-26 | Ramtron Corporation | Reference generator for an integrated circuit |
US5329168A (en) * | 1991-12-27 | 1994-07-12 | Nec Corporation | Semiconductor integrated circuit device equipped with substrate biasing system selectively powered from internal and external power sources |
JP2793071B2 (ja) * | 1992-03-31 | 1998-09-03 | 三洋電機株式会社 | ポップ音防止回路 |
US5258662A (en) * | 1992-04-06 | 1993-11-02 | Linear Technology Corp. | Micropower gate charge pump for power MOSFETS |
DE69223775T2 (de) * | 1992-06-16 | 1998-04-30 | Sgs Thomson Microelectronics | Schaltung zur Steuerung des maximalen Stroms in einen Leistungs-MOS-Transistor mit einer Last, die an Masse geschaltet ist |
DE4222170C1 (ja) * | 1992-07-06 | 1993-09-23 | Siemens Ag, 80333 Muenchen, De | |
JP3071312B2 (ja) * | 1992-07-22 | 2000-07-31 | 株式会社 沖マイクロデザイン | データアウトバッファ回路 |
US5359244A (en) * | 1992-07-31 | 1994-10-25 | Sgs-Thomson Microelectronics, Inc. | Gate drive circuit for a MOS power transistor |
DE59308057D1 (de) * | 1992-08-04 | 1998-03-05 | Siemens Ag | Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last |
US5418673A (en) * | 1992-12-14 | 1995-05-23 | North American Philips Corporation | Control electrode disable circuit for power transistor |
JPH06252727A (ja) * | 1993-02-10 | 1994-09-09 | Siemens Ag | Mos半導体素子の制御回路 |
US5352936A (en) * | 1993-06-07 | 1994-10-04 | Intel Corporation | High voltage tolerant voltage pump constructed for a low voltage CMOS process |
US5467047A (en) * | 1994-07-15 | 1995-11-14 | Motorola, Inc. | Power transistor rapid turn off circuit for saving power |
EP0696839B1 (en) * | 1994-08-12 | 1998-02-25 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Voltage elevator of the charge pump type |
-
1995
- 1995-04-11 US US08/420,301 patent/US5672992A/en not_active Expired - Lifetime
-
1996
- 1996-04-10 KR KR1019960010779A patent/KR100214407B1/ko not_active IP Right Cessation
- 1996-04-10 SG SG1996007438A patent/SG52657A1/en unknown
- 1996-04-10 JP JP8088025A patent/JP2815838B2/ja not_active Expired - Fee Related
- 1996-04-10 GB GB9607460A patent/GB2299904B/en not_active Expired - Fee Related
- 1996-04-11 FR FR9604519A patent/FR2733094A1/fr active Pending
- 1996-04-11 IT IT96MI000689A patent/IT1285199B1/it active IP Right Grant
- 1996-06-12 US US08/662,821 patent/US5689208A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR960038970A (ko) | 1996-11-21 |
GB9607460D0 (en) | 1996-06-12 |
IT1285199B1 (it) | 1998-06-03 |
GB2299904B (en) | 2000-03-08 |
ITMI960689A1 (it) | 1997-10-11 |
US5689208A (en) | 1997-11-18 |
SG52657A1 (en) | 1998-09-28 |
JPH08336277A (ja) | 1996-12-17 |
FR2733094A1 (fr) | 1996-10-18 |
ITMI960689A0 (ja) | 1996-04-11 |
US5672992A (en) | 1997-09-30 |
KR100214407B1 (ko) | 1999-08-02 |
GB2299904A (en) | 1996-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2815838B2 (ja) | 高圧側スイッチに対する改善されたチャージポンプ回路 | |
US5373435A (en) | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator | |
US5477175A (en) | Off-line bootstrap startup circuit | |
US4229667A (en) | Voltage boosting substrate bias generator | |
US6130572A (en) | NMOS negative charge pump | |
US5502632A (en) | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator | |
JP3159749B2 (ja) | 集積回路 | |
US4321661A (en) | Apparatus for charging a capacitor | |
US7224204B2 (en) | Method and circuit for driving a gate of a MOS transistor negative | |
US5666280A (en) | High voltage integrated circuit driver for half-bridge circuit employing a jet to emulate a bootstrap diode | |
US6055193A (en) | Charge pump circuits and devices containing such | |
WO1982004349A1 (en) | Semiconductor current regulator and switch | |
CN105391440A (zh) | 半导体装置、功率控制装置和电子系统 | |
US5514995A (en) | PCMCIA power interface | |
US6853047B1 (en) | Power supply with control circuit for controlling a high voltage circuit using a low voltage circuit | |
US4908551A (en) | DC/AC bridge circuit | |
JP2004146862A (ja) | スイッチ半導体集積回路 | |
US4811191A (en) | CMOS rectifier circuit | |
KR20050107460A (ko) | 온 칩 전원 | |
US5371418A (en) | Drive circuit for a power MOSFET with load at the source side | |
US6441654B1 (en) | Inductive load driving circuit | |
GB2339638A (en) | A high-side driver charge pump with a supply cutoff transistor | |
US6054738A (en) | Integrated circuit configuration for driving a power MOSFET with a load on the source side | |
US6639388B2 (en) | Free wheeling buck regulator with floating body zone switch | |
JPH03166816A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090814 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100814 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |