JP2814493B2 - 出力回路 - Google Patents
出力回路Info
- Publication number
- JP2814493B2 JP2814493B2 JP63220104A JP22010488A JP2814493B2 JP 2814493 B2 JP2814493 B2 JP 2814493B2 JP 63220104 A JP63220104 A JP 63220104A JP 22010488 A JP22010488 A JP 22010488A JP 2814493 B2 JP2814493 B2 JP 2814493B2
- Authority
- JP
- Japan
- Prior art keywords
- output circuit
- circuit
- output
- terminal
- channel transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路に関し、特に相補型MOSト
ランジスタを用いた出力回路に関する。
ランジスタを用いた出力回路に関する。
従来この種の出力回路のGND配線は半導体集積回路内
に於いて共通に使用されており、該GND配線は半導体集
積回路内に設けられたGND供給回路に接続されている。
該GND供給回路は半導体集積回路を収納するパッケージ
のGNDパッドに導電材により接続され、該パッケージのG
ND端子に接続されている。
に於いて共通に使用されており、該GND配線は半導体集
積回路内に設けられたGND供給回路に接続されている。
該GND供給回路は半導体集積回路を収納するパッケージ
のGNDパッドに導電材により接続され、該パッケージのG
ND端子に接続されている。
上述した従来の出力回路のGND配線はGND供給回路から
半導体集積回路を収納するパッケージのパッドに導電材
により接続され、該パッケージのGND端子に接続されて
おり該導電材及びGND端子がもつインダクタンスと出力
回路の出力に接続される負荷容量とで直列共振回路を形
成している。そのため出力回路が“H"から“L"に変化し
た時、GND配線にノイズが発生し、該ノイズが該出力回
路と隣接する出力回路の出力に乗ってしまうという欠点
がある。
半導体集積回路を収納するパッケージのパッドに導電材
により接続され、該パッケージのGND端子に接続されて
おり該導電材及びGND端子がもつインダクタンスと出力
回路の出力に接続される負荷容量とで直列共振回路を形
成している。そのため出力回路が“H"から“L"に変化し
た時、GND配線にノイズが発生し、該ノイズが該出力回
路と隣接する出力回路の出力に乗ってしまうという欠点
がある。
本発明の出力回路は、Ｐチャンネルトランジスタおよ
びＮチャンネルトランジスタからなる第１のインバータ
の出力回路とGND配線を共通にするＰチャンネルトラン
ジスタおよびＮチャンネルトランジスタからなる第２の
インバータの出力回路との配線間にノイズ吸収回路か又
は配線分離回路を有している。
びＮチャンネルトランジスタからなる第１のインバータ
の出力回路とGND配線を共通にするＰチャンネルトラン
ジスタおよびＮチャンネルトランジスタからなる第２の
インバータの出力回路との配線間にノイズ吸収回路か又
は配線分離回路を有している。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例を示すブロック図であ
る。第１のＰチャンネルトランジスタ１と第１のＮチャ
ンネルトランジスタ２によりインバータ出力回路３を形
成する。また第２のＰチャンネルトランジスタ４と第２
のＮチャンネルトランジスタ５よりインバータの出力回
路６を形成する。出力回路３と出力回路６の間のGND配
線７にノイズ吸収回路８を設ける。ノイズ吸収回路８は
通常のTTLの低レベル入力電圧0.8V以上のノイズが発生
した場合、ブレークダウンをおこすダイオード等で構成
する。半導体集積回路は、パッケージに収納されてお
り、該半導体集積回路内の入・出力回路は導電材により
パッケージの各電極に接続されパッケージ端子に接続さ
れている。そのため導電材及びパッケージ端子がもつイ
ンダクタンスが各入・出力回路及び電源・GND供給回路
に接続されていることになる。さらに各出力回路には外
部負荷容量が接続される。インダクタンス９は出力回路
３に接続された導電材及びパッケージ端子等のインダク
タンスを表わし、又容量10は、出力回路３に接続された
外部負荷容量等を表わす。インダクタンス11は、出力回
路６に接続された導電材及びパッケージ端子等のインダ
クタンスを表わし、容量12は出力回路６に接続された外
部負荷容量等を表わす。インダクタンス13及び14は、GN
D供給回路に接続された導電材及びパッケージ端子等の
インダクタンスを表わす。出力回路３の入力信号が“L"
になると出力回路３の第１のＰチャンネルトランジスタ
１が“ON"し容量10を充電する。次に該入力信号が“H"
になると第１のＰチャンネルトランジスタ１が“OFF"し
第１のＮチャンネルトランジスタ２が“ON"する。それ
により容量10に充電された電荷は容量10とインダクタン
ス9,13及び14からなる直列共振回路に流れるため発振が
生じ、ノイズがGND配線７に生じる。従来の回路では、
出力回路６の出力が“L"の時、GND配線７に生じたノイ
ズが出力回路６の出力に影響を与えていた。ノイズ吸収
回路８を設けることにより、出力回路３の第１のＮチャ
ンネルトランジスタが“ON"した時、発生するノイズレ
ベルが0.8V以上になるとノイズ吸収回路８が動作しノイ
ズを吸収してしまうため出力回路６に与える影響を抑え
ることが出来る。
る。第１のＰチャンネルトランジスタ１と第１のＮチャ
ンネルトランジスタ２によりインバータ出力回路３を形
成する。また第２のＰチャンネルトランジスタ４と第２
のＮチャンネルトランジスタ５よりインバータの出力回
路６を形成する。出力回路３と出力回路６の間のGND配
線７にノイズ吸収回路８を設ける。ノイズ吸収回路８は
通常のTTLの低レベル入力電圧0.8V以上のノイズが発生
した場合、ブレークダウンをおこすダイオード等で構成
する。半導体集積回路は、パッケージに収納されてお
り、該半導体集積回路内の入・出力回路は導電材により
パッケージの各電極に接続されパッケージ端子に接続さ
れている。そのため導電材及びパッケージ端子がもつイ
ンダクタンスが各入・出力回路及び電源・GND供給回路
に接続されていることになる。さらに各出力回路には外
部負荷容量が接続される。インダクタンス９は出力回路
３に接続された導電材及びパッケージ端子等のインダク
タンスを表わし、又容量10は、出力回路３に接続された
外部負荷容量等を表わす。インダクタンス11は、出力回
路６に接続された導電材及びパッケージ端子等のインダ
クタンスを表わし、容量12は出力回路６に接続された外
部負荷容量等を表わす。インダクタンス13及び14は、GN
D供給回路に接続された導電材及びパッケージ端子等の
インダクタンスを表わす。出力回路３の入力信号が“L"
になると出力回路３の第１のＰチャンネルトランジスタ
１が“ON"し容量10を充電する。次に該入力信号が“H"
になると第１のＰチャンネルトランジスタ１が“OFF"し
第１のＮチャンネルトランジスタ２が“ON"する。それ
により容量10に充電された電荷は容量10とインダクタン
ス9,13及び14からなる直列共振回路に流れるため発振が
生じ、ノイズがGND配線７に生じる。従来の回路では、
出力回路６の出力が“L"の時、GND配線７に生じたノイ
ズが出力回路６の出力に影響を与えていた。ノイズ吸収
回路８を設けることにより、出力回路３の第１のＮチャ
ンネルトランジスタが“ON"した時、発生するノイズレ
ベルが0.8V以上になるとノイズ吸収回路８が動作しノイ
ズを吸収してしまうため出力回路６に与える影響を抑え
ることが出来る。
第２図は、本発明の第２の実施例のブロック図であ
る。
る。
マイクロプロセッサのような半導体集積回路では、デ
ータの出力回路とかアドレスの出力回路がまとまって存
在する。その場合、個々の出力回路間ノイズ吸収回路８
を設けるのではなく、上述のデータの出力回路と他の出
力回路の間又は、アドレスの出力回路と他の出力回路間
のように機能を同一とする出力回路をひとまとめにし、
該出力回路と他の機能を有する出力回路間にノイズ吸収
回路８を設ければよい。実施例２では、同一機能を有す
るｎケ目の出力回路と該出力回路に隣接する出力回路の
GND配線間にノイズ吸収回路８を設けた場合を示す。そ
の他の構成及び動作に関しては実施例１と同じであるた
め省略する。
ータの出力回路とかアドレスの出力回路がまとまって存
在する。その場合、個々の出力回路間ノイズ吸収回路８
を設けるのではなく、上述のデータの出力回路と他の出
力回路の間又は、アドレスの出力回路と他の出力回路間
のように機能を同一とする出力回路をひとまとめにし、
該出力回路と他の機能を有する出力回路間にノイズ吸収
回路８を設ければよい。実施例２では、同一機能を有す
るｎケ目の出力回路と該出力回路に隣接する出力回路の
GND配線間にノイズ吸収回路８を設けた場合を示す。そ
の他の構成及び動作に関しては実施例１と同じであるた
め省略する。
第３図に本発明の第３の実施例の示すブロック図であ
る。第１のＰチャンネルトランジスタ１と第１のＮチャ
ンネルトランジスタ２によりインバータの出力回路３を
形成する。また第２のＰチャンネルトランジスタ４と第
２のＮチャンネルトランジスタ５によりインバータの出
力回路６を形成する。出力回路３と出力回路６の間のGN
D配線７の間に出力回路３の入力信号８によりGND配線７
を開閉するGND配線分離回路19を設ける。GND配線分離回
路19は、入力信号18が“H"の時、出力回路３と出力回路
６のGND配線を切り外し、入力信号18が“L"の時、出力
回路３と出力回路６のGND配線を接続するように回路を
構成する。半導体集積回路は、パッケージに収納されて
おり、該半導体集積回路内の入・出力回路は導電材によ
りパッケージの各電極に接続され、パッケージ端子に接
続されている。そのため導電材及びパッケージ端子がも
つインダクタンスが各入・出力回路及び電源・GND供給
回路に接続されていることになる。さらに各出力回路に
は外部負荷容量が接続される。インダクタンス９は出力
回路３に接続された導電材及びパッケージ端子等のイン
ダクタンスを表わし、又容量10は、出力回路３に接続さ
れた外部負荷容量等を表わしている。インダクタンス11
は出力回路６に接続された導電材及びパッケージ端子等
のインダクタンスを表わし、容量12は出力回路６に接続
された外部負荷容量等を表わしている。インダクタンス
13及び14はGND供給回路に接続された導電材及びパッケ
ージ端子等のインダクタンスを表わしている。出力回路
３の入力信号18が“L"になると出力回路３の第１のＰチ
ャンネルトランジスタが“ON"し、容量10を充電する。
次に入力信号18が“H"になると第１のＮチャンネルトラ
ンジスタが“ON"し、容量10に充電された電荷は容量10
とインダクタンス9,13,14からなる直列共振回路に流れ
るため発振が生じ、ノイズがGND配線７に生じる。従来
の回路では、出力回路６の出力が“L"の時GND配線７に
生じたノイズが出力回路６の出力に影響を与えていた。
GND配線分離回路19を設けることにより、出力回路３の
第１のＮチャンネルトランジスタが“ON"した時、GND配
線分離回路19が動作し、出力回路３と出力回路６をGND
配線が分離されるため、上述したノイズは、出力回路６
のGND配線に伝わることはない。よって出力回路６の出
力に与える影響を抑えることが出来る。
る。第１のＰチャンネルトランジスタ１と第１のＮチャ
ンネルトランジスタ２によりインバータの出力回路３を
形成する。また第２のＰチャンネルトランジスタ４と第
２のＮチャンネルトランジスタ５によりインバータの出
力回路６を形成する。出力回路３と出力回路６の間のGN
D配線７の間に出力回路３の入力信号８によりGND配線７
を開閉するGND配線分離回路19を設ける。GND配線分離回
路19は、入力信号18が“H"の時、出力回路３と出力回路
６のGND配線を切り外し、入力信号18が“L"の時、出力
回路３と出力回路６のGND配線を接続するように回路を
構成する。半導体集積回路は、パッケージに収納されて
おり、該半導体集積回路内の入・出力回路は導電材によ
りパッケージの各電極に接続され、パッケージ端子に接
続されている。そのため導電材及びパッケージ端子がも
つインダクタンスが各入・出力回路及び電源・GND供給
回路に接続されていることになる。さらに各出力回路に
は外部負荷容量が接続される。インダクタンス９は出力
回路３に接続された導電材及びパッケージ端子等のイン
ダクタンスを表わし、又容量10は、出力回路３に接続さ
れた外部負荷容量等を表わしている。インダクタンス11
は出力回路６に接続された導電材及びパッケージ端子等
のインダクタンスを表わし、容量12は出力回路６に接続
された外部負荷容量等を表わしている。インダクタンス
13及び14はGND供給回路に接続された導電材及びパッケ
ージ端子等のインダクタンスを表わしている。出力回路
３の入力信号18が“L"になると出力回路３の第１のＰチ
ャンネルトランジスタが“ON"し、容量10を充電する。
次に入力信号18が“H"になると第１のＮチャンネルトラ
ンジスタが“ON"し、容量10に充電された電荷は容量10
とインダクタンス9,13,14からなる直列共振回路に流れ
るため発振が生じ、ノイズがGND配線７に生じる。従来
の回路では、出力回路６の出力が“L"の時GND配線７に
生じたノイズが出力回路６の出力に影響を与えていた。
GND配線分離回路19を設けることにより、出力回路３の
第１のＮチャンネルトランジスタが“ON"した時、GND配
線分離回路19が動作し、出力回路３と出力回路６をGND
配線が分離されるため、上述したノイズは、出力回路６
のGND配線に伝わることはない。よって出力回路６の出
力に与える影響を抑えることが出来る。
第４図は、本発明の第４の実施例のブロック図であ
る。
る。
マイクロプロセッサのような半導体集積回路では、デ
ータの出力回路とか、アドレスの出力回路がまとまって
存在する。その場合、個々の出力回路間にGND配線分離
回路９を設けるのではなく、上述のデータの出力回路と
他の出力回路の間又はアドレスの出力回路と他の出力回
路間のように、機能を同一とする出力回路をひとまとめ
にし、該出力回路と他の機能を有する出力回路間にGND
配線分離回路19を設ければよい。実施例２では、同一機
能を有するｎケ目の出力回路と、該出力回路に隣接する
出力回路のGND配線間に、GND配線分離回路19を設けた場
合を示す。その他の構成及び動作に関しては、前の実施
例と同じであるため省略する。
ータの出力回路とか、アドレスの出力回路がまとまって
存在する。その場合、個々の出力回路間にGND配線分離
回路９を設けるのではなく、上述のデータの出力回路と
他の出力回路の間又はアドレスの出力回路と他の出力回
路間のように、機能を同一とする出力回路をひとまとめ
にし、該出力回路と他の機能を有する出力回路間にGND
配線分離回路19を設ければよい。実施例２では、同一機
能を有するｎケ目の出力回路と、該出力回路に隣接する
出力回路のGND配線間に、GND配線分離回路19を設けた場
合を示す。その他の構成及び動作に関しては、前の実施
例と同じであるため省略する。
以上説明したように本発明は出力回路の出力が“H"か
ら“L"に遷移した時に発生するノイズを吸収できるため
隣接する出力回路への影響を抑制出来る効果がある。
ら“L"に遷移した時に発生するノイズを吸収できるため
隣接する出力回路への影響を抑制出来る効果がある。
第１図は本発明の第１の実施例を示すブロック図、第２
図は本発明の第２の実施例を示すブロック図、第３図は
第３実施例を、第４図は第４実施例をそれぞれ示すブロ
ック図である。 １……第１のＰチャンネルトランジスタ、２……第１の
Ｎチャンネルトランジスタ、３……出力回路、４……第
２のＰチャンネルトランジスタ、５……第２のＮチャン
ネルトンランジスタ、６……出力回路、７……GND配
線、８……ノイズ吸収回路、９……インダクタンス、10
……容量、11……インダクタンス、12……容量、13……
インダクタンス、14……インダクタンス、15……第ｎの
Ｐチャンネルトランジスタ、16……第ｎのＮチャンネル
トランジスタ、17……ｎケ目の出力回路。
図は本発明の第２の実施例を示すブロック図、第３図は
第３実施例を、第４図は第４実施例をそれぞれ示すブロ
ック図である。 １……第１のＰチャンネルトランジスタ、２……第１の
Ｎチャンネルトランジスタ、３……出力回路、４……第
２のＰチャンネルトランジスタ、５……第２のＮチャン
ネルトンランジスタ、６……出力回路、７……GND配
線、８……ノイズ吸収回路、９……インダクタンス、10
……容量、11……インダクタンス、12……容量、13……
インダクタンス、14……インダクタンス、15……第ｎの
Ｐチャンネルトランジスタ、16……第ｎのＮチャンネル
トランジスタ、17……ｎケ目の出力回路。
Claims (1)
- 【請求項１】第１の電源端、入力端及び出力端を有し、
前記入力端に供給される入力信号に基づき前記第１の電
源端と前記出力端とを選択的に接続する第１の出力回路
と、第２の電源端を有する第２の出力回路と、前記第１
の電源端に電源電位を供給する手段と、前記第２の電源
端に前記電源電位を供給する手段と、前記入力信号を受
け、これが前記第１の電源端と前記出力端との接続を示
している時には前記第１の電源端と前記第２の電源端と
を電気的に遮断し、これが前記第１の電源端と前記出力
端との接続を示していない時には前記第１の電源端と前
記第２の電源端とを電気的に接続する分離回路とを備え
る出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63220104A JP2814493B2 (ja) | 1988-09-01 | 1988-09-01 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63220104A JP2814493B2 (ja) | 1988-09-01 | 1988-09-01 | 出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0267007A JPH0267007A (ja) | 1990-03-07 |
| JP2814493B2 true JP2814493B2 (ja) | 1998-10-22 |
Family
ID=16745976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63220104A Expired - Lifetime JP2814493B2 (ja) | 1988-09-01 | 1988-09-01 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2814493B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622635A (ja) * | 1985-06-28 | 1987-01-08 | Nec Corp | ゲ−トアレ−型半導体集積回路装置 |
| JPS6320440A (ja) * | 1986-07-15 | 1988-01-28 | Kokan Aen Mekki Kk | 案内子の引戻し方法 |
-
1988
- 1988-09-01 JP JP63220104A patent/JP2814493B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| ＨＥＮＲＹ Ｗ．ＯＴＴ「実践ノイズ逓減技法」ジャテック出版、Ｐ．１２６〜１３０（昭５３） |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0267007A (ja) | 1990-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH011200A (ja) | 半導体集積回路 | |
| JP2001144603A (ja) | レベルシフタ回路およびそれを含むデータ出力回路 | |
| KR100255977B1 (ko) | 출력버퍼 회로용 전력레일의 부분 분리 | |
| US5329174A (en) | Circuit for forcing known voltage on unconnected pads of an integrated circuit | |
| KR910003598B1 (ko) | 독립의 전류통로에 접속된 데이터출력버퍼회로를 갖춘 반도체집적회로 | |
| US4864164A (en) | Integrated circuit with switching noise reduction by feedback | |
| JPH1174770A (ja) | Ｃｍｏｓ集積回路用レギュレータ及びそれを用いてノイズを低減させる方法 | |
| JP3024774B2 (ja) | 回路素子 | |
| JP2814493B2 (ja) | 出力回路 | |
| US5708372A (en) | Semiconductor device with electromagnetic radiation reduced | |
| US5136542A (en) | Semiconductor memory device | |
| JPH06152374A (ja) | 出力回路 | |
| JPH02154461A (ja) | 半導体集積回路の出力バッファ | |
| JP3436632B2 (ja) | ノイズ耐性低電圧バッファ | |
| JPH04117716A (ja) | 出力回路 | |
| JPH05102826A (ja) | 半導体集積回路装置 | |
| JP3693481B2 (ja) | 半導体集積回路 | |
| JP2734009B2 (ja) | 電圧変換回路 | |
| JPH05291492A (ja) | 半導体装置 | |
| JP2712432B2 (ja) | 多数決論理回路 | |
| JP3119587B2 (ja) | 出力バッファ | |
| JPH0687495B2 (ja) | 半導体集積回路装置 | |
| JPH01125017A (ja) | 半導体装置 | |
| JPH0298213A (ja) | 半導体記憶装置の出力回路 | |
| JPH03268608A (ja) | 論理レベル固定回路 |